实验四 数码管显示实验.doc

实验四：数码管显示实验一、实验目的：学习七段数码管显示译码器的设计，进一步了解、熟悉和掌握FPGA开发软件QuatusII的使用方法和VHDL的编程方法。二、实验内容:smartSOPC实验箱上有2个4位动态共阳数码管LED12和LED13。本实验的内容是建立7段译码显示模块，用于控制LED数码管的动态显示。要求在smartSOPC实验箱上的数码管循环依次显示09，AF共16个字符。三、实验原理：1.电子电路显示部分里，发光二极管（LED）、七段显示数码管、液晶显示（LCD）均是十分常见的人机接口电路。通常点亮一个LED所需的电流在520mA之间，电流愈大，LED的亮度也高，相对的使用寿命也愈短。若以10mA导通电流来估算一个接5V的串接电阻值计算应为：（51.6）/10mA0.34K。2.七段显示数码管分为共阳、共阴二种极性。它们等效成八个LED相连电路。 3.共阴极七段显示器的LED位置定义和等效电路共阴极七段显示码十六进制转换表十六进制码共阴极七段显示码NumD8D4D2D1gfedcba000000111111100010000110200101011011300111001111401001100110501011101101601101111101701110000111810001111111910011101111A10101110111B10111111100C11000111001D11011011110E11101111001F111111100011. 实验步骤1） 建立一个新的工程，编写VHDL程序源代码；2） 实验箱配置引脚如表2.3，在引脚适配过程中配置相应的引脚。3） 点击综合按键，对系统进行综合；4） 取出smartSOPC实验箱，接通电源（线路已连接，不需要另连线路）；5） 将程序下载到实验箱，并进行实验，观察实验结果，并分析其原因。2. 实验参考程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY SLEDs IS PORT( clk:IN STD_LOGIC; dig:OUT STD_LOGIC_VECTOR(7 DOWNTO 0) seg:OUT STD_LOGIC_VECTOR(7 DOWNTO 0); END;ARCHITECTURE ONE OF SLEDs ISSIGNAL Counter:Integer RANGE 0 TO 48000000;SIGNAL clk1:STD_LOGIC;SIGNAL d: STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL seg_r: STD_LOGIC_VECTOR(7 DOWNTO 0);BEGIN PROCESS(clk) BEGIN IF(clkEVENT AND clk=1) THEN IF Counter=48000000-1 THEN counter=0; clk1=Not clk1; ELSE Counter=Counter+1; END IF; END IF; END PROCESS; PROCESS(clk1) BEGIN IF(clk1EVENT AND clk1=1) THEN dseg_rseg_rseg_rseg_rseg_rseg_rseg_rseg_rseg_rseg_rseg_rseg_rseg_rseg_rseg_rseg_rseg_r=XFF; END CASE; END PROCESS; seg=seg_r; END;3. 实验思考1） 实现数码管的动态显示，既8个数码管分别显示07共8个数解：程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY SLEDS ISPORT(clk: IN STD_LOGIC; dig: OUT STD_LOGIC_VECTOR(7 DOWNTO 0); seg: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );END;ARCHITECTURE ONE OF SLEDS ISSIGNAL Counter:Integer RANGE 0 TO 24000000;SIGNAL clk1:STD_LOGIC;SIGNAL d:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL f:STD_LOGIC_VECTOR(3 DOWNTO 0):=0000;SIGNAL seg_r:STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINPROCESS(clk)BEGINIF(clkEVENT AND clk=1) THEN IF Counter=24000-1 THEN counter=0; clk1=Not clk1; ELSE Counter=Counter+1; END IF;END IF;END PROCESS;PROCESS(clk)BEGINIF(CLK1EVENT AND clk1=1) THENf=f+1;D dig dig dig dig dig dig dig dig dig seg_r seg_r seg_r seg_r seg_r seg_r seg_r seg_r seg_r seg_r seg_r seg_r