（信号与信息处理专业论文）嵌入式数字调音台关键技术的研究.pdf

摘要 摘要 基于嵌入式的数字音频设备以其高性价比、功耗低、集成度高、可扩充能力 强、日新月异的发展速度等优点受到世界各国的广泛关注。将当今快速发展的嵌 入式系统技术应用到数字调音台的设计，使调音台模块化、网络化和智能化，具 有广泛的实用价值和巨大的实际意义。 针对这种需求，本课题提出一种基于a r m 嵌入式处理器+ f p g a 结构的嵌入 式数字调音台的解决方案。据此设计和实现了相应的硬件电路、实现了部分调音 台关键的信号处理。本课题设计出的数字调音台具有声音质量高、成本较低、操 作界面友好等特点，可完全满足以上各场合的需要。在本课题中，a r m 处理器采 用了s a m s u n g 公司的$ 3 c 2 4 4 0 a ，f p g a 采用x i l i n x 公司的x c 3 s 5 0 0 e 。论文的主 要内容为： 1 嵌入式数字调音台的硬件设计及调试。包括具体的硬件电路原理图及p c b 版图的设计。其中，硬件电路原理图包括：音频模数数模转换及其外围电路；设 备与外界连接的接口；以及a r m 和f p g a 的硬件电路图。 2 在深入研究了l i n u x 底层驱动的基础上，给出了在l i n u x 系统上搭建开发 环境和编写驱动代码的方法，并结合硬件平台编写并调试了s p i 接口和a d 转换 设备的驱动程序。 3 音频信号在f p g a 中实现的信号处理设计与仿真验证。在x i l i n xi s e l 0 1 下用v c r i l o g 设计编写了数字音频增益可调的混音、数字音频a d p c m 编解码、计 算了八路数字音频相关系数以及通过x i l i n x 的数据手册实现了数字音频的异步采 样率转换等程序；并将这些程序在i s e l 0 1 下进行了仿真与综合；最后在目标板上 成功实现了这些功能。 关键词：调音台，设备驱动，异步采样率转换，混音，a d p c m a b s t r a c t b a s e do ne m b e d d e dp l a t f o r md i g i t a la u d i oe q u i p m e n t 谢t l lh i g hp e r f o r m a n c ep r i c e r a t i o ，l o wp o w e rc o n s u m p t i o n ，h i g hi n t e g r a t i o n ，h i g hs e a l a b l ec a p a c i t y , a n dr a p i d d e v e l o p m e n ts p e e d ，e t e i sp a i dm o r ea t t e n t i o nt ob ym a n ye o u l l t r i e sa l lo v e rt h e w o r l d t h e r e f o r e ，t h ef a n t a s t i cd e v e l o p m e n te m b e d d e dt e c h n o l o g y , w h i c hi sd e v e l o p i n gt o a p p l y t h e d i g i t a lm i x e r , m a k e s i t m o d u l a r , n e t w o r k i n ga n di n t e l l i g e n t ，h a v i n g w i d e s p r e a dp r a c t i c a lv a l u ea n di m m e n s ep r a c t i c a ls i g n i f i c a n c e i nv i e wo ft h i sk i n do fd e m a n d ，t h i sp a p e rh a sp r o p o s e de m b e d d e dd i g i t a lm i x e r s o l u t i o nw h i c hb a s e do i le m b e d d e da r mp r o c e s s o ra n df p g as t r u c t u r e a c c o r d i n gt o a b o v e ，h a r d w a r ec i r c u i to ft h em i x e rh a sb e e nd e s i g n e da n ds i g n a lp r o c e s s i n gt ot h e i n p u ta u d i o sh a sb e e ng i v e n t h i sp a p e rh a sd e s i g n e dad i g i t a lm i x e r 谢ll l i 曲q u a l i t y , l o wc o s ta n du s e r - f r i e n d l yi n t e f f a e ew h i c hm e e t st h ev a r i o u ss i t u a t i o n sn e e d sc o m p l e t e l y i nt h et o p i c ，t h ea r mp r o c e s s o ru s e ss a m s u n g s $ 3 c 2 4 4 0 a , f p g au s e sx i l i n x s x c 3 s 5 0 0 e t h ep a p e rp r i m a r yc o v e r a g ei s ： 1 h a r d w a r ed e s i g na n dd e b u g g i n go fe m b e d d e dd i g i t a lm i x e ri n c l u d ec i r c u i t s c h e m a r i e sa n dp c b s t h e s eh a r d w a r ec i r c u i ts c h e m a t i c si n c l u d e s ：a u d i oa n a l o g d i g i t a l d i g i t a l - a n a l o gc o n v e r s i o n sa n dm e i rp e r i p h e r a ld m m t s ，e q u i p m e n tt oc o n n e c tw i t ht h e o u t s i d ew o r l d ，a n da r ma n df p g ah a r d w a r ec i r c u i td i a g r a m 2 i nh a st h o r o u g h l ys t u d i e do ft h el i n u xd r i v e r , g i v et h ed e v e l o p m e n te n v i r o n m e n t w h i c hh a sb u i l to nt h el i n u xo s ，a n du s et h eh a r d w a r ep l a t f o r mt od e b u gt h es p i i n t e r f a c e ，a dc o n v e r t e rd r i v e r s 3 a u d i os i g n a l si m p l e m e n t a t i o ns i g n a lp r o c e s s i n gd e s i g na n ds i m u l a t i o ni nt h e f p g a a tx i l i n xi s e10 1u s i n gv e r i l o gh d ld e s i g n e da d j u s t a b l eg a i nd i g i t a la u d i o m i x i n g ，a u d i oa d p c mc o d e e ，a n dc a l c u l a t e de i g h t c h a n n e l s a u d i oc o r r e l a t i o n c o e f f i c i e n t t h r o u g ht h e x i l i n x sr e f e r e n c e d e s i g ni m p l e m e n t e dd i g i t a l a u d i o a s y n c h r o n o u ss a m p l er a t ec o n v e r s i o n t h e s ep r o g r a m sh a v ec a r r i e do u ts i m u l a t i o na n d s y n t h e s i sa ti s e l0 1 ，f i n a l lh a si m p l e m e n t e di nt h ed e v e l o p m e n tb o a r ds u c c e s s 丘1 1 1 y k e y w o r d s ：m i x e r , d e v i c e sd r i v e r , a s r c ，m i x i n g ，a d p c m i i 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名：金垒蓝日期：灿节年岁月扣日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：j 避导师签名：f 茎3 盘 日期：如9 年夕月如日 第一章绪论 1 1 嵌入式系统概述 第一章绪论 当今嵌入式系统技术发展迅速，已进入到人们生活的各个方面。根据i e e e ( 国 际电气和电子工程师协会) 的定义，嵌入式系统是“用于控制、监视或辅助操作机 器和设备的装置 ( d e v i c e su s e dt oc o n t r o l 。m o n i t o r , o ra s s i s tt h eo p e r a t i o no f e q u i p m e n t ，m a c h i n e r y0 1 p l a n t s ) 。可以看出，此定义是从应用上考虑的，嵌入式系 统是软件和硬件的综合体，还可以涵盖机电等附属装置【l 】。 嵌入式系统有三个明显的特征：专用性、实时性和可靠性。专用性是指嵌入 式系统用于特定的设备完成特定的任务。实时性是指与实际事件的发生频率相比， 嵌入式系统能够在可预知的极短时间内对事件或用户的干预做出响应。可靠性是 指嵌入式计算机嵌入到系统或设备，用户一般不直接接触控制，因此一旦工作就 要求它可靠运行。 嵌入式系统的主要特点t 1 对实时多任务有很强的支持能力，能完成多任务并且有较短的中断响应时 间，从而使内部代码和实时内核的执行时间减少到最低限度。 2 具有功能很强的存储区保护功能。这是由于嵌入式系统的软件结构已模块 化，而为了避免在软件模块之间出现错误的交叉作业，需要设计强大的存储区保 护功能，同时也有利于软件诊断。 3 可扩展的处理器结构，以便迅速地开发出满足应用的高性能的嵌入式设 备。 4 嵌入式微处理器必须功耗很低，尤其是用于便携式的无线及移动的计算和 通信设备中靠电池供电的嵌入式系统更是如此。 1 2 数字调音台的发展现状 调音台( a u d i om i x i n gc o n s o l e ) 在扩声系统和影音录音中是一种经常使用的 设备。它具有多路输入，每一路的声信号可以单独进行处理，例如：可放大，作 高音、中音、低音方面的音质补偿，给输入的声音增加韵味，对该路声源做空间 电子科技大学硕士学位论文 定位等；还可以进行各种声音的混合，混合比例可调；同时拥有多种输出( 包括 左右立体声输出、编辑输出、混合单声输出、监听输出、录音输出以及各种辅助 输出等) 。调音台在诸多系统中起着核心作用，它既能创作立体声、美化声音，又 可抑制噪声、控制音量，是声音艺术处理必不可少的一种设备 2 ，3 】。 调音台的发展大致经历了从模拟调音台到数字调音台两个阶段。模拟调音台 出现较早，其接口及内部数据处理均为模拟形式。随着微电子技术的快速发展， 微处理器的功能愈来愈强大，调音台也开始从模拟式向数字式转化，出现了一系 列的数字调音台。 数字调音台非常适合于对编程和直接调用性能要求非常严格的场合。数字调 音台的最大特点不只是简单的在其内部对各种音频信号的处理进行了数字化转 换，更在于其场景记忆功能，数字调音台一般都有强大的场景记忆功能，如： y a m a h ap m 5 d 可存储多达5 0 0 种场剽4 1 。其次，还在于其母线编组和“翻页” 功能。通过母线编组可以完成从3 1 到6 1 模式的环绕声控制，“翻页功能则大 大扩展了通道的控制功能。再次，数字调音台还有更为友好的显示控制界面，其 各种参数、状态一般显示到l c d 、v g a 等显示器上，可以做到更加人性化。 当前，数字调音台己向模块化、网络化和智能化方向发展，并出现了一些代 表性的调音台。如用于现场直播广播和编辑环境应用的德国l a w o 公司推出的 c r y s t a l 数字音频调音台，它采用人体工程学设计并且具有非常高的性价比【5 】；另外， 比较典型的网络调音台有d h dr m 4 2 0 0 d ，其专门为广播应用而设计，是一种分 体式调音台，可以根据用户的要求进行积木式搭接；e u p h o n i xs y s t g n l5 也是一款 功能强大的网络化数字调音台，其用途更广，可用于h d t m 、音乐录音、电视播 出、影视后期制作等【6 7 j 。 1 3 课题的实现目标和意义 本课题所设计了新一代嵌入式数字调音台的一些关键技术，它将嵌入式系统 技术和数字调音台相结合。通过对数字调音台的分析，提出了利用嵌入式技术实 现的方案，并对其在实现过程中的几个关键技术进行了研究和实现，为最后全面 实现实用化的专业数字调音台打下了基础。 基于嵌入式的数字音频设备以其高性价比、功耗低、集成度高、可扩充能力 强、日新月异的发展速度等优点受到世界各国的广泛关注。将当今快速发展的嵌 入式系统技术应用到数字调音台的设计，使调音台模块化、网络化和智能化，具 2 第一章绪论 有广泛的实用价值和巨大的实际意义。 1 4 本文的主要工作及章节安排 本论文提出并实现了基于a r m 9 + f p g a 架构的嵌入式数字调音台的一些关键 技术设计过程。文中从系统的整体架构设计，硬件电路设计，操作系统的移植、 驱动编程及数字音频在f p g a 里的各种处理都有详细论述。论文的主要工作有： 1 设计并绘制了硬件电路图、p c b 图，并对p c b 版进行了焊接与调试。包 括a r m 9 和f p g a 的外围电路；音频的模数转换、数模转换模块、模拟音频调节 等。这里每个功能模块都设计为单独的模块，通过一个大的底板将它们连接起来， 这样可以节约很多硬件焊接和调试时间。 2 在l i n u x 系统下，配置驱动程序的工作环境；编写a d 、s p i 设备驱动程 序。程序在a d s 软件下通过了调试后，将其修改成l i n u x 下可编译的形式，并通 过加载操作将驱动程序加载到模块当中。 3 在x i l i n x1 0 1 下利用v e d l o gh d l 编写了音频的各种处理和其他程序。包 括：设计并编写了数字音频增益可调的混音处理；数字音频a d p c m 编解码：根 据x i l i n x 公司提供的数字音频异步采样率转换的参考设计，设计实现了四通道音 频异步采样率转换；计算了八路音频相关系数和编写键盘扫描、音频路由、读取 旋钮状态等程序。 论文的具体章节安排如下： 第一章绪论。对本课题所采用的嵌入式系统技术及调音台做了一个简单的背 景介绍，说明了本方案的价值及现实意义。 第二章详细论述了基于嵌入式a r m + f p g a 的系统平台硬件电路设计与调试。 第三章论述了嵌入式l i n u x 的移植及编写s p i 接口和a d 转换的设备驱动。 第四章介绍了f p g a 设计开发过程，以及音频的异步采样率转换的设计过程。 第五章详细论述了数字音频的a d p c m 编解码设计及其实现。 第六章主要在f p g a 上设计实现了矩阵键盘的扫描，计算八路音频相关系数 以及设计实现了数字音频增益可调的混音处理。 第七章对本课题的设计作了分析总结，并对其应用前景作了展望。 3 电子科技大学硕士学位论文 第二章系统硬件平台设计 2 1 系统总体设计方案 2 1 1 方案需求设计 将当今快速发展的嵌入式系统技术应用到数字调音台的设计，使调音台模块 化、网络化和智能化，具有广泛的实用价值和巨大的实际意义，同时该方案也是 当前数字音频设备研究的主要内容。本文通过对先进数字调音台的功能分析，结 合当前快速的嵌入式发展技术，提出了利用嵌入式技术实现的方案，并对其在实 现过程中的几个关键技术进行了研究和实现，为最后全面实现实用化的专业数字 调音台打下了基础。在此，本课题实现嵌入式数字调音台的技术有： 界面：显示( l c d ) 、推子、键盘、数字旋钮和信号指示； 外围接口( 网络接口和串口等) 、存储( u s b 、s d 、c f 与硬盘等) ； 音频模拟输入转数字电路和音频数字输出转模拟电路； 接口：i i s 、s p i 、a e s 3 ； g a i n 增益可调的混音处理； 计算相关系数； 音频的采样率转换； 音频的编解码( a d p c m ) 及d e l a y 延时。 2 1 2 系统总统框图设计 本课题设计的硬件平台整体框架如图2 1 所示。该硬件平台主要是由两个核心 嵌入式芯片$ 3 c 2 4 4 0 a 与x c 3 s 5 0 0 e 来实现功能的。$ 3 c 2 4 4 0 a 主要用来实现控制 ( 控制音量模块、实现键盘的功能) 、界面( l c d ) 、存储( u s b 、硬盘、c f 卡、 s d 卡和数据卡等) 、与p c 的接口( 串口、m g ) 、网口、m p 3 编解码和其他一些 应用程序等。x c 3 s 5 0 0 e 由于有丰富的i o 接口和快速的硬件处理速度，被用来连 接键盘、旋钮、音频a d 、音频d a 以及数字音频接口a e s 3 模块，用来实现矩 阵键盘扫描、音频采样率转换、数字音频增益可调的混合、音频路由和音频相关 系数等的计算。 4 第二章系统硬件平台设计 2 2 处理器选型 图2 1 嵌入式数字调音台系统框图 2 2 1a r m 处理器选型 2 2 1 1a r m 处理器简介 a r m 代表一类处理器，同时也是一个公司的名称。a r m 公司于1 9 9 0 年1 1 月在英国剑桥成立( 原名a d v a n c e d r i s c m a c h i n e ) ，它是全球领先的1 6 3 2 位嵌入 式r i s c 处理器解决方案供应商，向全球各大领先电子公司提供高性能、低成本和 高效率的r s i c 器件、外设和系统芯片授权。 a r m 微处理器核技术广泛应用于无线通信、工业控制、消费类电子产品、网 络产品等领域，并且保持强劲增长势头。a r m 处理器核是系统的引擎，它从存储 器读取a r m 或t h u m b 指令并执行这些指令。a r m 处理器一般支持以下7 种运行 模式： 1 用户模式( u s r ) ：a r m 处理器正常的程序执行状态。 2 快速中断模式( f i q ) ：用于高速数据传输或通道处理，快速中断处理。 电子科技大学硕士学位论文 3 外部中断模式( 瓜q ) ：用于通用的中断处理。 4 管理模式( s v c ) 操作系统使用的保护模式，用于软件中断和重启，一般 操作系统运行于该模式。 5 数据或指令访问终止模式( a b t ) ：当数据或指令访问终止时进入该模式， 可用于虚拟存储及存储保护。 6 系统模式( s y s ) ：运行具有特权的操作系统任务，与用户模式共用寄存器， 但是权限比用户模式高。 7 未定义( i 烈d e f ) ：用于处理没有定义的指令，可在该模式中用软件来模拟 硬件功能，比如浮点运算。 2 2 1 2 $ 3 c 2 4 4 0 a 简介 $ 3 c 2 4 4 0 a 是韩国三星公司的一款基于a r m 9 2 0 t 内核的1 6 3 2 位r i s c 嵌入 式微处理器，主要面向手持设备以及高性价比，低功耗的应用。运行的频率最高 可达5 3 3 m h z 。a r m 9 2 0 t 核由a r m 9 t d m i ，存储管理单元( m 7 ) 和高速缓存 三部分组成。其中m m u 可以管理虚拟内存，高速缓存由独立的1 6 k b 地址和1 6 k b 数据高速c a c h e 组成。 $ 3 c 2 4 4 0 a 的资源包括【8 】： 1 个l c d 控制器( 支持s t n 和1 1 叮带有触摸屏的液晶显示屏) ； s d r a m 控制器； 3 个通用异步串行接口( u 甜玎) ； 4 个带外部请求线的d m a ； 4 个p w m 定时器和一个内部时钟； 一个多主i i c 总线，一个i i s 总线控制器； 2 个u s b 主机接口，1 个u s b 设备接口； 2 个s p i 接口； s d 接口和m m c 卡接口； 看门狗定时器； 1 1 7 位通用i o 口和2 4 位外部中断源； 8 通道1 0 位a d c 和触摸屏接口； 摄像头接口。 由上可见，$ 3 c 2 4 4 0 a 是一款性价比极高的微处理器，它集成了丰富的外围功能模 块，可满足多种应用场合，适宜于实时控制，可以支持实时操作系统( r t o s ) ， 6 第二章系统硬件平台设计 为需要多功能、低成本、低功耗的计算密集型应用提供了一个芯片级的解决方案。 经过反复比较最终选择了$ 3 c 2 4 4 0 a 处理器作为系统控制模板处理器。 2 2 2f p g a 选型 2 2 2 1f p g a 原理及结构 f p g a ( 现场可编程门阵列) 是可编程逻辑器件，它是在p a l 、g a l 等逻辑器 件的基础之上发展起来的。同以往的p a l 、g a l 等相比较，f p g a 的规模比较大， 它可以替代几十甚至几千块通用i c 芯片。这样的f p g a 实际上就是一个子系统部 件。这种芯片受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。经过几 十年的发展，许多公司都开发出了多种可编程逻辑器件。尽管f p g a 和其他类型 p l d 的结构各有其特点和长处，但概括起来，它是由三大部分组成的： 1 一个二维的逻辑块阵列，构成了p l d 器件的逻辑组成核心。 2 输入输出块。 3 连接逻辑块的互连资源。它由各种长度的连线线段组成，其中也有一些可 编程的连接开关，它们用于逻辑块之间、逻辑块与输入输出块之间的连接。 2 2 2 2 x i l i n xs p a r t a n 一3 e 系列f p g a 介绍及选型 s p a r t a n 3 e 系列f p g a 芯片主要包括5 个基本单元：可配置逻辑单元( c l b ) 、 输入输出单元( i o b ) 、块状r a m ( b l o c kr a m ) 、1 8 b i t 乘法器( m u l t i p l i e r ) 、数 字时钟管理模块( d c m ) 。可编程逻辑单元在器件中排列为阵列，周围环绕着可编 程内部连接单元；可编程输入输出单元则分布在四周的引脚上。改变f p g a 的功 能除了改变c l b 之间的连接外，也可通过改变c l b 的逻辑功能来实现。块状r a m 单元分成组，不同型号的芯片块状r a m 的个数不同，每组块状r a m 旁边关联一 个1 8 b i t 的专用硬件乘法器，组块状r a m 的顶部有一个时钟管理模块( d c m ) 【9 】。 1 可配置逻辑单元( c l b ) 可配置逻辑单元基于查找表结构，通常它是由静态存储器来构成，而查找表 又可以进一步构成相应的函数发生器。经过相应的计算，可以得出m 个输入项的 逻辑函数可以由一个2 m 位容量的s r a m 实现。 2 输入输出单元( i o b ) 输入输出单元提供封装引脚与内部逻辑之间的连接接口，每个输入输出单元 都支持数据双向传输，能够兼容2 4 种不同的信号标准，包括1 8 种单端信号标准、 6 种差分标准，支持数据的双倍速度传输标准( d d r ) 。 7 电子科技大学硕士学位论文 3 块状r a m ( b l o c k 洲) 块状r a m 的功能是用来实现器件内部的数据随机存取。s p a r t a n 3 e 系列f p g a 的块状r a m 单块容量为1 8 k b i t ，每块r a m 都可以配置成双口模式，同时完成 r a m 的读和写操作。 4 数字时钟管理( d c m ) d c m 的主要功能包括：时钟分频倍频、时钟去s k e w 、时钟相移、全局时钟 以及电平转换( 通过d c m 可以输出不同电平标准的时钟) 。 本设计使用的x c 3 s 5 0 0 e 为s p a r t a r l 3 e 系列的5 0 万门的f p g a ，它拥有7 3 k b i t 的分布式r a m 、3 6 0 k b i t 的块r a m 、4 个d c m 时钟模块以及2 3 2 个用户可用i o 口，其最大工作频率为3 0 0 m h z 。 2 3 处理器外围电路设计 2 3 1电源电路设计 硬件系统平台要求的供电电源电压有：+ 1 5 v 、5 v 、3 3 v 、2 5 v 和1 2 v 。其中 + 1 5 v 和5 v 是由变压器直接输入得到，3 3 v 、2 5 v 和1 2 v 由电源i c 转换得到。 这里设计的电源芯片的输入电压都是5 v 。其中，3 3 v 电压由芯片l m l 0 8 5 输出提 供3 3 v ；2 5 v 由t i 公司生产的电源芯片t p s 7 9 3 2 5 输出提供2 5 v ，输出的2 5 v 电压专门提供给x c 3 s 5 0 0 e ：1 2 v 输入电压由芯片f a n l l l 7 输出提供，f a n l l l 7 可提供稳定的输出电压，它提供的1 2 v 电压也只用来给x c 3 s 5 0 0 e 供电。它们的 电路原理图如图2 2 、2 3 、2 4 所示。 c 7 0 l o u f u l o i m l 0 8 5 v 缸 j f 图2 23 3 v 电源 0 5 9 l o u f 第二章系统硬件平台设计 翱t 警1 _ _ 5 霉霉+ 湎2 3 v 亍 图2 - 41 2 v 电源 2 3 2s 3 c 2 4 4 0 a 外围接口电路设计 2 3 2 1 串口电路 r s 2 3 2 是一种广泛使用的全双工串行接口，被定义为一种低速率串行通信标 准，其传送距离最大约为1 5 米，最高速率为2 0 k b i t s 。 p c 机上的r s 2 3 2 接口采用负逻辑，t x d 和r x d 数据线上分别用3 1 5 v 表示逻辑1 ，用+ 3 v 斗15 v 表示逻辑0 ；而$ 3 c 2 4 4 0 a 的串口电平表示则刚好相反， t x d 和r x d 采用正逻辑，r t s 和c t s 采用负逻辑，使用的是3 3 v 的t r l 电平。 因此需要使用专用集成电路进行电平转换。本系统中选用美信公司的m a x 3 2 3 2 作为系统的串口模块，其工作电压为+ 3 3 v ，负责系统与计算机之间串口电平的转 换。其电路图如图2 5 所示。 33 vc 剿挲c i + l 1 - 鼍 型2 磊i 0 5 c 、 瞪害” 1 广 7 7 1 3r 鸵3 2 t 田 8 c 8 3 6i i 图2 5 串口硬件图 9 电子科技大学硕士学位论文 2 3 2 2u s b 接口电路 如图2 - 6 所示。a r m 9 ( $ 3 c 2 4 4 0 a ) 提供一个u s b l 1 d e v i c e 控制器，$ 3 c 2 4 4 0 a 内置的u s bd e v i c e 控制器具有以下特点： 完全兼容u s b l 1 协议； 支持全速( f u l ls p e e d ) 设备： 支持c o n t r o l 、i n t e r r u p t 和b u l k 传输模式； 5 个具备f i f o 的通讯端点； b u l k 端点支持d m a 操作方式； 接收和发送均有6 4 b y t e 的f i f o ； 支持挂起和远程唤醒功。 图2 6u s b 接e l 电路图 2 3 2 3复位电路的设计 正常情况下，复位有上电复位和手动复位两种，但如果电源电压出现波动并 超出一定范围，系统会非正常复位，这时就有可能会由于复位时间不够而造成错 误甚至死机，所以复位监控电路是非常有必要的。如图2 7 所示，该电路采用 s n 7 4 l v l 4 d 芯片与手动开关等连接而成，该复位电路中当系统上电时，电源将通 过r 3 8 电阻给c 8 4 电容充电，此时，s n 7 4 l v l 4 d 的1 脚出现一低电平，s n 7 4 l v l 4 d 即在其复位端输出瞬时的高电平脉冲对芯片进行复位。同理，当复位按键按下， 或电源电压波动超出一定范围( 小于2 9 3 v ) ，器件都将可靠输出复位脉冲。 j 3 v33 v b 牛需9 。r 观 【m i ) 4 鹌专 。卜u 1 4 a ： u 1 4 d 9 卜8 l 例 陟一眵 r 盘。，陶v 飞 哪i 图2 7 硬件复位图 1 0 第二章系统硬件平台设计 2 3 2 4 网络接口设计 网络控制器选用d a v i c o m 公司的d m 9 0 0 0 快速以太网控制处理器，合成了 m a c ，p h y ，m m u 。该网络控制器配备有标准1 0 m 1 0 0 m 自适应，1 6 k 大容量的 f i f o ，全双工工作等功能，物理层支持以太网接口协议。d m 9 0 0 0 集成有接收缓 冲区，以便在接收到数据时能把数据放到这个缓冲区中，然后由数据链路层直接 从该缓冲区里取走数据。链路层通常包括操作系统中的设备驱动程序和计算机中 对应的网络接口卡，它们一起处理与电缆的物理接口细节数据，它的缓冲区可用 来暂时存储要发送或接收的帧。网络控制器包括m a c 和p h y 两个部分，其中m a c 层控制器作为逻辑控制。 图2 8d m 9 0 0 0 电路设计图 芯片与$ 3 c 2 4 4 0 a 的连接电路如图2 8 所示。d m 9 0 0 0 芯片可以根据处理器情 况提供8 1 6 3 2 - b i t 三种不同的连接方式，从而支持更多型号处理器。课题采用的 是1 6 - b i t 的连接方法与三星$ 3 c 2 4 4 0 a 型a r m 芯片相连，为系统提供以太网接口。 2 3 3f p g a 可编程配置芯片的设计 f p g a 是由存放在片内r a m 中的程序来设置其工作状态的，因此，工作时需 要对片内的r a m 进行编程。加电时，f p g a 芯片将p r o m 中数据读入片内编程 r a m 中，配置完成后，f p g a 进入工作状态。掉电后，f p g a 恢复成白片，内部 电子科技大学硕士学位论文 逻辑关系消失。f p g a 的编程无须专用的f p g a 编程器，只需用通用的p r o m 、 e p r o m 编程器即可。当要修改f p g a 功能时，需对p r o m 用j t a g 重新下载新 的程序。这样，同一片f p g a ，不同的编程数据，可以产生不同的电路功能。本课 题所用到的f p g a 程序的存储芯片是x i l i n x 公司专用的可编程配置芯片x c f 0 4 s 。 其电路原理图如图2 - 9 。 u 3 酬+ 2 5 v 1 萼2 0v 0 2 0+ 3 3 v 口心m 旦坠堕旦骷 o 丽 堕匪 ! q d 一( 3 1 旦坐盟墨 j o k 2 4 系统用户界面设计 d n c 书 d n c - 芎 蜊c 啾 珊!盥型 面幽 辱：z 旦墼堕一b t d 0b ! z 坠型 d n c d n c d n c 鸢 图2 - 9x c f 0 4 s 电路设计图 2 4 1推子与旋钮的电路设计 本课题设计的是八路音频通道输入，因此要求有八个调节音量的推子来连接 到系统中。由于$ 3 c 2 4 4 0 a 具有内置的八个1 0 - b i t 的a d 电源转换器，因此可以 将推子直接连接到s 3 c 2 4 4 0 a 的a d 转换接口上。系统同时也设计t l 个数字旋 钮，可用来微调音量的大小，它们被连接到f p g a 上，一个旋钮有两个接口，用 来区分左右旋转。设计框图如图2 1 0 ，2 1 1 所示。 1卜 a d c o j a d c 7 $ 3 c 2 4 4 0 a a i n 0 - 7 】 广 图2 1 0 推子与s 3 c 2 4 4 0 a 电路设计框图 1 卜 r o t 0 一r o t 7 x c 3 s 5 0 0 e i o 0 - 1 4 】 厂1 图2 - 1 1 旋钮与f p g a 电路设计框图 1 2 第二章系统硬件平台设计 2 4 2 键盘电路设计与扫描 键盘是调音台控制的重要组成部分，它的很多操作都是通过键盘来实现的。 这里设计的是5 x 5 的扫描矩阵键盘，它们都是直接连接到f p g a 的普通i o 口上， 通过扫描程序来读取键值。其原理图如图2 1 2 所示。 = 8 2 l 2 f i c k1 娟靳靳 1 - - - - , - - l - - - - 1 驾曲 驾曲刚。 坷葛靳靳娟 j 拦3 i k 驾油陀。一。 l 拦1 i k 坷菌靳霸 驾曲盘油船。 靳靳 氢由霸 lj 竺3 i k 盘抽附。一。 1 。_ 口一t 姆 l _ l 亡l1 娟茵：。；圊蠲墟蠲 图2 - 1 2 矩阵键盘硬件电路 在图2 1 2 中，将kr o w l - kr o w 5 连接到f p g a 的i o 口上，通过配置f p g a 管脚实现管脚内部上拉；同样将kc o l l kc o l 5 也连接到f p g a 的i o 上，通 过配置f p g a 管脚实现管脚内部下拉，同时对连接到f p g a 管脚的 kc o l l - kc o l 5 的5 条信号线作或门进行判断。若或门输出的信号为高电平， 则进入键盘扫描程序，否则继续判断或门的信号。当kc o l i kc o l 5 的或信号 输出为高电平时，开始进入键盘扫描程序，首先启动定时器模块延时2 0 m s 以去键 盘抖动，2 0 m s 后，如果列的或信号还为高电平则认为发生了真实的按键动作，随 后进行键盘扫描，读取键值，等待按键释放。 键盘设备的初始化工作在模块函数t o p实现，该函数是键盘扫描_keyscan0中 程序的顶层模块，主要负责提供f p g a 管脚锁定的i o 接口以及提供各个子模块输 入输出信号。 k e ys c a n ( ) 模块用来实现按键扫描，键盘扫描的部分代码如下p 列： a l w a y s ( p o s e x i g em c l k ) c a s e ( s c a nc o d e ) 产生脉冲扫描信号 3 0 0 0 0 ：k e y r o w = 5 0 1 1 11 0 ； 电子科技大学硕士学位论文 y b 0 0 1 ：k e y r o w 25 0 1 11 0 1 ； d e f a u l t ：k e y r o w = 5 0 1 1 1 1 l ； e n d c a s e 程序提供1 个s c a nc o d e 时钟周期的低电平不断在5 个s c a nc o d e 时钟周期里 循环，若p r e s s i n g 为高电平时，进入等待子模块w a i t _ 2 0 m s 0 ，若p r e s s i n g 电平仍 为高，则可得到此时的行数c o l n u m 。同时进入键盘扫描子程序模块s t a l lm o d u l e 0 - a l w a y s ( p o s e d g em c l k ) c a s e ( s c a n _ c o d e ) 3 0 0 0 0 ：r o w n u m = 5 o l0 0 0 0 ；第五列 3 0 0 0 1 ：r o w n u m = 5 0 00 0 0 1 ：第一列 3 0 1 0 0 ：r o w n u m = 5 0 01 0 0 0 ；第四列 d e f a u l t ：r o w n u m = 5 0 0 _ 0 0 0 0 ； e n d c a s e 判断此时按键按下为第r o w n u m 列。 在得到键值后，扫描子程序模块将发一个高电平脉冲个a r m 9 中断线i r q 7 。 a r m 9 得到中断后会触发a r m 9 驱动程序进入s p i 驱动读取f p g a 的k e y _ r d w r ( ) 子模块的键值。同时通过s p i 接口写一个相应的八位二进制数到f p g a 来控制相 应的l e d 灯。a r m 9 从f p g a 读取键值的原程序如下： s p i m i s o = k e y v a l n u m 2 ：0 ； a r m 9 写数据到f p g a 控制l e d 的原程序如下： l e d v a l t m p 3 ：0 p r i v a t e d a t a 中的任何东西； 在最后的c l o s e 关闭设备。 3 s s i z e t ( 书r e a d ) ( s t r u c ti n o d e ，c h a rj s e r + ，s i z e _ t ，l o f f _ _ t 宰) 该操作用来从设备中获取数据，如果这个成员为一个空指针，则系统调用r e a d 将返回一个e i n v a l ( i n v a l i da r g u m e n t ，即无效数据) 错误；正常情况下返回一个 非负整数代表读取得字节数。其中s s i z et 为n 或l o n g 型，和平台相关。 u s e r 用来声明为用户空间。 4 s s i z e t ( 幸w r i t e ) ( s t r u c ti n o d e 宰，c o n s tc h a r u s e r ，s i z e _ t ，l o f f _ t 车) 该操作用来发送数据给设备，当为空时，系统调用w r i t e 将返回e i n v a l 错误。 正常情况下返回一个非负整数代表成功写的字节数。 5 i n t