（信息与通信工程专业论文）基于时间交替采样结构的高速adc系统.pdf

摘要 摘要 随着数字通信技术的不断发展，在许多应用中要求使用高速数据采集系统。虽 然近几年单片a d c 的速度有了很大提高，但是仍然难以在高速度的同时做到高 精度。这是被现阶段的模拟器件制造工艺所限制的，要想实时地实现突破这个瓶 颈，唯一的方法就是并行多通道技术“1 。也称为时间交替( t i m e - i n t e r l e a v e d ) 模式， 即前端并行逐次采样后端串行多路复用。时间交替采样技术是唯一的对输入信号 没有限制的实时采样技术，可以突破a d 转换器以及相关器件工作速度的限制，得 到超高速数据采集系统。 然而，由于时间交替采样技术依赖于各子通道间的精确配合，这种技术不可 避免地存在固有误差。那就是各通道a d c 之间的增益和偏置难以做到严格的一致， 各通道间的采样时钟相位延时也难以做到准确无偏。这样，由于各通道间无法做 到严格匹配，会给采样后的信号带来失真。由于这些误差的存在，使得硬件上低 成本实现时间交替采样技术的可能性微乎其微，如何使用软件方法在采样后矫正 所得的失真数据是本文的研究重点之一。 本文介绍了一种基于时间交替采样技术的高速a d c 系统，整个系统采用全数 字方式实现时间交替采样技术，结构灵活多变。其最高采样率可达i g s p s ，采样 精度为8 位，使用p l l 和时钟分配芯片为4 块8 位2 5 0 m s p s 的a d c 提供采样时 钟，使用f p g a + d s p 的后端处理系统对采样得到的数据进行分析和矫正，矫正后 的有效位数达到6 5 位以上。 在本项目中，本人设计和调试了系统硬件，对采样后数据的误差在时域和频 域上进行了分析，在m a t l a b 上研究了在时域上进行误差矫正的算法，并最终在d s p 上实现了采样误差矫正，同时对本采样系统的一些指标进行了评估。 关键词：时间交替采样，模拟电路设计，信号完整性分析，采样后数据分析，误 差来源分析，误差矫正，算法实现 a b s t r a c t a b s t r a c t w i t hr a p i dd e v e l o p m e n to f d i g i t a lc o m m u n i c a t i o nt e c h n o l o g i e s ，t h er e q u i r e m e n to f a n a l o gt od i 舀t a le n n v e r t e rr a t ei ss h a r p l yi n c r e a s i n gi nm a n ya p p l i c a t i o n s a l t h o u g ht h e s p e e do fs i n g l e - c h i pa d c h a sar e m a r k a b l eg r o w t ht h e s ey e a r s , t h ep r e c i s i o no ft h e s e u l t r a - h i g h - s p e e da d c ss t i l ln e e d st oi m p r o v e t h eo n l yw a yc a nb r e a kt h r o u g ht h e s p e e db o t t l e - n e c kc a u s e db yt o d a y sa d ct e c h n o l o g i c s ，i st ob u i l dap a r a l l e la d c s y s t e mu s i n gt i m e i n t e r l e a v i n gt e c h n o l o g y t i m e - i n t e r l e a v i n gt e c h n o l o g yi st h eo n l y m e t h o dt oo b t a i nau l t r a - h i g hs p e e da d c s y s t e mw h o s os a m p l er a t ei sm u l t i - t i m e so f s i n g l ea d cc h i p ss a m p l er a t ew i t h o u tl i m i t a t i o no f i n p u ts i g n a l h o w e v e r , b e c a u s eo fp e r f e c tc o - o p e r a t i o nn e e d e da m o n gt h es u b - c h a n n e l s ，t h e p a r a l l e la d cs y s t e mb yn a t u r eh a ss a m p l eo r r o r s t h e r ea r et h r e em a i ns a m p l ee r r o l 甚， o n ei sc a u s e db yt h em i s m a t c ho fs u b - c h a n n e l sg a i n , o n ei sc a u s e db yt h em i s m a t c ho f s u b c h a n n e l so f f s e t , a n dt h eo t h e ri sc a u s e db yt h em i s m a t c ho fs u b - s y s t e m ss a m p l e c l o c k t h e s eg f r o r aw i l lb r i n gd i s t o r t i o nt ot h ed i 【g l 础z e dd a t a a n dt h ec o s tw i l lb e t r e m e n d o u si fo n ei n t e n dt oc a l i b r a t et h e m i s m a t c h e s0 1 1h a r d w a r es i d e o n eo ft h e r e s e a r c he m p h a s e si nt h i sp a p e ri st oc a l i b r a t et h e s ee i t 0 r si ns o f t w a r e af o u r - c h a n n e l u l t r a - h i g hs p e e d a d cs y s t e mb a s e do n t i m e i n t e r l e a v i n g t e c h n o l o g yi si n t r o d u c e di nt h i sp a p e r t h i sa d cs y s t e mr e a l i z e dt h et i m e - i n t e r l e a v i n g t e c h n o l o g yi nd i g i t a lw a y s ，s ot h es y s t e mi sf l e x i b l e t h em a x i m a ls a m p l er a t eo ft h i s s y s t e mi su pt o1 g s p s ，a n dt h ep r e c i s i o ni s8 - b i t s t h ea u t h o ru s e sap l la n dc l o c k d i s t r i b u t i o nc h i pt og e n e r a t et h es a m p l ec l o c kn e e d e db yt h ea d cc h i p s a n du s e f p g a + d s pt oa n a l y z et h ed i g i t a l i z e dd a t aa n dd ot h ec a l i b r a t ej o b s a r e rt h e c a l i b r a t i o n ，t h es y s t e m se n o bc a nb e y o n d6 5b i t s i nt h i sp r o j e c t , t h ea u t h o rd e s i g n e da n dd e b u g g e dt h eh a r d w a r ep l a t f o r m a n a l y z e d t h ed a t ad i g l t a l i z c dd a t ao nb o t ht i m ea n df i - c q u e n c yd o m a i n 。s t u d i e dt h ec a l i b r a t i o n a l g o d t h r ao nm a t l a ba n df i n a l l yr e a l i z e di to nt h ed s ei nt h ee n d , t h ea u t h o rd i ds 咖e e v a l u a t i o no nt h i ss y s t e m k e yw o r d s ：t i m e - i n t e r l e a v i n gs a m p l i n g , a n a l o gc i r c u i td e s i g n , s i g n a li n t e g r i t y , n o r a n a l y s i s ，e r r o rc a l i b r a t i o n , a l g o r i t h mr e a l i z a t i o n 图目录 图1 1 图2 1 图2 2 图3 1 图3 - 2 图3 - 3 图3 _ 4 图3 5 图3 6 图3 7 图3 8 图3 - 9 图3 1 0 图3 1 1 图3 1 2 图3 1 3 图3 1 4 图3 1 5 图3 1 6 图3 1 7 图3 一1 8 图3 1 9 图3 2 0 图3 2 l 图3 2 2 图3 2 3 图3 2 4 图3 2 5 图3 2 6 图3 2 7 图4 - l 图禾2 图4 3 图4 - 4 图4 5 图目录 a d l 2 4 0 1 ( 左) 和a d l 2 5 0 0 ( 右) 的原理框图2 双通道并行采样系统原理4 四通道时间交替采样系统示意图5 硬件总体框图8 使用运算放大器构成低通滤波器。l o 使用运算放大器驱动a d c 输入1 0 运算放大器模块的频率响应1 l 运算放大器输出的时域波形1 2 运算放大器输出的频域波形1 2 a d f 4 3 6 0 结构和外围组件1 3 典型的三阶积分滤波器1 4 环路带宽为1 0 k h z 的三阶积分滤波器1 4 环路带宽为1 0 k h z 的三阶积分滤波器的频率响应1 5 a d i s i m p l l 仿真得到的频率域相应l5 时钟分配芯片输出时钟示意图1 6 a d 9 4 8 0 输出数据时序图1 8 数据分裂存储示意图1 8 f p g a 中f i f o 结构示意图1 9 理想信号传输示意图2 2 实际信号传输示意图2 2 信号传输对时序要求示意图2 3 串行端接( 左) 和并行端接( 右) 示意图，2 4 本系统的p c b 叠层设计2 5 f p g a 接收l v d s 电平信号的原理图设计2 7 l v d s 电平信号的p c b 设计2 8 l v p e c l 电平信号端接的原理图设计2 8 l v p e c l 电平信号端接部分的p c b 设计2 9 l 、，c o m s 电平信号端接部分的原理图设计2 9 l v c o m s 电平信号端接部分的p c b 设计3 0 为保证线长匹配p c b 上的蛇形走线3 l 本系统的工作流程3 2 系统的详细工作流程3 3 矫正前并行采样数据时域及频谱幅度图3 4 第一路采样数据时域及频谱幅度图3 5 第二路采样数据时域及频谱幅度图3 6 v 图目录 图4 - 6 图4 7 图4 8 图5 1 图5 2 图5 - 3 图5 4 图5 5 图5 6 图5 7 图5 8 图5 - 9 图5 1 0 图5 1 1 图5 1 2 图5 1 3 第三路采样数据时域及频谱幅度图3 6 第四路采样数据时域及频谱幅度图3 7 矫正前并行采样数据时域及频谱幅度图4 5 矫正前采集到的一个8 0 m h z 方波信号的频谱4 7 多项式逼近的全通滤波器结构框图5 2 第一路a d c 采样后的误差矫正流程5 3 系统误差矫正流程5 4 c c s 中看到的1 0 m 正弦波误差矫正前后时域效果对比5 5 ( 下图为矫正前，上图为矫正后) 5 5 c c s 中看到的1 0 m 正弦波误差矫正前后频域效果对比5 5 ( 下图为矫正前，上图为矫正后) 5 5 c c s 中看到的8 0 m 正弦波误差矫正前后时域效果对比5 6 ( 下图为矫正前，上图为矫正后) 5 6 c c s 中看到的8 0 m 正弦波误差矫正前后频域效果对比。5 6 ( 下图为矫正前，上图为矫正后) 5 6 c c s 中看到的1 0 m 方波误差矫正前后时域效果对比5 7 ( 下图为矫正前，上图为矫正后) 5 7 c c s 中看到的1 0 m 方波误差矫正前后频域效果对比。5 7 ( 上图为矫正前，下图为矫正后) 5 7 c c s 中看到的8 0 m 方波误差矫正前后时域效果对比5 8 ( 下图为矫正前，上图为矫正后) 。5 8 c c s 中看到的8 0 m 方波误差矫正前后频域效果对比。5 8 ( 上图为矫正前，下图为矫正后) 5 8 传统的a d c 动态参数测试方法6 l v i 表目录 表目录 表5 1 矫正前系统误差统计5 1 表5 2 矫正后系统指标6 1 v n 缩略词表 英文缩写 a d c d a c s d r d s p f p g a f f t e m i j v d s l v p e c l f 球o s n r s f d r e n o b s i p l l v c o g s p s m s p s l p f s p i p c b m c b s p d m a 缩略词表 英文全称 a n a l o gt oo i g i t a lc o n v e r t e r d i g i t a lt oa n a l o gc o n v e r t e r s o f t w a r ed e f m e dr a d i o d i g i t a ls i g n a lp r o c e s s o r f i e l dp r o g r a m m a b l eg a t e a r r a y f a s tf o u r i e rt r a n s f o r m e x t e r n a lm e m o r yi n t e r f a c e l o w v o l t a g ed i f f v r e n t i a as i g n a l l o w - v o l t a g e p o s i t i v e - r t f e r e a c e de m i t t e r c o u p l e dl o s i c f i r s ti nf i r s to u t s i g n a lt on o i s er a t i o s p u r i o u sf r e ed y n a m i cr a n g e e f f e c t i v en u m b e ro f b i t s s i g n a li n t e g r i t y p h a s el o c k e dl o o p v o l t a g ec o n t r o l l e do s c i l l a t o r g i g as a m p l e sp e r - s e c o n d m i l l i o ns a m p l e sp e r - s e c o n d l o 叩f i l t e r s e r i a lp e r i p h e r a li n t e r f a c e p d n t e dc i r c u i tb o a r d m u l t i c h a n n e lb u f f e r e ds e r i a lp o r t d i r e e tm e m o r y a c c e s s v m 中文释义 模数变换器 数模变换器 软件无线电 数字信号处理器 现场可编程逻辑器件 快速傅立叶变换 外部存储接口 低电压差分信号 低电压伪发射极耦合逻辑 先进先出缓存 信噪比 无杂散动态范围 有效位数 信号完整性 锁相环 压控振荡器 吉采样次数每秒 百万采样次数每秒 环路滤波器 串行外围接口 印制电路板 多通道缓冲串口 直接内存存储 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名：整盘日期：硐年y 月易日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 繇盟导师躲笠堡 日期：垆r pf 年歹月2 弓日 第一章引言 1 1 项目背景与价值 第一章引言 在软件无线电通信系统中，为了实现软件无线电的思想，需要把a d c ，d a c 尽可能地向天线端推移，这样就对a d c ，d a c 的性能提出了更高的要求：需要高 速度、大带宽、大的动态范围。相比之下，a d c 技术实现起来更难，是系统的瓶 颈。 宽带、超宽带雷达信号的带宽从几十兆到几百兆，根据采样定理无论基带采 样还是带通采样，采样频率至少要在两倍带宽以上。这就意味着用于宽带雷达数 字信号处理的数据采集系统，其采样率应达到几百m s p s 到上千m s p s 。 现在单片的高速a d c 已经可以达到i g s p s 以上，比如a t m o l 公司的a d c 芯 片a t 8 4 a s 0 0 4 提供2 g s p s ，1 0 b i t s 的采样能力，有效位数达到7 8 位，但是价格过 高而且国内很难买到，如果我们采用时间交替采样技术，能够有效突破单片a d c 的速度瓶颈，并使1 2 位以上高精度a d c 的速度突破1 g s p s 达到可能。例如，国家 半导体公司( n a t i o n a ls e m i c o n d u c t o r ) 开发的a d c 0 8 d 1 5 0 0 提供双通道1 5 g s p s ， 8 b i t s 的采样能力，并且通过在这两个通道上实现时间交替采样技术，该a d c 可以 提供单通道3 g s p s ，8 b i t s 的采样能力，这是时间交替采样技术在现代a d c 芯片 中的典型应用。 同时我们也应该看到，无论是高速a d c 还是高速数字示波器等采用了时间交 替采样技术的场合，都无法在高速度的同时做到高精度，有效位数还是偏低，这 就是被时间交替采样技术的固有误差所限制的。而在硬件上校正这些误差不仅难 度极大而且导致成本急剧升高，违背了我们以低成本方式获得高采样速度的初衷。 因此，我们开始探询软硬件结合的方式来实现时间交替采样技术，在硬件上努力 做到减少误差，用软件来最终消除误差对采样数据的影响。在这方面，美国著名 的模拟器件( a n a l o gd e v i 嘲公司和v c o r p 公司提出一种a f b ( a d v a a c e af i l t e r b l o c k ) 方法来减少并行a d 的转换误差0 1 ，并成功地将这种技术运用到实际产品中 来，实现t a d l 2 4 0 1 ( 1 2 - b i t4 0 0 m s p s ) 和a d l 2 5 0 0 ( 1 2 - b i t5 0 0 m s p s l 这两款高精度高 速度a d c 器件“”。其框图分别如下： 电子科技大学硕士学位论文 w 忾绷馘僦h i e ma l 5 b 图1 - 1a d l 2 4 0 1 ( 左) 和a d l 2 5 0 0 ( 右) 的原理框图 我们可以看到，在这两块a d 中，不仅有关键的精确时钟产生电路，精确参 考电压模块，并行a d 模块，同时还有相当于v i r t e x i i 级别的f p g a 实现a f b 从 而来进行误差校正。 1 2 项目内容 在上述背景下，本项目将首先设计出基于时间交替采样技术的高速数据采集 和处理系统：并基于该系统分析时间交替采样中各通道间的匹配误差对采样后数 据在时域和频域上的影响；提出误差矫正算法并在m a t l a b 上仿真；将该算法在 d s p 上实现并对整个系统进行指标测试。 本项目在设计时，模拟部分采用p l l 和时钟分配芯片为4 块8 位2 5 0 m s p s 的 a d c 提供采样时钟，数字部分采用f p g a 和d s p 级联的硬件处理架构。这种体系 结构的优点是：采样时钟的组成方式灵活多变，使得我们能够利用本系统组成多 种采样和处理平台；同时后端的f p g a 提供了强大的数据缓存和重组合能力。利 用d s p 我们可以方便地在硬件上验证我们的误差矫正算法。同时，为将来在f p g a 上实时实现误差矫正算法打下良好的基础。 1 3 论文内容 本论文内容安排如下： 第一章介绍项目背景和论文价值。 2 第一章引言 第二章简要介绍时间交替采样技术的基本概念和误差来源分析。 第三章详细介绍硬件处理平台。 第四章给出未矫正前采样后数据的时域频域特点，并通过数学方式证明各种 误差对采样后数据频谱的影响。 第五章将介绍我们的误差矫正算法并对比采样前后的系统指标改善。 第六章将总结项目的成果和不足之处，并给出了改进的方向。 电子科技大学硕士学位论文 第二章时间交替采样技术简介 随着数字通信技术的不断发展，在许多应用中要求使用高速数据采集系统。虽 然近几年单片a d c 的速度有了很大提高，但是仍然难以在高速度的同时做到高 精度。这是被现阶段的模拟器件制造工艺所限制的，要想实时地实现突破这个瓶 颈，唯一的方法就是并行多通道技术“1 。也称为时间交替( t i m e - i n t e r l e a v e d ) 模式， 即前端并行逐次采样后端串行多路复用。时间交替采样技术是唯一的对输入信号 没有限制的实时采样技术，可以突破a d 转换器以及相关器件工作速度的限制，得 到超高速数据采集系统。 本章将简要介绍什么是时间交替采样技术，给出其原理，指出其实现难点并 分析它的固有误差来源。 2 1 时间交替采样技术简介 时间交替采样技术，也叫做并行多通道采样技术，它的目标是通过时域上m 个a d c 的交替工作来达到单块a d c 采样的效果，速度也达到原来单块a d c 的m 倍。 我们以双通道系统为例介绍时间交替采样技术的原理。如图2 - 1 ，双通道时间交替 采样系统是在采样系统中应用了2 套采样电路( 包括采样保持器、a d c 、存储器 等) 同时工作。一路在正时钟的上升沿采样，采得样本1 、3 、5 、7 、9 点等：另一 路在正时钟的下降沿，即负时钟的上升沿采样，采得样本2 、4 、6 、8 、1 0 等点。 厂 n n 几n 厂 厂 厂 厂 厂 厂 图2 - 1 双通道并行采样系统原理 当时钟脉冲的占空比为5 0 时，整个采样系统的工作频率就是所用时钟频率的2 4 第二章时间交替采样技术简介 倍，即采样率比a d c 芯片所能提供的速率提高了一倍，而成本却大大降低了。而且 在这种双通道系统中对采样保持电路及存储器的速度要求也比单通道时要低一 倍。类似地，把并行路数提高到m 路，就构成了m 通道并行采样系统，可以把采样速率 提高到单块a d c 的m 倍。 我们这次完成的是一个四通道的并行采样平台，因此，我们有4 套独立工作的 采样电路，它们的采样时钟由一个时钟分配电路产生，当工作在时间交替采样模 式下的时候，每路采样时钟之间依次相差9 0 度，系统框图如图2 2 所示： 图2 - 2 四通道时间交替采样系统示意图 2 2 时间交替采样技术的实现难点 由于时间交替采样技术要求各通道采样电路配合得天衣无缝，在现阶段的硬 件水平上，很难在低成本低复杂度的条件下满足这样苛刻的要求，从而会给整个 采样系统引入新的误差，使系统性能下降。一个误差来源是由于产生各通道所需 精度的时钟在目前的技术条件下很难做到，而各路采样时钟之间的时延不等造成 了采样实际上是非均匀采样，从而引起的采样点偏移；另一个误差来源是各通道 之间增益和偏置的不一致。因此时间交替采样这种结构对模拟信号量化存在非均 匀现象，我们把得到的数字信号统称为非均匀取样信号。由各路a d 间采样时钟的 时延误差造成的非均匀称为时间非均匀取样信号，由于a d 的偏置和增益误差造 电子科技大学硕士学位论文 成的非均匀称为幅度非均匀取样信号。这些误差使得输入信号被多通道并行系统 采样后难以无失真地复合。 对于并行多通道采样系统，最主要的误差是多采样通道之间采样时间不一致 引起的非均匀时间采样误差。如果是两通道并行采样，采样数据将是这样一种序 列：每一路a d 系统采样得到的数据是均匀的，两路a d 系统之间的数据是非均 匀的，即相邻两数据之间的间隔是非均匀的，但是每一个数据与其后第2 个数据 之间的间隔是均匀的。采样信号的频谱是在原信号频谱上附加了高次谐波分量。 从上面的分析我们可以看到硬件设计上的关键是： ( 1 ) 如何产生较精确的依次相移9 0 度的采样时钟。 ( 2 ) 如何保证输入模拟信号到达各通道的时间一致。 ( 3 ) 如何保证各a d c 的增益和偏置一致。 ( 4 ) 对采样时钟，输入模拟信号和a d c 的输出数据充分考虑信号完整性问题。 2 3 时间交替采样技术的研究发展现状 随着现代电子技术的发展，对数据采集的速率和精度提出了越来越高的要求。 特别是宽带、超宽带雷达和软件无线电，不但要求数据采集系统有高的采样率， 还要有较高的采样精度。目前受a d c 芯片发展水平的限制，单片a d c 很难同时 满足高速高精度采样的要求。现在常用多片相对低速的高精度a d c 拼接来提高系 统的总采样率。 多片a d c 拼接采样主要分为频域和时域两种结构。频域结构的方法是通过频 带分割滤波器对输入宽带信号进行频域分割从而降低单片a d c 的采样速率，频带 分割滤波器通常采用模拟低通、带通和高通滤波器，频带分割滤波器的过渡带对 系统性能有很大的影响。时域结构的方法主要是多片a d c 采用并行时间交替采样 来完成对输入信号的采样，称之为时间交替a d 采样【3 】。但各个通道的不一致性 会引入三种主要通道失配误差，一是由通道延迟不一致而引起的时间误差：二是各 个通道增益不一致而引起的增益误差；- - 是各个通道a d c 的基准电平不一致引起 的偏置误差。通道失配误差对系统的性能有很大的影响。 j c n q 首先对于时间交替非均匀采样信号进行了系统的分析，推导出了时间非 均匀采样信号的数字频谱的严谨表达式【5 1 1 6 1 1 7 1 ，并且提出了时间非均匀采样正弦信 号的时间误差测量和校正算法【8 1 ，最近又提出了由采样数据的频谱恢复原始数据的 频谱算法( 1 。目前时间交替a d c 采样已经成为国内外的一个研究热点，很多国内 6 第二章时间交替采样技术简介 外的学者对此进行了研究。对a d c 并行采样中出现的这三种误差，国内外学者提 出了多种测量和校正方法，但大都只针对一种误差【1 2 3 【1 3 】【1 4 1 ，然而这三种误差都影 响系统的性能，单独校正一种误差不能使系统性能得到根本改善。己有的联合校 正三种误差的算法理论上可行，但是算法复杂，不利于工程实现。 在上述背景下，本项目将首先设计出基于时间交替采样技术的高速数据采集 和处理系统；并基于该系统分析时间交替采样中各通道间的匹配误差对采样后数 据在时域和频域上的影响；提出误差矫正算法并在m a t l a b 上仿真；将该算法在 d s p 上实现并对整个系统进行指标测试。 电子科技大学硕士学位论文 第三章系统硬件平台的搭建和调试 3 1 硬件平台的组成 我们设计的基于时间交替采样结构的数据采集和处理平台的硬件框图如图 3 1 所示： 图3 1 硬件总体框图 可以看到我们的硬件主要分为六个部分，分别是： ( 1 ) 模拟信号输入部分。 ( 2 ) 时钟的产生和分配部分。 ( 3 ) 模数转换器部分。 ( 4 ) 数据的接收和缓存部分。 ( 5 ) 数据的处理和上报部分。 ( 6 ) 电源管理和监视部分。 第三章系统硬件平台的搭建和调试 下面我们将在这章中分节对这六个部分进行详细的描述。 3 2 模拟信号输入部分 当我们在设计数据采集卡的时候，如何给a d c 提供高质量的输入模拟信号是 我们设计的重点之一。首先，现代的高速高精度a d c 芯片都要求模拟信号以差分 方式输入，这样输入信号抗干扰的能力较强；其次，当输入信号幅度较小的时候， 我们需要调节模拟信号的增益；最后，为了减小模拟输入信号的高频杂散对采样 性能的影响，我们需要在a d c 的模拟输入信号前端加上低通或者带通滤波器来提 高系统的抗噪声能力。 在充分考虑到上面三个要点后，我们决定采用一块宽带运算放大器来驱动4 块a d c 的输入，衡量一块运算放大器的主要指标有： ( 1 ) 小信号带宽。 ( 2 ) 2g g r 3 阶谐波失真。 最后我们选择t i 公司的t h s 4 5 0 9 来进行我们的设计，t h s 4 5 x x 系列是t i 公 司推出的高速低噪声宽带差分运算放大器，t h s 4 5 0 9 的小信号带宽( 增益为1 ) 为 6 0 0 m h z ，2 阶谐波失真( 输入信号频率l o 瑚z ) 为1 0 4 d b e ，3 阶谐波失真( 输入 信号频率1 0 m h z ) 为1 0 8 d b e 。 使用t h s 4 5 0 9 ，我们可以方便地调节模拟信号的增益，并将单端输入的信号 转换为差分信号以更好地驱动a d c ，那么如何利用它来搭建一个低通滤波器呢? 使用t i 公司的滤波器设计软件f i l t e r p r o 和模拟设计仿真软件t i n a 可以快捷准确 地完成这一任务。首先，我们使用f i l t e r p r o 得到有两个极点的b u t t e r w o r t h 型的低 通滤波器的拓扑结构，其截止频率为1 0 m h z ，我们把这个拓扑结构放到t i n a 里 面，将其中准确的电阻电容值替换成常用易得的值，如图3 2 所示： 9 电子科技大学硕士学位论文 图3 - 2 使用运算放大器构成低通滤波器 v o u t l k 幻, u 1 2 考虑到驱动a d c 的输入端需要提供相应的阻抗匹配并吸收采样保持转换过 程中的毛刺冲击，我们最终的运放电路如图3 - 3 ： 图3 - 3 使用运算放大器驱动a d c 输入 为了提高系统的滤波能力，我们还特地加入了l 2 ，l 3 。这样r 9 ，l 2 ，r 8 ， c 7 还组成了一个r l c 滤波器。我们这里设计的r l c 滤波器的截止频率为1 8 m h z 。 1 0 删 、rdo：o r 工一 一鑫 止舯船 晷l 雌 r 工 盛贼薹圭 咖一 第三章系统硬件平台的搭建和调试 接下来，我们对这个系统进行仿真，看输出频率响应是否达到要求。t i n a 是 公司推出的基于s p i c e 模型的模拟设计软件，它拥有内置信号源，频谱仪，示 波器等模块，能分析所设计电路的频域响应等，由于其基于s p i c e 模型，能真正 做到所见即所得。我们首先使用t i n a 内建的信号源输入信号从1 k h z 到1 g h z 范 围内进行扫频，观测频谱仪输出得到( 如图3 - 4 ) ： 要 薏 1 燕 夥 蛰 | 、| 絮 删 0 l 瀵j 从上图看出，系统的截止频率确实在1 0 m h z ，大约在1 2 0 m h z 的时候，信号 衰减到- 6 0 d b 。效果让人满意。在时域上，我们输入1 0 m h z 的正弦波以观察该电 路能否实现单端转差分功能，如图3 5 ： 电子科技大学硕士学位论文 同样地， 一 i 笸氐 冬鞯：每 f _ 一飚n 一- 黪 4 。l 一 歹。 i ? k z 良i d 一0 ：7 图3 - 5 运算放大器输出的时域波形 我们观察频域上的1 0 m h z 正弦波的频谱，如图3 - 6 ： 懈 图3 - 6 运算放大器输出的频域波形 可以看到，系统的无杂散动态范围约为8 0 d b c 左右，完全满足8 b i t s 精度的采 样要求。 第三章系统硬件平台的搭建和调试 3 ，3 时钟的产生和分配部分 这个部分是时间交替采样技术的关键部分之一，在这个部分里，我们的目标 是要生成4 路2 5 0 m h z ，每路之间依次相移9 0 度的高质量时钟，这个要求是相当 高的。如果采用4 块分离时钟驱动芯片来分别驱动4 块a d c ，时钟相位的延时难 以准确实现，因此我们这里采用集成压控振荡器的锁相环芯片来产生1 g h z 的时 钟，再使用时钟分配芯片对其4 分频并生成依次相移9 0 度的4 路2 5 0 m h z 时钟。 c u a l k 9 0 a d 9 5 1 0 c u n 8 0 c l k 2 7 0 到a d c i 到a d c 2 到a d c 3 到a d c 4 图3 7 时钟产生和分配电路概况 锁相环芯片我们采用a d i 公司的a d f 4 3 6 0 7 ，a d f 4 3 6 0 - x 系列芯片是a d i 公司出品的集成v c o 的锁相环芯片，频率范围覆盖3 2 5 2 7 2 5 m h z ，采用s p i 方 式控制。一个典型的a d f 4 3 6 0 系统的组成如图3 7 所示： ，。o 。o 。o o o 。o - 。- r o 。 图3 - 7a d f 4 3 6 0 结构和外围组件 a d f 4 3 6 0 集成了在上图中除了环路滤波器( l p f ) 外的所有组件，我们所使 1 3 电子科技大学硕士学位论文 用的a d f 4 3 6 0 - 7 的频率范围是3 5 0 1 8 0 0 m h z ，采用外部电感进一步缩小v c o 的 输出范围，电感值的计算公式为： 只；一一一， ( 3 1 ) 。 2 万4 6 2 p f ( o 9 ，村+ w ) 在本设计中，我们的中心频率为f o = i o h z ，代入式( 3 1 ) 可求出肿= 3 1 n h ， 从易取得的角度考虑，取。= 3 3 n h ，可将v c o 的中心频率固定在9 8 6 m h z 左右。 上图中的n 分频器，r 分频器，锁定探测等都可通过s p i 方式对a d f 4 3 6 0 进行配 置。因此我们只需要关心外部环路滤波器的设计以确定环路带宽，环路滤波器有 许多种构成方式，最常用的是三阶积分滤波器，如图3 - 8 所示： 图3 - 8 典型的三阶积分滤波器 我们设计的环路带宽为1 0 k h z ，c l ，c 2 ，c 3 ，r 1 ，r 2 的值为，如图3 9 ： 工 图3 - 9 环路带宽为1 0 k h z 的三阶积分滤波器 通过a d s 仿真，得到的频率响应曲线如图3 1 0 所示： 1 4 第三章系统硬件平台的搭建和调试 io - 1 - 2 要3 c g4 - 5 一6 一7 j；： ：一 ； ： 八| i i ；i i li ：i 一十 、 ， f1k100ok fency f h z 】 环路带宽为i o k z 的三阶积分滤波器的频率响应 最还要提到adi的pll仿真和设计工具adisimpll，通过它仿真得 到输出0 h z 时，频率域的杂散表现为，如图3 - 1 1 ： u age s p u r a t1 0 0 h z - 4 03 0 01 01 000 t f r e q e n c yl m h z la d 8 m p l l 仿真得到的频率域相应 在h z 时钟之后，我们使用a d 9 5 0 进行时钟分配工作。a d 9 5 1 0 是 a d i 出品的高性能时钟分配芯片，它的特点有：0 佃如阳阳s ； - ， 电子科技大学硕士学位论文 ( 1 ) 接受两路时钟输入，一路与内部p l l 相连，一路单纯用作时钟分配输入 口。可输出8 路( 8 对) 时钟，其中有4 对l v p e c l 电平时钟，另外有4 对时钟可以配置成l 、，d s 或者l c o m s 电平。 ( 2 ) 可接受的输入时钟高达1 6 g h z ，最大输出时钟为：1 2 0 i - i z ( l v c p e c l ) ， 8 0 0 珏k ( l v d s ) ，2 5 0 m h z ( l v c o m s ) 。 ( 3 ) 提供1 ，2 ，4 ，3 2 共8 种分频系数，并可根据分频系数进行相位调节。 ( 4 ) 噪声低，在l v p e c l 输出端口，仅会带来2 2 5 的额外时钟抖动。 ( 5 ) 片上集成p l l 芯片，外接v c o 后可以提供强大的时钟驱动能力。 ( 6 ) 各个输入端口，输出端口以及p l l 部分都可以软件关断，以节约功耗。 和l v c o m s 电平相比，l 、停b c l 电平具有噪声低，频率高的特点，因此我们 采用l v p e c l 电平的时钟来驱动a d c ，在使用l v p e c l 电平时钟的时候，需要注 意使用终端电阻进行电平和阻抗匹配。这会在后面的信号完整性章节中描述。 a d 9 5 1 0 拥有丰富的内部寄存器，包括芯片各部分的使能，通道电平的选择， 分频系数，输出时钟占空比。相位参数等，必须提到的是软件复位寄存器和同步 寄存器，通过复位，配置寄存器，同步输入时钟3 个过程，我们就可以得到4 路 2 5 0 m h z 的时钟，并且每路之间相差9 0 度。 a d - c l i o ：岔盛 a do ksi 隰 a ac l k4 钎龆 图3 1 2 时钟分配芯片输出时钟示意图 最终时钟输出模块的4 路时钟示意图如图3 1 2 所示，按照时钟的相位顺序， a d c 也排列出相应的顺序。这个顺序对于数据缓存和处理时的数据重组是至关重 要的。 1 6 第三章系统硬件平台的搭建和调试 3 4 模数转换部分 模数转换部分由4 块a d 9 4 8 0 构成，a d 9 4 8 0 是a d i 公司推出的2 5 0 m s p s ，8 位a d c ，选用一款a d c ，需要注意的是： ( 1 ) 无杂散动态范围( s f d r ) 。 ( 2 ) 信噪比( s n r ) 和有效位数( e n o b ) 。 ( 3 ) 模拟信号输入带宽。 ( 4 ) 输出数据模式。 ( 5 ) 成本。 比如我们选用的这款a d c ，当以2 5 0 m s p s 的速度对1 9 7 m h z 的正弦波采样 时，它的s f d r 是6 5 d b e ，s n