（测试计量技术及仪器专业论文）usb总线数字存储示波卡电路板与软件设计.pdf

? ，i ? ! i ，矿y、 ，、，flj墨， 曼 独创性声明 l i i i iiiii i i iii ii iii ii ii y 17 3 9 9 8 7 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名：堇童菌日期：2 。p 年9 石月。万日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：董建虚导师签名： 日期：如p 年嘲0 6e l 、健h一。l、 辱， 0 。7 k 一 囊 。f i i 摘要 摘要 u s b 总线数字存储示波卡( u s bd i g i t a ls t o r a g eo s c i l l o s c o p e ，简称u s bd s o ) ， 是以u s b 为主要数据接口的数字存储示波器，具有突出的低功耗，便携性以及易 用性等特点，一般采用了u s b2 0 协议的u s b 接口。现在国外很多公司都推出u s b 总线数字存储示波卡或者与之相似的产品，例如g a ot e ki n c 的p cb a s e d o s c i l l o s c o p e ，a c u t e 公司的d s10 0 0 u s b 数字示波器。目前国内厂商在这方面还没 有太多产品面世，本课题就是基于这一现状，设计出了一款模拟带宽1 0 0 m h z ，最 高实时采样速率达到4 0 0 m s p s 的基于高速u s b2 0 接口的u s b 总线数字存储示 波卡。 本论文阐述了u s b 总线数字存储示波卡的总体设计方案，并且详细介绍了硬 件电路设计方案和软件设计方案。该设计方案的亮点而且也是难点在于在较小的 p c b 空间上面实现了模拟带宽1 0 0 m h z ，最高实时采样率达到4 0 0 m s p s ，等效采 样率4 0 g s p s 的u s b 总线数据存储示波卡；设计瓶颈在于实现采用串行数据总线 u s b 将大量采样数据实时的传送到p c ，还有一个困难是实现4 0 g s p s 的等效采样 率，本设计使用随机等效采样的方法实现；本课题的一个设计特色是实现f p g a 的动态重构，使用一个资源较少的f p g a 实现更多的逻辑功能，同时节约了p c b 空间。 本课题对u s b 总线数字存储示波卡设计进行了详细测试验证，并在本论文中 介绍验证的一些结果，设计达到了课题的指标要求。本课题的设计还存在一些问 题，在论文中我提出了一些目前发现的问题，并且给出了解决方法或改进方法， 作为下一步工作的指导意见。 关键词：u s b 总线数字存储示波卡，数据采集，f p g a 动态重构，等效采样， 实时采样 蕾 | 恳 l 懂 a b s t r a c t a b s t r a c t u s bd i g i t a ls t o r a g eo s c i l l o s c o p e ( u s bd s o ) i san e wt y p eo fd i g i t a ls t o r a g e o s c i l l o s c o p ew i t hu s b i n t e r f a c ea sm a i np o r t u s bi n t e r f a c ei si nu s b2 0p r o t o c 0 1 u s b d i g i t a ls t o r a g eo s c i l l o s c o p eh a sa l o to fa d v a n t a g e s ，s u c ha se a s et ou s e ，l o wp o w e r a n dp o r t a b i l i t y al o to ff o r e i g nc o m p a n i e sh a v ep r o d u c t si nt h i sa r e a , f o re x a m p l ep c b a s e do s c i l l o s c o p eo fg a ot e ki n c ，d s10 0 0 u s bd i 西t a ls t o r a g eo s c i l l o s c o p eo f a c u t e b u t 也e r ea r cf e wp r o d u c e si no u ri n t e r n a lc o m p a n y b a s e do nt h ea c t u a l i t y , w e d e s i g nau s bd i g i t a ls t o r a g eo s c i l l o s c o p ew i t hu s b 2 0i n t e r f a c e i t sb a n d w i d t hi s 10 0 0 m h z ，a n di t sm a xs a m p l er a t ei s4 0 0 m s p s i nt h i se s s a y , w ed e s c r i b et h es y s t e md e s i g ni no u rs y s t e m b a s eo nt h es y s t e m d e s i g n ，w ec o n t i n u et oe x p l a i nt h eh a r d w a r ed e s i g na n ds o f t w a r ed e s i g no fu s b d s o t h es p a r kp o i n to ft h ep r o j e c ti s ，w i t hs m a l l e rp c bs p a c e ，d e s i g n i n gac o m p l e xu s b d i g i t a ls t o r a g eo s c i l l o s c o p ew h i c hh a sa n a l o gb a n d w i d t h10 0 m h z ，r e a lt i m es a m p l e r a t e4 0 0 m s p s ，e q u i v a l e n ts a m p l er a t e4 0 g s p s t h ed i f f i c u l tp a r to ft h i sp r o j e c ti s t r a n s f e r r i n gal a r g eb u c ko fs a m p l ed a t at op ca tas p e e do f r e a lt i m e a n o t h e rg r e a t f e a t u r ei sd y n a m i cc o n f i g u r a t i o no ff p g a u s i n gt h i sm e t h o dw ec a na c h i e v em o r e f u n c t i o i l sw i t has i n g l ef p g aw i t h1 e s sr e s o u r c e s ，w ec a l la l s or e d u c ep c bs p a c e w et e s ta n dv e r i f yt h ed e s i g nf u l l y , a n dt h i se s s a yg i v e ss o m et e s t i n gr e s u l t t h i s d e s i g ni sq u a l i f i e dt ot h es p e c i f i c a t i o n b u tt h i sd e s i g ni sf a rf r o mp e r f e c t i nt h ee s s a y , w et e l ls o m ep r o b l e m st h a tb e i n gf o u n du n f i ln o wa n ds o m es o l u t i o n sa n ds u g g e s t i o n s a lep r o v i d e dt os o l v et h e s ep r o b l e m s it h i n kt h e s es u g g e s t i o n sm a yb eu s e f u lf o rw o r k i nt h en e x ts t e p k e y w o r d s ：u s bd i g i t a ls t o r a g eo s c i l l o s c o p e ，d a t as a m p l e ，f p g ad y n a m i c c o n f i g u r a t i o n ，e q u i v a l e n ts a m p l e ，r e a l - t i m es a m p l e i i 目录 第一章引言 目录 1 1 u s b 数字示波卡国内外研究现状1 1 2 课题的主要性能指标3 1 3 课题研究的意义以及主要工作3 第二章u s b 数字存储示波卡系统总体方案设计5 2 1 系统设计方案5 2 2 系统硬件设计方案6 2 2 1 数据采集子系统。7 2 2 2 u s b 子系统7 2 2 3 电源系统8 2 3 系统软件设计方案8 2 3 1 固件程序设计方案。9 第三章u s b 数字存储示波卡的硬件设计1 2 3 1 数据采集电路设计1 2 3 1 1 a d c 电路与数据存储电路设计1 2 3 1 2 时钟电路设计14 3 2 通道控制电路设计和通道编码电路设计1 5 3 3 电源系统设计以及抗干扰措施2 0 3 4 触发电路设计2 2 3 4 1 触发电路设计2 2 3 4 2 镜像电流源设计2 7 3 5 内插电路设计2 8 3 5 1 时间鉴别电路原理3 0 3 5 2 时间测量电路3 2 3 6 u s b 子系统电路设计。3 6 3 6 1 i s p l 5 8 1u s b 2 0 设备接口芯片3 7 3 6 2 u s bd s o 的u s b 电路工作方式3 9 i l l 目录 3 7 f p g a 动态重构电路设计4 1 3 7 1 动态可重构过程4 2 3 7 2 动态配置m c u 控制程序4 4 3 7 3 下载完成后的配置程序4 5 第四章u s b 数字存储示波卡的软件设计4 7 4 1 固件程序设计4 7 4 1 1 通信管理模块4 8 4 1 2 命令解释和执行模块5 0 4 1 3 采集过程管理5 2 4 2 通道校准5 6 第五章性能测试与调试分析 5 1 - 性能测试与验证6 0 5 1 1 采样功能验证6 0 5 1 2 模拟带宽验证6 1 5 1 3 触发功能验证6 2 5 1 4 内插电路功能验证6 4 5 1 1 5 u s b 传输速度测试6 5 5 2 调试过程分析6 6 5 2 1 继电器驱动电路6 6 5 2 2 触发通道对输入信号的影响6 7 5 2 3 触发迟滞电压控制6 8 5 2 4 触发通道高频抑制、低频抑制问题6 9 5 2 5 触发耦合的问题6 9 5 2 6 通道复用时的问题7 0 5 2 7 通道间干扰7 2 5 2 8 数据传输问题7 3 第六章结论7 4 致谢7 1 ； 参考文献7 6 攻读硕士期间取得的研究成果 i v 第一章引言 第一章引言 1 1 u s b 数字示波卡国内外研究现状 u s b 数字存储示波器( u s bd i g i t a ls t o r a g eo s c i l l o s c o p e ，本文中简称为u s b d s o ) ，是一种以u s b 接口为数据接口数字存储示波器，它采用了全新的u s b 构 架，具有突出的便携性及易用性。u s bd s o 一般将数据采集采用专有的数据采集 板来实现，而数据分析处理、波形显示部分放在通用计算机上来实现。有些也将 其归于一种虚拟仪器，这也未有不可以，而我们认为应该将u s bd s o 归结为一种 新型的仪器形式，现在越来越多的仪器采用通用平台来实现。u s bd s o 的应用也 越来越广泛，发展的速度也越来越快。 u s b 总线数字存储示波卡除了具有示波器的特点以外，还具备它具有以下突 出优点： 体积小，十分方便携带； 简单易用； 基于p c 的d s o ，性价比高； 某些实际方式下可以级联，同时使用多个u s bd s o ； 方便工程师现场使用。 u s b 接口在仪器中开始使用开始于1 9 9 8 年，i o t e c h 和n i 两家公司首先在他 们的数据采集仪器中使用了u s b 接口，随后许多著名仪器公司都接纳了u s b 接口 【l 】。随着p c 机配置u s b 接口和数据率的提高以及u s b 接口芯片价格的下降，u s b 接插件和电缆较便宜，导致大量u s b 数据采集系统的推出。 目前，国外著名的n i ( n a t i o n a li n s t r u m e n t s ) 推出的基于u s b 的数字化仪中， 性能较高是的u s b 5 1 3 x 系列，采样率最高为1 0 0m s s 通道，带宽为5 0m h z ， 分辨率8 位【2 】。其它国外公司也有一些相关的产品，在后面将介绍几款代表性的产 品。国内也有公司推出基于u s b 的数字化仪，但是其指标性能都不是很高。 g a ot e ki n c 的产品p cb a s e do s c i l l o s c o p e 将通用p c 和d s o ( d i g i t a ls t o r a g e o s c i l l o s c o p e ) 推出u s bp cb a s e do s c i l l o s c o p e ，2 4 个8 b i t 通道，8 0 m h z 带宽， 2 5 0 m s a s 的采样率，2 5 6 k 5 1 2 1 ( 1 m e g a 采样存储器，并且具有8 1 6 个2 5 0 m h z 通 1 电子科技大学硕士学位论文 道的逻辑分析仪( 1 0 9 i ca n a l y z e r ) 和f f t 频谱分析仪 3 ( s p e c t r u ma n a l y z e r ) 。 d s o 2 9 0 4 b g 5 1 2 是其中比较高端的产品，其主要技术指标如下： d s o + 逻辑分析仪( l o g i ca n a l y z e r ) + f f t 频谱分析仪( s p e c t r u ma n a l y z e r ) + 计数器( e l e c t r o n i c sc o u n t e r ) + 时钟毛刺分析仪( c l o c kj i t t e r a n a l y z e r ) 实时采样速率：最高1 g s a s 等效采样速率：2 0 g s a s 带宽：1 7 0 m h z 通用触发电平有5 1 2 个级别 触发种类：i 2 c ，s p i ，u a r t , 交叉触发，预触发，脉宽触发，t v 触发和计数 触发等 存储深度：4 m 8 m 每通道 精确的1 2 5 m h z 的频率计数器，7 位分辨率 每个模拟1 m 存储 宽带测试f f t 功能 时间状态显示便捷逻辑调试 x y 显示 e l a n 公司生产的一种笔型u s b 数字示波器u s b s e o p e 5 0 ，其主要特点如表 1 1 1 所示： 表1 1 1u s b s c o p e 5 0 主要特点 s t i n g r a y 公司的掌上型d s l m l 2 属于一机多用，是频率响应较低的u s b 数字 示波器【4 1 ，具备数字示波器、数据记录器、频谱分析仪、数字电压表、频率计、任 意波形发生器等多种功能，采用的a d c 分辨率1 2 位，取样率1 m s s ，可在2 0 m s s 重复取样率下对两路输入信号同时取样，模拟带宽2 5 0 k h z ，每路输入有3 2 k b 的 波形存储。提供两种应用软件：e a s y s c o p e 用于数字示波器，e a s y l o g g e r 用于数据 采集。 2 第一章引言 a c u t e 公司的d s1 0 0 0 u s b 数字示波器是着重模拟带宽的衣袋式p c 基示波器， 工作在u s b 2 0 接口下，具备台式数字示波器的大部分功能。 f i b e r b y t e 公司推出一种u s bi n s y n c ( u s b 同步) 技术，在保留原有的u s b 总线 的全部特性的基础上，增加了实时同步控制功能，扩大u s b 接口在仪器系统的应 用，可视为u s b 接口的一项革新。它使u s b 总线转换成为具有同步性、确定性和 可扩展性的操作平台，为仪器系统提供低成本、操作简便的互连总线。f i b e r b y t e 公司已开始供应u s bi n s y n c 数据采集系统，d a q2 5 0 0 x 是第一款产品【习。 1 2 课题的主要性能指标 对比国内外u s bd s o 的实际发展水平，以及根据当前市场需求，本项目的设 计的u s bd s o 的技术指标和功能要求如下： 模拟带宽：1 0 0 m h z 实时采样率：4 0 0 m s p s 最大等效采样率：4 0 g s p s ，具备随机等效采样功能 带宽选择：2 0 m h z ，1 0 0 m h z 采样获取模式：普通采样，峰值检测，平均 扫描范围：l n s d i v 一0 s d i v 存储深度：4 k c h 工作模式：主扫描、延时扫描、滚动扫描、x y 触发功能：具备多种触发模式，具有触发抑制功能，触发释抑时间可调，触发 灵敏度可以调节 参数测量：具备自动测量功能，测量参数包括幅度、时间，具备频率测量功能 波形数学函数功能 1 3 课题研究的意义以及主要工作 本课题的研究成果是一款高采样率，实时带宽达到1 0 0 m h z 的u s b 总线数字 存储示波卡，目前在国内市场上类似产品很少，具有很好的市场前景，不仅可以 为用户提供一种更好更方便的测量仪器的选择，也有能够为企业创造经济价值。 本课题的主要工作内容是设计u s b 总线数字存储示波卡的硬件电路板和相应 的软件的设计工作，该u s bd s o 的模拟带宽达到1 0 0 m h z ，最高实时采样率达到 4 0 0 m s p s ，最大等效采样率达到4 0 g s p s 。u s bd s o 设计要实现以下几个主要功 能：数据采样和存储功能；通道控制和编码功能；电源功能，要求电源纹波较小， 3 电子科技大学硕士学位论文 不会对电路产生干扰；触发功能，触发通道可选，触发灵敏度可调节，触发抑制， d c 耦合和a c 耦合；内插电路，要求时间分辨率达到2 0 p s ；u s b 子系统实现数据 和命令的传输；f p g a 动态重构功能；通道校准功能。 4 第二章u s b 数字存储示波卡系统总体方案设计 第二章u s b 数字存储示波卡系统总体方案设计 2 1 系统设计方案 数字存储示波器是基于采样原n 6 1 ，主要利用a d 采样技术和数字存储技术， 实现迅速捕捉瞬时信号的并存储处理。与传统的d s o 相比，u s bd s o 的主要特 点是将波形显示和处理放在通用计算机上来实现，数据采集部分由硬件来完成。 图2 1 - 1 系统结构图 图2 1 1 是本系统的系统结构图，该系统是一个基于u s b2 0 接口的u s b d s o ，主要包括三个功能模块：通道模块，数据采集控制板和p c 端软件客户端。 系统正常工作时，首先a d c 对数据采样并传给到f p g a ，f p g a 将采集到的数据 进行数字信号处理和存储，然后将处理过的数字信号通过u s b2 0 接口传送到p c ， 使用p c 软件客户端来实现数据的运算处理( 例如抽点、f f t 等) 和显示，如图2 1 2 所示。在该系统中f p g a 芯片选用a l t e r a 的c y e l o n e i ie p 2 c s q 2 0 8 ，m c u 采用n x p 的p 8 9 c 5 2 r d 2 ，u s b 控制器采用n x p 的i s p l 5 8 1 ，c p l d 采用a l t e r a 的m a x i i 系列e p m 2 4 0 ，低成本和合理的资源是选择的主要原因。 5 电子科技大学硕士学位论文 图2 1 - 2 u s b d s o 信号流图 在电路方案设计上，我们将f p g a 的配置数据存储在p c 端，使用p c 的存储 器代替板级存储器，将一个原来庞大的时序电路工程，分成在不同时间段的可以 独立工作的小的时序电路模块，需要时采用动态配置的方法实现。动态配置f p g a 时，配置数据通过u s b 传送给m c u ，m c u 控制并实现f p g a 的动态配置，从而 实现特定的数字电路功能。板级不必使用存储芯片，也可以选用较小规模的逻辑 器件即f p g a 来实现，简化了电路设计，缩小产品体积，节约成本，并且可以快 捷、方便的更新和升级f p g a 的内容，在总体上节省系统设计的成本，加速产品 设计过程。 2 2 系统硬件设计方案 图2 2 1 系统硬件设计框图 本设计硬件电路按照功能可以分为数据采集子系统，u s b 子系统，电源子系 统，如图2 2 1 所示。 6 一 第二章u s b 数字存储示波卡系统总体方案设计 2 2 1 数据采集子系统 数字采集子系统由数据采集电路，通道控制电路与通道编码电路，触发电路( 触 发灵敏度可调) ，内插电路组成。 1 数据采集电路 数据采集电路将模拟信号转换成数字信号，实现采样数据的采集和存储，包括 a d c 电路与数据存储电路、时钟电路，a d c 转换选择a d 9 2 8 8 ，可以达到设计指 标。 2 通道控制电路与通道编码电路 通道控制电路保证通道模块的正常工作，m c u 的控制相应的信号，通过m c u 的扩展系统产生相应的控制信号。通道控制电路包括通道模拟信号和继电器开关 信号的控制；通道编码电路通过对通道信号的编码，实现三种不同的通道模式： 四通道，两通道，单通道。 3 触发电路( 触发灵敏度可调) 触发电路是示波卡的重要部分，触发灵敏度是示波卡的主要参考指标，触发电 路要求触发灵敏度可调，可以有效滤除有可能叠加在触发信号上的噪声，并防止 误触发。触发电路设计可以分为： 触发电路设计 镜像电流源设计 4 内插电路 内插电路可以实现精确的定位触发信号的功能，本设计中内插电路的时间分辨 率是2 0 p s ，是本设计的关键电路之一。内插电路的关键是时间测量电路，精确的 器件选型和合理的电路布局保证了电路的正常工作。 2 2 2 u s b 子系统 u s b 子系统由u s b 子系统电路和f p g a 动态重构电路两部分电路组成。 1 u s b 子系统电路 由m c u 和i s p l 5 8 1 组成了u s b 子系统，主要保证采集数据的传输和控制命令 的传输，关键是d m a 的实现。u s b 子系统采用了u s b 2 0 标准，控制命令的传输 采用块传输的方式，批量数据的传输采用块传输的方式，采用d m a 方式将数据从 存储模块传送给p c ，理论传输速率在2 5 - - , 4 0 0 m b s 。 7 电子科技大学硕士学位论文 2 f p g a 动态重构电路 这是本设计的一大特色，利用f p g a 芯片的分时复用的特性，用较小规模的 f p g a 芯片来实现更大规模的数字时序系统。本文实现了基于u s b 的f p g a 动态 可重构系统，在板级省去了存储芯片，简化了电路设计，缩小了产品体积，节约 产品成本，并且可以快捷、方便的升级f p g a 的内容，总体上加快了电路设计过 程。f p g a 动态重构电路实现的难点在于实现快速的配置过程，尽量减少配置时间， 采用c p l d 来实现数据的转换，加快了配置速度。 2 2 3 电源系统 数据存储示波卡要给板级上所有的器件供电，保证正常工作，其难点主要在于 保证电源干净，电源之间不相互干扰，抗干扰措施主要是采用合理的p c b 布局、 隔离措施以及滤波为主要方法。数据存储示波卡的电源包括+ 1 2 v 、+ 5 v ( 模拟与 数字) 、5 v ( 模拟与数字) 、+ 3 3 v ( 模拟与数字) 、+ 3 v ( 模拟与数字) 、+ 1 2 v ， 如此复杂的电源系统，需要合理管理方法来保证这些电源的正常工作，从而保证 系统的正常工作。 2 3 系统软件设计方案 u s bd s o 的软件设计主要包括两部分：底层驱动程序( 5 l 固件程序) 和p c 端的 客户端软件。5 1 固件程序开发环境采用k e i lu v i s i o n 3 ，p c 端的客户端软件采用 l a b w i n d o w s c v if o rw i n d o w s2 0 0 0 x p ，v e r s i o n8 0 。p c 端软件主要是调试软件和 校准软件设计，调试软件在调试阶段实现功能的验证和调试，校准软件通过通道 的数据消除不同板子由模拟电路上的离散性造成的差别，实现信号幅度和偏移的 一致。我的主要工作集中在底层驱动程序( 固件程序) 的编写，所以介绍的重点是固 件程序程序设计的说明。 图2 3 1 u s bd s o 软件部分框图 8 一 第二章u s b 数字存储示波卡系统总体方案设计 2 3 1 固件程序设计方案 5 l 单片机中的固件程序，实现u s b 工作状态、命令协议的解析和执行，采集 过程控制，采样数据的传输控制等功能。图2 3 2 是固件程序的软件模块分层结构 图，固件程序根据功能可以分为五个模块： b s p 模块：主要是针对硬件相关的接口函数的定义，上层中所有与硬件操 作有关的函数都包含在这个模块。包括b s p l i b ( c h ) ，i s r ( c h ) ， s t a n d a r d h 。 采集驱动程序库：与数据采集相关的函数，包括a c q l i b ( c h 1 。 u s b 通信驱动程序库：其中包含所有与u s b 通信相关的函数，特别是 c h a p t e r9 ：u s b 设备框架相关的程序。包括u s b ， ，c h a p 9 eu s br e q c o d ee u s b _ v e n d o r c ，u s b _ i n i t c ，d 1 4 h ，u s b h ，k e r n e l h 。 动态配置程序库：与f p g a 动态配置相关的函数，f p g a c f g l i b ( c h 1 。 应用程序：包括m a i n ( ) ，a p p ( c h ) ，m a i n ( ) 函数是程序的主函数，a p p c 则包 含所有u s bd s o 与p c 之间数据交换的所有命令解释和执行函数。 应用程序 m a i n ( ) ，a p p ( c h ) 采集驱动程序库 u s b 通信驱动程序库 动态配置程序库 a e q l i b ( c m u s b _ e h a p 9 cu s b _ r e q e o d e c f p g a c f g l i b ( c h 1 u s b v e n d o r cu s b _ i n i t c d 1 4 hu s b hk e r n e l h b s p 模块 b s p l i b ( c h ) i s r ( c h ) s t a n d a r d h 图2 3 2 软件模块分层结构图 从上面可以看出固件程序的设计思路上是十分清晰的，将不同的任务采用不同 模块来表示，设计上简明扼要，便于移植，方面理解和阅读，同时也简化维护和 查找问题的难度。 在程序流程来看，包括硬件功能初始化和软件模块初始化，在w h i l e ( 1 ) 循环中， 包括通信管理模块，命令解释与执行模块，采集过程管理模块。图2 3 3 是主要程 序流程图。 9 电子科技大学硕士学位论文 图2 3 3 主程序流程图 在应用程序任务的分配运行来看，在程序运行时，p c 与数据采集板之间的通 信数据通过u s b 接口传给m c u ，m c u 程序中的通信管理模块负责接收和发送数 据，通信管理模块接收到数据后将数据缓存到其对应的输入缓存区，待完整的一个 命令数据接收完成以后，传给命令解释和执行模块；命令解释和执行模块接收到数 据以后首先按照数据格式对数据解析，判断命令数据的类别，判断完成以后跳转 到相应的执行程序执行操作。采集管理模块负责数据采集过程的管理，与数据采 集电路交互，控制采集硬件工作状态。如果有数据需要传送给p c 软件客户端，则 需要将数据传送到输出缓冲区，然后通信管理模块负责将输出缓冲区的数据发送 出去。用程序任务分配图如图2 3 - 4 所示。 l o 第二章u s b 数字存储示波卡系统总体方案设计 图2 3 _ 4 任务分配图 电子科技大学硕士学位论文 第三章u s b 数字存储示波卡的硬件设计 3 1 数据采集电路设计 数据采集电路的功能是将模拟信号转换成数字信号，然后将数字信号存储。数 据采集电路设计主要包括a d c 采样电路与数据存储电路设计和时钟电路设计。 本设计中，a d c 采样电路使用四路a d c 对四个通道的信号进行采样，单路 a d c 要实现最高1 0 0 m s p s 的实时采样率，通过对四路a d c 的拼接实现最高 4 0 0 m s p s 的实时采样率。a d c 芯片选用a d 9 2 8 8 ，其中每片a d 9 2 8 8 中包含两路 a d c ，所以只需要用两片a d 9 2 8 8 ，节约了成本。 3 1 1 a d c 电路与数据存储电路设计 数据采集电路选用的是模拟数字转换器( a d c ) 是a n a l o gd e v i c e s 的双路 a d 转换器a d 9 2 8 8 t 7 。 其主要技术指标如下： 双8 - b i ta d c 通道，10 0 m s p s 采样率通道 低功耗：9 0 m w 通道( 1 0 0 m s p s ) 片内参考电压、采样保持电路 4 7 0 m h z 模拟带宽 s n r = 4 7 d b 4 1 l 、， i h z 模拟电压范围：1 v p p 通道 单电源供电：3 0 v ( 2 7 v 3 6 v ) 支持单通道挂起模式 两种输出数据格式：补码或二进制输出模式和输出数据拼合输出方式 编码输入与数字输出均与t t l c m o s 兼容 采用先进的c m o s 工艺，采用4 8 p i n ( 7 7m m 1 4i i l l l ll q f p ) 的封装方式，工 作温度范围超过工业温度范围( - 4 0 0 ct o + 8 5 0 c ) ，a d 9 2 8 8 与1 0 - b i t 的a d 9 2 1 8 在引 脚封装完全兼容，以便以后系统移植。 1 2 ， 第三章u s b 数字存储示波卡的硬件设计 表格3 1 一l 是a d 9 2 8 8 的用户可选模式的控制选择表格，通过控制选择s 1 与 s 2 ，可以使得a d 9 2 8 8 工作在四种不同的模式，实现多个a d 的拼合。所谓多通 道拼合就是让那个多个a d c 并行同时采样，多个a d c 在电路中同时输入同一个 模拟信号，采样时钟频率均为f o 但保持恒定的相位差，从而将n 个a d c 的多路 输出按照相位的先后重新排列得到的数据，在效果上就等效于1 个a d c 以n f 0 采 样时钟采样得到的数据输出。图3 1 1 是a d 9 2 8 8 中两路a d c 数据拼合的时序图。 表格3 1 1a d 9 2 8 8 的用户可选模式的控制选择表格 s 1s 2 可选项 o0 挂起a 、b 通道 o1挂起b 通道 10 正常操作( 数据拼合不是能) 1l 通道a 的数据在时钟的上升沿有 效，通道b 的数据在延迟1 2 时 钟周期后有效 图3 1 - 1 两路a d c 数据拼合的时序图 本设计中，四通道同时工作时，两片a d 9 2 8 8 工作在正常操作模式下，每个通 道的最高实时采样率为1 0 0 m s p s ；两通道同时工作时a d 9 2 8 8 工作在两通道拼合 模式下，工作通道的最高实时采样率达到2 0 0 m s p s ；单通道工作时，控制两片 a d 9 2 8 8 工作在四通道拼合模式下，四个时钟相位差为9 0 0 ，工作通道的最高实时 采样率达到4 0 0 m s p s 。这样子大大提高了采样率，能够更加逼真的还原采样的波 形，达到设计要求，也节约了成本。 a d c 电路的连接图如图3 1 2 所示； 1 3 电子科技大学硕士学位论文 图3 1 2a d c 电路的连接图 在数据存储电路方面，我们采用a l t e r a 公司的f p g a 芯片e p 2 c 8 内部的 f i f o 来快速的存储数据，a d c 数据采样后，将采样得到的数据实时的保存到f i f o 中，e p 2 c 8 片上集成了1 6 5 ，8 8 8 b i t sr a m 8 1 ，足够我们应用要求，实际设计我们为 每个通道分配了4 k * 8 b i t s 的存储深度。数据采集部分的电路图3 1 3 所示。 采样时钟从f p g a 产生，f p g a 内部集成了锁相环( p l l ) ，利用锁相环对外部 时钟进行倍频以及相位锁定，然后输出给两片a d 9 2 8 8 中的四路a d c 采样通道。 c h l c 1 2 c h 3 c h 4 3 1 2 时钟电路设计 图3 1 3 数据采集电路 在数字电路设计中，时钟信号是整个电路中最重要的信号之一，它是整个数字 电路工作的基础。时钟电路是d s o 控制电路的重要部分，它为a d c 转换器提供 通道控制电路设计和通道编码电路设计采样时钟，为m c u 和f p g a 提供工作时钟 以及m c u 与f p g a 通信提供工作时钟，为m c u 与u s b 通信、f p g a 与u s b 通 1 4 ， “ 第三章u s b 数字存储示波卡的硬件设计 信以及u s b 传输数据提供时钟。高稳定性和低功耗是嵌入式系统设计追求的目标。 时钟电路要实现需要的功能并不困难，其主要难点在于实现高稳定性的时钟并减 小功耗，高稳定的时钟电路是整个硬件电路稳定工作的基本保障。 在本设计中，基于稳定性和功耗的考虑，采用m c u 、u s b 、f p g a 采用各自 的时钟，m c u 与u s b 芯片各自外接一个1 2 m h z 晶体，采用自身的震荡电路提供 时钟，m c u 与u s b 通信和m c u 与f p g a 通信都是基于m c u 的时钟；f p g a 外 置一个2 5 m h z 的晶振用以提供一个全局时钟，利用内部锁相环( p l l ) ，通过倍频 和锁相，给f p g a 自身提供工作时钟，同时给a d c 转换提供采样时钟，还给内插 电路提供工作时钟。 在电路布局上，严格控制时钟的走线长度，对于到达a d c 的采样时钟要采用 等长线，并进行“包地 处理，保证不干扰其它信号，同时保护时钟信号完整性。 3 2 通道控制电路设计和通道编码电路设计 通道控制电路的功能是实现对通道的控制，保证模拟信号以适当的幅度和耦合 方式被送入a d c 采样。而通道编码电路则实现了将四路模拟信号以不同的编码方 式送给a d c ，例如：在编码方式l 下，将通道1 的信号送给a d c l 采样，通道2 的信号送给a d c 样2 ，通道3 的信号送给a d c 3 样，通道4 的信号送给a d c 4 样。 而在编码方式2 下面，将通道1 分别送给a d c l ，a d c 2 ，a d c 3 ，a d c 4 同时采样，而 且不同a d c 的采样时钟依次相差9 0 0 。 在系统设计图中，可以看到u s bd s o 采用的独立的通道模块，通过c p l d 的 扩展i o 接口和d a c 电路控制通道的工作。c p l d 选用的a l t e r a 公司的m a x i i 系列的e p m 2 4 0 。 m a x i i 系列是即使上电，非易失的c p l d ，采用0 1 8 一i x m ，6 - l a y e r - m e t a l f l a s h 工艺，逻辑单元( l e ) 密度可达到2 4 0 到2 , 2 1 0 ，相当于1 2 8 到2 , 2 1 0 等效宏单元。 内部包含8k b i t s 非易失去的存储。相对于其它架构的c p l d ，m a x i i 器件提供 更多的i o 引脚，高性能以及高可靠性。另外m a x i i 还具有多电压内核，u f m 块，在系统编程( i s p ) 等特点。其价格低廉，可应用于i o 扩展，上电复位，串行 控制以及器件配置控制等应用范围。 在本系统中，c p l d 主要用来扩展i o 接口和配置f p g a 。 模拟通道模块是有合作厂商提供，其主要功能是被测信号进入示波器模块之后 1 5 电子科技大学硕士学位论文 而到达m d 转换之前的部分电路。模拟通道主要是对被测信号进行交直流耦合、 衰减、放大等控制，使进入a d 转换器之前的信号幅度处在一定的范围之内，以 满足a d 转换器对输入模拟信号的要求。 图3 2 1 是模拟通道模块的引脚图及芯片分布图。表格3 2 1 管脚功能定义。 表格3 2 1 管脚功能定义 管脚标号管脚名称功能定义端口类型 j 1i n外部b n c 输入 模拟输入 1c a l i b r a t e校准输入 模拟输入 2g n d地 3 r l l c t r校准输入和外部b n c 输入的 数字输入 切换控制继电器。 j 2 4 r