（信号与信息处理专业论文）嵌入式语音识别系统软硬件平台的构建.pdf

太原理工大学硕士研究生学位论文 i 嵌入式语音识别系统软硬件平台的构建嵌入式语音识别系统软硬件平台的构建 摘 要 自动语音识别系统的实用化研究是近几年语音识别研究的一个主要方 向，随着计算机技术和通信技术的快速发展，语音识别系统大量地从实验 室的 pc 平台转向了嵌入式设备中。对于嵌入式系统而言，由于成本和体积 的限制，必须要求有一个高度集成的软硬件平台。 omap5912 处理器是由 ti 应用最为广泛的 tms320c55x dsp 内核与低 功耗、增强型 arm926ej-s 微处理器组成的双核应用处理器，并通过优化 处理器间的通信机制使设计者可同时享受这两种处理器的最大优点。 文章以嵌入式语音识别为研究背景， 以双核处理器 omap5912 为核心进 行嵌入式语音识别系统软硬件平台的构建。在硬件平台的设计中，具体阐 述了系统电源、系统译码电路、存储器单元、音频接口单元、外围通信接 口单元、显示单元、键盘输入单元、仿真单元和备用接口单元的设计过程 及其原理。其中在存储器单元设计中，又分别介绍了 ddr sdram 设计、 nor flash 设计、nand flash 设计和 cf 卡接口设计；在外围通信接 口单元设计中， 分别介绍了以太网接口设计、 usb 主从接口设计以及 rs232 接口设计。鉴于信号完整性问题对高频电路设计的重要性，文章详尽地阐 述了硬件平台设计过程中，在电路原理图设计和 pcb 设计中对信号完整性 的考虑，并对 ddr sdram 的信号完整性设计做了单独的描述。最后简要 介绍了对硬件平台的测试过程。硬件平台的设计是文章研究的核心内容。 在软件平台的设计中， 依次介绍了 u-boot 1.1.6 的编译过程、 linux 2.6.25 内核的编译过程和使用 busybox 制作 jffs2 根文件系统的过程，最后介绍 了软件平台向硬件平台的部署过程。 嵌入式语音识别系统能否正常工作，双核之间能够进行大块数据交换是 太原理工大学硕士研究生学位论文 ii 关键。文章最后详细阐述了由 nokia 公司开发的专门用在 omap 处理器上 双核之间进行块数据传输的开源软件 dsp gateway 的工作原理及其应用过 程。 关键词：嵌入式系统，omap，语音识别，linux，dsp gateway 太原理工大学硕士研究生学位论文 iii hardware and software platform design of embedded speech recognition system abstract practical research of automatic speech recognition system is a main direction of speech recognition in recent years. with the rapid development of computer technology and communication technology, speech recognition system turns to embedded device from pc platform. due to limitation of the cost and volume in embedded systems, it must have a highly integrated hardware and software platform. omap5912 processor is a dual-core application processor which consists of tms320c55x dsp core widely used by ti and enhanced arm926ej-s microprocessor with low consumption. it also can make designer enjoy the biggest advantage of two processors by optimizing the communication mechanism of processors. taking embedded speech recognition for research background, using dual-core processor omap5912 as the core, this paper builds hardware and software platform of embedded speech recognition system. in the design of hardware platform, this paper expounds design process and principle of system power, decoding circuit, memory unit, audio interface unit, peripheral communication interface unit, display unit, keyboard input unit, simulation unit and spare interface unit. in the memory unit design, this paper introduces ddr sdram design, nor flash design, nand flash design and cf card interface design. in the peripheral communication interface unit design, this paper introduces ethernet interface design, usb master-slave interface design 太原理工大学硕士研究生学位论文 iv and rs232 interface design. considering that signal integrity problems are important to high frequency circuit design, this paper elaborates signal integrity design of circuit diagram and pcb during hardware platform design process and separately describes signal integrity design of ddr sdram. finally, this paper briefly introduces testing process of hardware platform. hardware platform design is the core research content in this paper. in the design of the software platform, this paper introduces compiling process of u-boot 1.1.6 and linux 2.6.25 kernel and making process of jffs2 root filesystem using busybox in sequence. finally, this paper introduces deployment process from software platform to hardware platform. whether embedded speech recognition system can normally work, block data exchange between dual-core processors is the key. this paper at last expounds work principle and application process of open source software dsp gateway which was developed by nokia company and specially transmits block data between omap dual-core processors. key words: embedded system, omap, speech recognition, linux, dsp gateway 太原理工大学硕士研究生学位论文 1 第一章 绪论 1.1 课题研究背景 1.1.1 嵌入式微处理器 嵌入式系统硬件的核心是嵌入式微处理器，包括各种微控制器（mcu）、微处理器 （mpu） 、 数字信号处理器 （dsp） 以及多核处理器1（cmp： single-chip multiprocessor） 又称单芯片多处理器或片上多处理器。 mcu 和 mpu 一般基于冯 诺依曼结构设计， 程序和数据统一编址， 具有如下特点： 1）对实时多任务有很强的支持能力，能完成多任务并且有较短的中断响应时间，从而 使内部的代码和实时内核的执行时间减少到最低限度，这要求它具有硬件的中断处理机 制和定时、计数机制以及一定的时钟频率；2）具有功能很强的存储区保护功能。由于 嵌入式系统的软件结构已经模块化，而为了避免在软件模块之间出现错误的交叉作用， 需要设计强大的存储区保护功能，同时也有利于软件诊断，这要求它具有资源管理、仲 裁机制；3）可扩展的处理器结构，以能最迅速的开展出各种复杂的嵌入式应用；4）具 有低功耗。 dsp 采用哈佛结构，程序存储器和数据存储器分开使用，独立编址，独立访问，从 而使数据的吞吐率提高了一倍。在改进的哈佛结构中，使用了高速缓冲技术，流水线技 术，数据的存储和指令的执行更加快捷。加入乘法器，桶形移位寄存器等使其具有快速 的运算能力。 计算机诞生以来，推动处理器高速发展的源动力主要有两个方面：微电子技术飞速 进步和处理器体系结构演化发展。于 1965 年提出的摩尔定律认为：每隔 18-24 个月单 位面积上晶体管数量倍增。最新的制造工艺已经将处理器线宽从亚微米级降低至了纳米 级层次，晶体管数量也即将达到十亿个，这充分证明了摩尔定律的正确性和有效性。但 是随着电子技术逐步迈入到纳米层次，这已经是人类已能够掌握的微观极限1，处理器 内部的铜线线宽是如此的纤细，以至于线与线之间电子相互吸引产生电子迁移，更细的 线宽意味着故障率显著增高，今后已经很难再利用更细的线宽、更微小的电路来实现计 算机系统性能的提升，也即仅仅依靠电子技术的进步已经无法继续支撑计算机系统性能 的持续改进。因此，依靠体系结构演化已经成为未来电子计算机系统性能改进的核心， 太原理工大学硕士研究生学位论文 2 在处理器系统结构设计上，多核处理器被公认为是未来处理器发展的主流方向之一。 cmp 通过在单一芯片内部集成多个微内核来提高处理器的性能，它利用现成的结 构相对简单、性能可靠的处理器内核为核心，通过利用内核的数量和质量，不仅可以降 低芯片级验证的难度，而且可以极大地提高处理器的外部效能和性能指标。cmp 具有 如下特点：1）控制逻辑简单；2）高频率；3）低通信延迟；4）低功耗；5）设计和验 证周期短。正是由于多核处理器结构具有这些性能优势，当前微处理器芯片设计中的内 核数量正急剧增长，因此，一些业界人士甚至乐观地认为多核处理器将遵循新摩尔定律 1：内核数量每 18 个月翻番。 1.1.2 嵌入式操作系统 嵌入式操作系统的种类很多，根据是否需要付费，可分为商业操作系统和免费操作 系统。常见的商业嵌入式操作系统有：windows ce、qnx、vxworks、psos 和 nucleus 等；免费的嵌入式操作系统有 linux、c/os-ii 等231。 在商业嵌入式操作系统中目前最为流行的 windows ce 可以支持多种不同的硬件平 台，比如 x86、xscale、arm、mips 和 sh 等，非常适合对内存和体积都有严格要求的 嵌入式系统设计，因此被广泛应用于一些智能终端上，但由于实时性能较差，在工业控 制系统中应用较少。 嵌入式 linux 操作系统是根据嵌入式目标系统的要求而利用自由软件 linux 开发出 来的嵌入式操作系统，它由一个体积很小的内核和一些可根据实际需要进行裁减的系统 模块组成。采用 linux 作为嵌入式操作系统，不论从技术上还是商业上都有其内在的优 势。在技术上，linux 有广泛的硬件支持、良好的可伸缩性、卓越的性能、极高的可靠 性、开放的系统和标准的 api，并且能够方便地与众多第三方软硬件沟通。在成本上， 不用交纳版税，可免费开发、自由修改内核的源代码来满足自己的需要，在降低产品成 本、提高产品灵活度以及缩短产品开发周期上都有很大的优势。 1.1.3 嵌入式语音识别 语音识别技术就是让机器通过识别和理解过程把语音信号转变为相应的文本或命令 的高新技术3。计算机语音识别过程与人对语音识别过程基本上是一致的。目前主流的 语音识别技术是基于统计模式识别的基本理论。一个完整的语音识别系统大致可分为如 下三个过程：1）语音特征提取：目的是从语音波形中提取随时间变化的语音特征序列； 2）声学模型与模式匹配：声学模型是识别系统的底层模型，通常由获取的语音特征通 过训练产生，目的是为每个发音建立发音模板。在识别时将未知的语音特征同声学模型 太原理工大学硕士研究生学位论文 3 进行匹配与比较，计算未知语音的特征矢量序列和每个发音模板之间的距离。3）语义 理解：计算机对识别结果进行语法、语义分析，明白语言的意义以便作出相应的反应， 通常是通过语言模型来实现。 嵌入式语音识别技术是指应用各种先进的嵌入式微处理器，将语言识别软件及模型 写到终端设备的存储器里，在终端设备来完成识别过程。嵌入式语音识别要求识别算法 在保证识别效果的前提下尽可能优化，以适应嵌入式平台存储资源少、实时性要求高的 特点。 1.2 课题研究内容 课题以嵌入式语音识别为研究背景，基于 ti 公司具有双核结构的 omap5912 处理 器及其丰富的外围接口展开研究，从三个方面具体地论述了整个嵌入式语音识别系统的 设计过程。 首先是系统最底层的硬件设计， 在掌握了 omap5912 处理器的体系结构及其外围接 口的基础上，充分分析了嵌入式语音识别的实际需要之后，文章具体详尽地阐述了整个 硬件平台的设计思想和各单元电路的设计过程及其原理。 其次是基于硬件平台上的软件平台设计，在软件平台的设计过程中，为了缩短开发 周期，遵循的原则是充分利用开源社区丰富的软件资源，在其基础上进行修改，然后移 植到本文设计的硬件平台上来。在软件平台的设计中主要是从 u-boot、linux 内核的编 译和根文件系统的制作三方面以及整个软件平台向硬件平台的部署展开论述的。 最后本文详细分析了用于 omap 处理器上双核之间进行块数据传输的开源软件 dsp gateway 的工作原理及其在本文设计的软硬件平台上的应用过程。 1.3 论文章节安排 第一章为本文的绪论部分，简要介绍了嵌入式系统的基础知识及其发展现状。嵌入 式微处理器是嵌入式系统最底层也是最核心的部分；嵌入式操作系统是能够运行于嵌入 式微处理器上的操作系统，是嵌入式系统必不可少的部分；嵌入式语音识别是本课题研 究的出发点也是最终目的。本章通过对上述三部分的简要概述来引出本课题涉及的主要 内容。 第二章介绍了 ti omap 技术的硬件平台及其软件结构，主要阐述了 omap5912 双 太原理工大学硕士研究生学位论文 4 核处理器的基本结构及其外围接口，从而引出课题选用 omap5912 的理由。本章最后 简要介绍了 ti 公司最新推出的 omap35xtm系列处理器， 为将来系统硬件平台升级做出 铺垫。 第三章详细阐述了嵌入式语音识别系统硬件平台的设计过程。本章是本文的核心部 分，以嵌入式语音识别对硬件平台的需求为出发点，首先给出了硬件平台的整体架构， 然后分别介绍了各单元电路的设计过程，最后给出了在电路设计过程中对信号完整性的 考虑和硬件平台的测试过程。 第四章介绍了 linux 系统向嵌入式语音识别系统硬件平台部署的过程。主要包括： u-boot、linux 内核的编译过程和 jffs2 根文件系统的制作过程，以及最后到硬件平台 的部署过程。 第五章详细分析了dsp gateway的工作原理及其在双核处理器omap5912上的应用 过程。 omap5912 通过优化处理器间的通信机制使设计者可同时享受 arm 和 dsp 这两 种处理器的最大优点， dsp gateway 是专门应用于 omap 处理器上双核之间进行块数据 传输的开源软件，所以本章对于整个嵌入式语音识别系统的构建来说也是至关重要的一 部分。 第六章为总结与展望，对本文所做的工作进行了总结，并指出了研究的不足之处， 提出了部分解决方法。 太原理工大学硕士研究生学位论文 5 第二章 ti omap 技术 2.1 开放多媒体应用平台 omap 2.1.1 omap 的开放性 ti 的 omap（open multimedia application platform，开放多媒体应用平台）平台是 由 arm 核和 dsp 核组成的双核结构开发平台， arm 核可满足控制和接口方面的需要， dsp 核以其低功耗高性能来实现多媒体应用。目前在 omap 平台上实现的多媒体应用 有语音、音频、图像、视频等。 对于用户来说，基于 omap 平台的应用是开放的4。针对产品的操作系统，用户不 仅可以下载基于该操作系统的应用程序，还可以下载基于 dsp 的多媒体应用程序。也 就是说 omap 平台透过先进的操作系统平台不仅开放了 arm，而且开放了 dsp。通过 dsp/bios 桥，dsp 的资源就如同 arm 的外设一样通过操作系统的 api 被调用。 dsp/bios 桥在 omap 平台上实现了双核的无缝连接。 对于独立的软件制造商（isv：independent software vendors）来说，为 omap 平台 开发商业应用软件的标准是开放的。 算法的兼容性及可评估性是关键。 只有算法的性能、 占用资源及接口方式是标准的，算法才能离架。ti 公司的 xdais（expressdsp 算法标 准）的出台解决了 dsp 算法的标准问题，所有 xdais 兼容算法都必须得到 ti 公司的 兼容性测试。而且 dsp/bios 桥提供 xdais 兼容算法接口。isv 开发的 xdais 兼容算 法可直接用于 omap 平台。 对于原始设备制造厂商（oem：original equipment manufacturer）来说，可以开放 先进的操作系统。 omap 平台支持的操作系统很多， 有 microsoft 的 windows ce、 synbian 的 epoc、ati 的 nucleus、windriver 的 vxworks 和 linux 等，oem 厂商可以按照自 己的需要去定制。同时，oem 厂商还可以根据自己的特点和产品的功能去开放地选购 算法和软件。借助于第三方操作系统及 ti 的第三方网络等，oem 厂商仿佛置身于一个 巨大软件超市，各种算法及软件商品性能价格一目了然，尽可以取其所需。 2.1.2 omap 的硬件平台 omap 硬件平台主要由 dsp 核、arm 核和交通控制（traffic controller）单元组成。 这三个部分可以独立地进行时钟管理，有效地控制功耗。omap 的多媒体应用取决于它 太原理工大学硕士研究生学位论文 6 内部硬件结构的实现，dsp 是实现多媒体应用的关键。 omap 平台采用双核技术使操作系统的效率和多媒体代码的执行更加优化。实时性 任务由 dsp 完成， 非实时性任务和控制工作由 arm 完成， 从而使系统的功耗降至最低， 成功地解决了性能与功耗的最佳组合问题，充分满足了多媒体应用的需求。 omap 的硬件平台会逐步升级， 以满足日益增长的应用需求。 从 omap 最初产品的 出现到 omap5912 的推出，再到 omaptmii 架构的出现，一直到目前 omaptmiii 架构 的成熟，omap 硬件平台得到了不断的升级，其性能在不断的提高。 2.1.3 omap 的软件结构 omap 的软件结构在两个操作系统上，一是基于 arm 的先进的操作系统，如 windows ce、linux 等；二是基于 dsp 的 dsp/bios。首次正式应用于 omap 平台上 的 dsp/bios 桥4是实现开放的软件平台的关键技术。 dsp/bios 桥用于连接dsp/bios 和通用处理器arm 上的操作系统， 它具有高性能、 高可靠性、可移植到不同硬件平台上或操作系统上等的特点。dsp/bios 桥用于非对称 的，由一个通用的处理器和一个或多个 dsp 组成的多处理器环境。dsp/bios 桥作为通 用处理器操作系统和 dsp 操作系统的软件组合，把两个操作系统无缝地连接在一起。 这种连接能够使通用处理器端的客户与 dsp 上的任务交换信息和数据。 2.2 omap5912 处理器简介 omap5912 处理器5将 dsp 与 risc 处理器进行了完美的结合，为嵌入式开发商提 供了新一代增强型多媒体应用所需的实时性能与更低功耗的器件。 omap5912 处理器同 时拥有两种产品的最佳性能，包括 ti tms320c55x dsp 内核6的实时处理性能与低功 耗、增强型 arm926ej-s 微处理器7的灵活性，并通过优化处理器间的通信机制使设计 者可同时享受这两种处理器的最大优点。omap5912 已在 2.5g/3g 手持终端及 pda 市 场上显示出强劲的发展势头，并将 omap 平台固有的优势进一步扩展到了诸如数字媒 体、生物特征识别、定位服务、增强型游戏及远程通信等新的用户、商业及工业应用领 域。 通过对实时处理密集型任务及控制功能的性能进行优化， omap5912 处理器解决了 开发商在进行设计时所面临的各种挑战。若单凭一个 risc 处理器执行这两项任务，这 两项的性能均会受到损坏，但若将 arm risc 处理器（适用于协调命令与控制）与 dsp （计算密集型信号处理任务的理想选择）相结合，利用最适宜的器件来执行特定任务则 太原理工大学硕士研究生学位论文 7 可优化系统性能。 omap5912 处理器使嵌入式开发商能够利用熟识的开发环境进行编程， 并支持诸如 nucleus plus、windows ce、linux、vxworks 等领先的操作系统及 ti 的 dsp/bios 实 时可扩展内核。通过优化的处理器间通信机制，使用熟悉的工具、标准应用编程接口 （api）以及无缝的 dsp 接口，设计工程师借此可以更快速地向市场推出创新型产品。 内置式处理器间的通信机制消除了开发商单独对 dsp 及 risc 进行编程的必要， 极大地 缩短了编程时间，同时显著降低了编程的复杂性。 omap5912 采用 ti 130nm 工艺制作而成5，除了具有双核结构外，还配备有多种 极佳外设的片上系统功能，非常适合于 mpeg4、mp3、jpeg、h.263 等各种多媒体编 解码和文本到语音、语音识别等高级的语音应用场合。omap5912 的内部结构如图 2-1 所示。 图 2-1 omap5912 的内部结构 figure 2-1 architecture of omap5912 2.2.1 omap5912 处理器 arm 核简介 arm926ej-s 内核采用 5 级管道化流水线 32 位 risc 的体系结构， 同时配备 thumb 扩展789。它能够处理 32 位或者 16 位的指令和 8 位、16 位、32 位的数据，这款新型 高性能、低功耗的微构架兼容 armv4t、armv5te 指令集，并通过使用协处理器 cp15 使体系结构得到增强。系统中的控制寄存器可通过对协处理器 cp15 的读写来对 mmu、 cache 和读写缓存控制器进行存取操作。这种微构架在 arm 核的周围提供了指令与数 据存储器管理单元，指令、数据和写缓冲器，性能监控、调试，jtag 单元以及协处器 太原理工大学硕士研究生学位论文 8 接口和内核存储总线。 arm926ej-s 的 mmu 具有两个 64 项的转换旁路缓存器（tlb）用于指令和数据 流，每项均可映射存储器的段、大页和小页。为了保证内核周期的存取指令和数据， arm926ej-s 包含了分别独立的 1 个 16kb 字节的指令 cache 和 8kb 字节的数据 cache。 指令和数据 cache 都是 2 路相互关联的 cache，以 16 字节为一块进行操作，并采用最小 最近使用（lru）算法以刷新存储。另外，arm926ej-s 还提供一个写缓冲用于提升内 核性能，其能够缓冲数据容量高达 17 字。 2.2.2 omap5912 处理器 dsp 核简介 tms320c55x 是 ti 的一个 16 位的定点 dsp 内核6，具有超低功耗的特点，对于电 池供电设备而言，效率很高。另外 ti 还提供了针对硬件的主要特点：有 1 个 648 位缓 存队列，2 个 17 位17 位乘累加器，1 个 40 位算术逻辑单元（alu），1 个 16 位 alu， 1 个 40 位桶形移位器和 4 个 40 位加法器。另外还有 12 条独立的总线，即：3 条数据读 总线，2 条数据写总线，5 条数据地址总线，1 条程序读取总线和 1 条程序地址总线，以 及用户可以配置的 idle 域。 同时， 内核主要由 4 个单元组成： 指令缓冲单元 （i 单元） 、 程序流单元（p 单元）、地址数据流单元（a 单元）和数据运算单元（d 单元）。 另外，c55x 还针对多媒体的视频和图像应用增加了半像素内插、运动估计、 dct/idct 等硬件加速单元电路。 2.2.3 omap5912 处理器片内外设简介 omap5912 提供了片外快速存储器接口（emiff：external memory interface fast） 和片外慢速存储器接口（emifs：external memory interface slow） ，emiff 接口是一个 sdram 控制器，它支持 16 位或 8 位两种 sdram 设备，接口数据总线为 16 位，最大 支持 1g 位的存储容量，即最大 sdram 容量可扩充到 128m 字节10。emiff 支持标准 sdr（standard single-data-rate）sdram、低功耗 sdr（low-power single-data-rate） sdram、标准 ddr（standard double-data-rate）sdram 和移动 ddr（mobile double-data-rate）sdram。 omap5912 的 emifs 可连接多种不同类型的存储器10：地址/数据线非复用 nor flash、地址/数据线复用 nor flash、8 位 nand flash、16 位 nand flash 和 compactflash，其中某些类型的存储器能够被同时连接到处理器的 emifs 接口使用。 omap5912 通 过 其 内 置 的 专 有 compact flash 控 制 器 可 以 为 系 统 扩 展 compactflash 存储器11，通过其多媒体内存卡接口可以为系统扩展 mmc 或 sd 卡存储 太原理工大学硕士研究生学位论文 9 器12。 omap5912 提供了多种串行接口13，包括：一个主从 spi 接口、三个多通道缓冲串 行端口（mcbsp：multichannel buffered serial port） 、一个 i2c 接口、一个 usb 主从接 口和三个 usb otg （on-the-go） 接口、 一个wire 接口、 两个多通道串行接口 （mcsi： multichannel serial interface） 、三个 uart 接口、一个 hdq 和 1-wire 接口。 omap5912 内置了 lcd 控制器14来连接 lcd 显示器， 提供了视频接口15来连接数 码相机等视频设备；同时还提供了 64 个 gpio 口16和 16 个 mpuio 口。 2.3 omap35x tm处理器系列简介 omap35xtm系列处理器17是ti公司最新推出的omaptmiii架构的嵌入式双核微处 理器，omap35xtm处理器系列基于 600-mhz arm cortextm-a8 内核和 430-mhz tms320c64x+tm dsp 内核，由四款超标量应用处理器组成，提供了业界最佳的通用多 媒体和图形处理单芯片组合。cortex-a8 是一款超标量内核，提供了超出 arm9 四倍的 性能提升。 omap3503 应用处理器包含一个 arm cortex-a8 内核，集成了丰富的外设集。运行 于超过 1200 dhrystone mips 之上的 cortex-a8 能够运行 windows ce 和 linux 等操作系 统，并能使用户更快地访问数据库、电子表格、演示文件、电子邮件、音频和视频附件、 web 浏览以及视频电话会议应用程序。 omap3515 应用处理器拥有与 omap3503 同样丰富的外设集和 arm 内核， 同时还 附带有首次广泛提供的集成 opengl es 2.0 图形引擎。基于 imagination technologies powervr sgx 图形加速器的 omap3515 可在手持设备上展现拥有pc游戏质量的图形， 每秒可提供的多边形高达 1 千万个。 omap3515 是嵌入式游戏或简单嵌入式导航系统的 理想处理器。 omap3525 应用处理器也拥有与 omap3503 同样丰富的外设集和 arm 内核， 同时 还附加集成达芬奇技术，用于音频、视频和成像，以及多媒体加速功能。omap3525 是 市场上首款能够在 500mw 以下提供高清解码的应用处理器。集成的达芬奇技术是硬件 启动的视频和成像处理技术， 加上专门的视频中心外设， 能使 omap3525 以 720p、 30fps 实现 mpeg-4 sp 高清视频解码。omap3525 是多媒体和视频应用的理想选择，将为用 户带来新的性能标准。 omap3530 应用处理器是一个扩展集器件，它将 omap3503、3515 和 3525 的所有 太原理工大学硕士研究生学位论文 10 特性合并于单一的芯片上。omap3530 在单一的芯片上集成了 arm cortex-a8 内核、 dsp、图形引擎、达芬奇技术以及丰富的外设集。借助 omap3530，oem 将能够向用 户交付高性能、低功耗的娱乐应用。 2.4 小结 本章简要介绍了开放多媒体应用平台 omap 的开放性、硬件平台和软件结构。详细 阐述了 omap5912 双核处理器的内部结构和其配备的多种极佳外设，充分展示了其在 多媒体应用中的优势。 为了满足嵌入式系统复杂度不断提升的要求，ti omap 技术在不断更新和发展，其 硬件平台也在逐步的升级。omap35xtm系列处理器是 ti 公司最新推出的 omaptmiii 架构的嵌入式双核微处理器，其在内部架构、性能、速度以及外设集成度上都做了大大 的改进，提供了业界最佳的通用多媒体和图形处理单芯片组合。 本章最后对 omap35xtm系列处理器的核心特性做了简单介绍，为将来系统硬件平 台进行升级做出了铺垫。 太原理工大学硕士研究生学位论文 11 第三章 硬件平台的设计 3.1 系统整体架构 设计鉴于对语音识别系统的要求， 以双核处理器 omap5912 为核心并充分利用其外 围接口电路设计出了高性能、低功耗、结构紧凑的嵌入式语音识别硬件平台，除了可以 在硬件平台上进行语音识别算法的前期测试和仿真之外，如果把成熟的语音识别算法固 化到系统 flash 中即可构成一个先进的嵌入式语音识别产品，具有很强的实用性，系 统硬件平台结构框图如图 3-1 所示。 omap5912 系统电源 显示单元 备 用 接 口 单 元 音频 接口 单元 键盘输 入单元 rs232接口 usb接口 存 储 器 单 元 以太网接口 nand flash nor flash ddr ram cf卡 tps65010 tps71501 tps76733 mcbsp uart mcsi usb 仿真单元 dc5v 锂离子 电池 line in mic in headphone out 外围 通信 接口 单元 56 矩阵 键盘 jtag mutiice sharp 3.5 tft lcd gpio tps76725 图 3-1 系统硬件平台结构框图 figure 3-1 structure block chart of hardware platform 3.2 单元电路设计 3.2.1 系统电源设计 系统为多电源供给系统，电源设计框图如图 3-2 所示。 太原理工大学硕士研究生学位论文 12 ac usb iset ts vbat_b vbat_a pg vincore vinmain_b vinmain_a vinldo2 l2 vcore l1_b l1_a vmain vldo2 gpio4 sclk sdat tps65010 tps71501 vinvout fdc6331l vinvout on/off vdd_main vdd_3va vdd_core vdd_dll vdd_dsp tps76725 vinvout tps71501 vinvout tps76733 vinvoutdc5v或锂电池 vdd_5v vdd_3v3 vdd_ddr vdd_rtc 充电 输入 充电 输出 omap5912 i2c.scl i2c.sda 图 3-2 系统电源设计框图 figure 3-2 block chart of power design 以 dc5v 或锂离子电池为系统电源输入， 使用为 omap 系列处理器专门设计的专用 电源管理芯片 tps650101118来提供系统所需大部分接口电源。 tps65010 电源管理芯片提供了一个线性充电管理单元，使用 usb 接口或 ac 适配 器输入为锂离子电池进行充电，充电电流可使用一个外部电阻来进行调节，使用此充电 管理单元可为系统使用的锂离子电池进行充电。 tps65010 设计了一个输出电压 1.6v，输出电流 400ma，转换效率达到 90%的电源 转换器为处理器提供核心组件所需电源 vdd_core；tps65010 设计了一个输出电压 3.3v，输出电流 1a，转换效率达到 95%的电源转换器来为系统提供外围总线接口电压 和 flash 芯片等所需电源 vdd_main； tps65010 还提供了两路输出 200ma 的低压差 线性稳压器（ldo） ，并且其输出电压均可经过串行接口 i2c 软件编程进行调整，在设 计中使用其中的 ldo2 为音频接口芯片 tlv320aic23 提供 3v 的电源 vdd_3va。 使用以 vdd_main 为输入，输出电流为 50ma 的低压差线性稳压器 tps71501 为 处理器内部 dll 提供 1.5v 电源 vdd_dll；系统使用集成了电源开关功能的电源管理 芯片 fdc6331l 来为 dsp 处理器提供 1.6v 电源 vdd_dsp， fdc6331l 以 vdd_core 为输入电压，使用 tps65010 的 gpio 口来控制其使能输出引脚，通过对 tps65010 的 gpio 口进行编程来控制 vdd_dsp 的输出，当 dsp 处理器不工作的时候可完全切断其 太原理工大学硕士研究生学位论文 13 工作电源，大大降低了系统功耗；1.5v 实时时钟电源 vdd_rtc 通过另一 tps71501 来 提供，它的输入使用 dc5v 或锂离子电池直接供给，这样可使得当 tps65010 处于掉电 状态时 vdd_rtc 仍然能够持续供给，系统时钟一直处于工作状态。 低压差线性稳压器 tps76725 输出电压 2.5v，电流 1a，来提供系统 ddr sdram 所需的稳定电源 vdd_ddr；tps76733 为系统提供另一路 3.3v 电源 vdd_3v3，其输 出电流为 1a，用于对 tft 液晶显示屏、触摸屏、矩阵键盘和备用接口单元提供工作电 源。部分系统电源设计原理图如图 3-3 所示。 太原理工大学硕士研究生学位论文 14 图 3-3 部分系统电源设计原理图 figure 3-3 part schematic diagram of power design 其中 j401 为 dc5v 输入， f401 为 2.5a 快速熔断器， 当输入电流超过 2.5a 时， f401 自动熔断，对电路起过流保护作用；d404 为 6v 稳压二极管，防止 dc 输入电压大于 6v，对电路起过压保护作用；c416 对 dc 输入起滤波作用；d405 为系统电源指示灯。 当系统使用 dc5v 输入时， 跳线 jp401 连接 1、 2 脚。 连接跳线 jp402 确保 tps65010 太原理工大学硕士研究生学位论文 15 充电电路的温度监测引脚处于低电平状态。断开跳线 jp403。 当系统使用锂离子电池输入时，跳线 jp401 连接 2、3 脚。断开跳线 jp402。断开跳 线 jp403。 当给锂离子电池充电时， 断开跳线jp401所有引脚。 断开跳线jp402。 连接跳线jp403， 使 dc 输入供给 tps65010 充电电路 ac 电压输入端。 其中 c401 对充电输入电压起滤波 作用，r404 用来设置充电电流大小，d401 为充电工作指示灯。 tps65010的defcore和defmain引 脚 接 高 电 平 ， 使 得 输 出 电 压 vdd_core=1.6v，vdd_main=3.3v；tps65010 通过标准 i2c 总线和 omap5912 相 连接，其设备地址的高 6 位为 100100，设计时引脚 iflsb 接低电平，所以其 7 位设备 号地址为 1001000。 3.2.2 系统译码电路设计 omap5912 的 emifs 最大支持 256m 字节的寻址范围，四个片选引脚 cs0-cs3 分 别对应 64m 字节的存储空间，其中 cs1 和 cs2 又分别可分为 cs1_a（cs1） 、cs1_b 和 cs2_a （cs2） 、 cs2_b 独立的四个 32m 字节的子空间， 所以共有六个独立的片选引脚10。 cs0和cs3的地址空间可通过mpu_boot引脚的电平状态来进行交换， 当mpu_boot 引脚为低电平时，cs0 对应地址空间范围 0000:0000-03ff:ffff，cs3 对应地址空间范 围 0c00:0000-0fff:ffff，当 mpu_boot 引脚为高电平时，二者对应地址空间范围进 行交换。设计时 mpu_boot 引脚接高电平，使得 cs3 对应地址空间范围为 0000:0000-03ff:ffff， 使用一片双 2-4 译码器 sn74lvc139 配合部分地址线对片选信号 进行译码，系统译码电路原理图如图 3-4 所示。 太原理工大学硕士研究生学位论文 16 图 3-4 系统译码电路原理图 figure 3-4 schematic diagram of decoder circuit 系统硬件平台焊接时，焊接电阻 r027、r029 和 r033，不焊接 r028、r030、r031 和 r032；焊接电阻 r035、r037 和 r039，不焊接 r036 和 r038。按照以上焊接，译码后系 统地址空间分配如表 3-1 所示。 表 3-1 系统地址空间分配 table 3-1 address space allocation 片选信号 起始地址 结束地址 容量(m)设备名称 a24 0000:0000 00ff:ffff16 第一片 xor flash cs3 a24 0100:0000 01ff:ffff16 第二片 xor flash cs3 0200:0000 03ff:ffff32 未使用 a23 0400:0000 047f:ffff8 未使用 a24 a23 0480:0000 04ff:ffff8 以太网接口芯片 lan91c96 a23 0500:0000 0f7f:ffff8 未使用 cs1_a a24 a23 0580:0000 05ff:ffff8 未使用 cs1_b 0600:0000 07ff:ffff32 未使用 cs2 0800:0000 0bff:ffff64 cf 卡 cs0 0c00:0000 0fff:ffff64 nand flash 太原理工大学硕士研究生学位论文 17 3.2.3 存储器单元设计 设计中使用一片 samsung 公司的 k4h511638c-uccc 标准 ddr sdram， 为系统扩 展了 64m字节的外部ram 存储器， 它的工作频率可达400mhz， 可完全满足omap5912 处理器 192mhz 的时钟频率要求。ddr sdram 设计原理图如图 3-5 所示。 图 3-5 ddr sdram 设计原理图 figure 3-5 schematic diagram of ddr sdram design 在 ddr sdram 的电源设计中， 使用低压差线性稳压器 tps76725 输出稳定的 2.5v 电源 vdd_ddr 来提供 ddr sdram 芯片的供电电压 vdd 和输出接口供电电压 vddq。通过电阻 r201 和 r202 对 vdd_ddr 的分压来提供 sstl_2 参考电压 vref=vdd_ddr/2，由于 vref 电压作为其它信号接收端的重要参考，叠加在 vref 电