（信号与信息处理专业论文）基于pci局部总线的数据采集卡的研究.pdf

中文摘要 随着微处理器技术的飞速发展，最大数据传输率只有8 m b s 的i s a 总线已 经不能适应它的高速度，逐渐淡出历史舞台，取而代之的是高速的p c i ( p e r i p h e r a l c o m p o n e n ti n t e r c o n n e c t ) 总线。p c i 总线是一种先进的高性能的3 2 6 4 位地址数 据复用局部总线，可同时支持多组外围设备，并且不受处理器的限制，为中央处 理器及高速外围设备提供了一座桥梁，迎合了工业发展的需要。因此只有符合 p c i 总线标准的板卡，才能适应未来发展的需要。而计算机和多媒体等技术的迅 速发展，也为p c i 总线提供了更广阔的应用空间，所以对p c i 总线的研究应用是 很有价值的。 本论文首先在熟悉p c i 总线协议的基础上，提出了一种基于p c i 总线的通用 板卡的设计思想。然后对几种p c i 总线接口芯片进行了比较，最终选用了p l x 公司的p c i9 0 5 4 作为本系统的p c i 接口芯片，并根据其功能及特点，设计爿铺 作了硬件电路。采用f p g a ( 现场可编程门阵列) 作为沟通单片机、s r a m 与 p c i 设备之间的桥梁，充分利用f p g a 中i o 资源丰富，用户可自定制逻辑的优 势，来帮助完成单片机与p c i 设备之间的通信任务，以及二者对s r a m 的读写 控制等。同时编写了基于w d m 模式的设备驱动程序，使得整个系统能够被p c 机识别并顺利运行。最后编写了测试程序( p c 机对s r a m 的单字节读写以及 b l o c kd m a 操作等) 测试整个系统，证实了系统硬件电路和驱动程序工作正常， 单字节读写和d m a 数据传输结果正确。 关键词：p c i 总线数据采集p c i9 0 5 4 总线控制器w d mf p g a a b s t r a c t w i t ht h ef a s td e v e l o p m e n to fm i c r o p r o c e s s o 毛i s ab u s ，t h ed a t at r a n s f e fr a t eo f w h i c hi sn om o r et h a n8 m b s ，c o u l dn o ta d a p tt ot h eh i 醴一s p e e dm i c r o p r o c e s s o ra n d h a dt og i v ei t sp o s i t i o nt oo t h e r s ，e s p e c i a l l yp c i ( p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ) b u s ah i g hp e r f o r m a n c e3 2 b i to r6 4 b i tb u s 诹也m u l t i p l e x e da d d r e s sa n dd a t al i n e s p c ib u si si n t e n d e df o ru s ea s a l li n t e r c o n n e c t e dm e c h a n i s mb e t w e e n h i g h l y i n t e g r a t e dp e r i p h e r a l c o n t r o l l e r c o m p o n e n t s ，p e r i p h e r a l a d d “i nb o a r d sa n d p r o c e s s o r m e m o r ys y s t e m s p c is u c c e s s f u l l ym e t t h ed e m a n d so ft h ei n d u s t r ya n di s n o wt h em o s tw i d e l ya c c e p t e da n di m p l e m e n t e de x p a n s i o ns t a n d a r di nt h ew o r l d t h e t e c h n o l o g yo fc o m p u t e r a n dm u l t i m e d i aa l s op r o v i d eaw i d es p a c ef o rt h ea p p l i c a t i o n o fp c ib u s a sar e s u l t ，i ti sh i g h l yv a l u a b l et od or e s e a r c ha n da p p l i c a t i o no np c i b u s o nt h eb a s eo ff a m i l i a r i t yw i t ht h es t a n d a r do fp c ib u s ，as t r u c t u r eo fc o m m o n p c ic a r di sp r o p o s e di nt h i sa r t i c l e ，t h e ns e v e r a lp c ii n t e r f a c ec h i p sa r ec o m p a r e d a n d f i n a l l yp c i9 0 5 4 ，w h i c hb e l o n g s t op l x c o r p o r a t i o n ，i sc h o s e a st h eb u si n t e r f a c e c h i p a c c o r d i n gt oi t s f u n c t i o na n dc h a r a c t e r i s t i c ，t h eh a r d w a r es y s t e mi sd e s i g n e d f p g ai su s e da sab r i d g eb e t w e e nm i c r o c o n t r o l l e ra n dp c id e v i c e t a k i n g f u l l a d v a n t a g eo f t h ea b u n d a n t i or e s o u r c ea n dt h es u p e r i o r i t yo f u s e rs e l f - d e f i n i n gl o g i c ， f p g aa l s oi su s e dt oc o n t r o lt h er e a d i n ga n dw r i t i n gb e t w e e nm i c r o c o n t r o l l e r p c i d e v i c ea n ds r a m a tt h es a m et i m e d e v i c e 出i v e rb a s e do nw d mm o d e ii s p r o g r a m m e d ，w h i c h m a k e st h e s y s t e m t or u n s u c c e s s f u l y f i n a l l y , a p p l i c a t i o n p r o g r m n sa r e u s e dt ot e s tt h es y s t e m ，s u c ha ss i n g l eb y t er e a d i n ga n dw r i t i n gt o s r a m ，d m ao p e r a t i o n ，e t c i ti sp r o v e dt h a tt h eh a r d w a r es y s t e ma n dt h ed e v i c e d r i v e ra r ea l lw o r k i n gi ng o o dc o n d i t i o n s ，t h ed a t at r a n s f e r e di sc o r r e c t k e y w o r d s ：p c ib u sd a t a a c q u i s i t i o n p c i9 0 5 4i oa c c e l e r a t o rw d m f p g a 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的 研究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发 表或撰写过的研究成果，也不包含为获得盘连盘堂或其他教育机构的学位 或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均己在 论文中作了明确的说明并表示了谢意。 学位论文作者签名：壶) 教 签字日期：乒；年2 月 汐同 学位论文版权使用授权书 本学位论文作者完全了解丞洼盘茔有关保留、使用学位论文的规定。 特授权鑫洼盘堂可以将学位论文的全部或部分内容编入有关数据库进行检 索，并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学 校向国家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权说明) 学位论文作者签名：云。1 飘 导师签名：易习一) 签字日期：a 即弓年j 月日签字同期：冲5 年2 月加 第一章概述 第一章概述 随着微处理器技术的飞速发展，最大数据传输率只有8 m b s 的i s a 总线已经 不能适应它的的高速度，逐渐淡出历史舞台，取而代之的是高速的p c i ( p e r i p h e r a l c o m p o n e n t i n t e r c o n n e c t ) 总线。在目前的p c 主板上已经很少能见到i s a 插槽， 因而以往许多基于i s a 总线的板卡设计需要向p c i 总线移植，而新的板 设计 也需要是基于p c i 总线。随着计算机及多媒体等技术的迅速发展，p c i 总线必将 在图形显示、光纤接口、数字视频、网络、多媒体以及高速数据采集等领域得到 广泛的应用。由此可见，只有符合p c i 标准的板卡，才能适应未来发展的需要， 因此对p c i 总线的研究应用是很有价值的。 1 1 p 0 l 总线简介 1 1 1 p o i 总线的产生背景 p c i 的英文全称为：p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ，即外设部件互连。p c i 总线的产生部分归功于微机霸主地位的竞争。2 0 世纪8 0 年代，由于i b mp c 机 系统的开放性，全世界p c 机的制造商纷纷向i b mp c 标准靠拢，使i b mp c 系 列产品风靡全球。与此同时，i n t e l 和m i c r o s o f t 也迅速发展壮大，对i b m 构成了 威胁。i b m 为保护自身利益，将计算机总线由i s a 总线升级到m c a 总线，并于 1 9 8 7 年4 月在p s 2 机上推出。m c a 是3 2 位总线，传输率为4 0 m b s ，可共享 资源，具有多重处理能力。为了遏制其他厂商仿制，i b m 未将m c a 总线技术标 准公布，使这一高性能总线为公司专有产品。 为了打破i b m 的垄断，1 9 8 8 年9 月，c o m p a q 、a s t 、e p s o n 、h p 、o l i v e t t i 、 n e c 等9 家公司联合起来，推出了一种兼容性更优越的总线一一e i s a 总线。陔 总线除了具有与m c a 总线完全相同的功能外，还与i s a 总线1 0 0 兼容。e i s a 总线是3 2 位总线，支持多处理器结构，具有较强的i o 扩展能力和负载能力， 支持多总线主控，传输率为3 3 m b s ，适用于网络服务器、高速图像处理、多媒 体等领域。由于e i s a 总线是兼容商共同推出的，技术标准公开，因而受到世界 上众多厂家的欢迎，相继有上百种e i s a 卡问世。 局部总线( l o c a lb u s ) 的出现是p c 体系结构的重大发展，它打破了数据i o 的瓶颈，使高性能c p u 的功能得以充分发挥。从结构上看，局部总线就是在i s a 总线和c p u 总线之间增加的一级总线。由于独立于c p u 的结构，使总线形成了一 种独特的中间缓冲器的设计，从而与c p u 及时钟频率无关，因此用户可将一些高 第一章概述 速外设，如网络适配卡、阉形卡、硬盘控制器等从i s a 总线上卸下而通过崩部总 线矗接挂接到c p u 总线上，使之与瘫速的c p u 总线相匹配，丽不用担心在不同时 钟频率下会引起性能上的改变。 1 9 9 1 年1 1 月，i n t e l 公司在一次i n t e l 技术论坛上首次提出了将疑带宽的外围 功能移到靠近p u 的地方，并通过一个系统接口( 主桥) 与处理机存储器连接 的局部总线解决方案，称之为“外部器件连接( p e r i p l 】e r a l c o m p o n e n t i n t e r c o n n e c t ) ”总线，邵p c i 总线。i n t e l 联合了i b m 、c o m p a q 、a s t 、h p 、d e c 等1 0 0 多家公司成立了p c i 集团，全名为：p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t s p e c i mi n t e r e s tg r o u p ，篱称p c i s i g ，负责编写p c i 总线蕊藏。规范麴酋舨予1 9 9 2 年6 月发袭。在这之后，随着p e n t i u m 处理器的发展及广泛应用，p c i 局部总线 辫优越洼畿逐渐菱挥密来，或为当今诗算祝系统静主流总线结构。 ，1 。2 l 总线的发震动力 总线是解决信息传送问题的工具，微机系统性能与总线性能是密切相关的。 因此，微税性能的提高必然要求总线性能掇高。彩响总线技术发餍的因素很多， 其中商业利润是个很重要的因素。p c i 总线的诞生既是微机技术发展的需要，也 是公司- 莽j 懿的需要。总的来看，p c i 总线之所戳能够发震，其动力之一慧g u i ( g r a p h i c a l u s e r i n t e r f a c e ，图形用户接口) 的发展。图形用户接口以其良好的人 税器面和搽俸方餐簿优点褥到了迅速发震，戮w i n d o w s 为代表的新一代操作系 统风靡全球。图形界面操作系统需要大容量存储器，因而，刺激了r a m 芯片的 生产，溺辩也对总线捷密了更离静往麓要求。 例如：在多媒体视频图像的显示中，设分辨率为6 4 0 x 4 8 0 ，每秒3 0 帧，显示 彩色深疫为2 4 覆，建： 多媒体履示卡的数据吞吐量= 6 4 0 4 8 0 3 0 3 = 2 7 6 4 8 m b s 高速光野1 0 0 m b s 熬传辘速率，嚣要惑线懿吞赶量为： i o o m b sf d d i 的吞吐量一1 0 0 m b s = 1 2 5 m b s 枣此著爨，1 0 0 m b s 党纾甄绩徐褫频动态鏊像努须氆麓逐嬉技术。 外围设备数据释吐量与总线传输率之间的比例关系没有严格的规定，一般 逮，一条总线可能摭接3 5 个毫速夕 设，匿褥墓线黪最大抟埝率应为高速辨设翡 3 5 倍，即： 总线的媛大传竣率3 5 ) 毫送终设吞睦曩 由此可计算出多媒体视频播放卡对总线壤大传输率的需求为： t r a n m u l t i m e d i a = 2 7 。6 4 8 x ( 3 - 5 ) = 8 2 。9 4 4 - 1 3 8 2 4 m b s 在1 0 0 m f d d 光纤高速网络中，对总线最大传输率的需求为： 第一章概述 t r a nf d d i 21 2 5 ( 3 5 ) 2 3 7 5 6 2 5 m b s 丽i s a 总线的最大传辘率为8 m b s ，e i s a 总线为3 3 m b s ，这远不能满足图 形操作系统和高速网络的臻求。而p c i 总线的传输率可高达1 3 2 m b s 甚至更高， 可以满足以上要求。 另一撼动p c i 总线发袋的原因是它可以降低系统成本。用大量面向p c i 总线 的处理芯片来构造系统机、工作站、外围设备及扳卡，其性能优越，处理e h 。e , ，- 、 传输速度都很高。反之，藉不采瑙面向p c i 的芯片进行设计，实现同样的功能， 其成本将升高1 0 一1 5 。 1 1 3 p c i 总线的特点 p c i 总线即外阐部件互连总线，是一种先进的高性能3 2 6 4 位地址数据复用 局部总线，可同时支持多缎外围设备，并且不受制于处理器，为中央处理器与高 速纤围设备提供一座沟通酌桥梁，提高数撰吞吐量，是当今p c 领域中流行的总 线。其主要特点如下： 令传输率商：在3 3 m h z 的时钟频率下，对于3 2 经钓p c i 总线，峰值数掘传输 可以达到1 3 2 m b s ；6 4 位的p c i 总线可达2 6 4 m b s ；当时钟频率为6 6 m h z 靖，总线数据传输高这5 2 8 m b s ，远遮大于标准i s a 的8 m b s 和e i s a 的 3 3 m b s 传输率。 夺线往突发终输：可良确保惑线满载数据。外围设备一般会宙国存某个地址顺 序接收数据，遮种线性或顺序的寻址方式，意味着可以由某一个地址越读写 大量数据，然落每次只霈将遗缝自魂鸯嚣一，餐可接受数据流蠹下一个孚节的 数据。线性突发传输减少了无谓的地址操作，更有效地利用总线的带宽来传 输数据， 夺采用独立于处理器的结构：将中央处理器子系统与外围设备分开，形成一种 猿将数中阕缓砖器设诗方式。一般来说，在中爽筵瑾惑线上增翻雯多静设备 和部件，会降低性能和可靠程度，而有了缓冲嚣的设计方式，阁户可随意增 添羚星设备，以扩震亳蒎系统嚣不必撵心在不秘对镑频率下会髫致性麓耱下 降。 夺蜜动酲嚣功麓：每个p c i 设鍪鸯2 5 6 字节戆配鬟毒存器，可致实褒设备懿馨 插即用。 夺支持总线主控耱突发传送，镬褥p c i 总线在一瓣闻麓发送大量数据，戮露菲 常适合于网络邋配器、动态视频卡、图形加速卡等各类高速外设。 夺可靠性态：p c i 总线增加了奇髑校验镶( p e r r ) 、系统罐( s e e r ) 、从设冬 结束( s t o p ) 等控制信号及超时处理等可靠性措施，使数据传输的可靠性 第一章概述 大为增加。 夺向下兼容性：软件上p c i 部件与现有的驱动稷序和应用程_ | 芋滚客，硬件上， 由一个共享槽可接纳i s a ，e i s a ，m c a 或p c i 插卡，提供比较完善的多个 主设豁的能力。 夺扩展性强：p c i 总线颓留6 4 位扩展，并可实现5 v 向3 3 v 的平稳过渡。 ， ，4 一釉基手p e l 总线的通用板卡结毒弩 图1 - 1 是一种基于p c i 总线的通用板专的结构设计：当采集到的井郝数据经 过串口、并口或别的输入端口迸入本地处理器，经过本地处理器处理后存入本地 存储器。h o s tc p u 只在适当的时候访问本地存储器，对本地存储器中的数据进 行备份、管理等操作。本溅处理器对输入数据的处理是完全独立予 1 0 s tc p u 的， 这样就不需要频繁地中断h o s tc p u ，有利于减轻c p u 负荷。 图1 1 基于i 总线熬逶震叛卡结秘 h o s tc p u 通过本地总线访问本地存储器，也就是说h o s tc p u 与本地处理器 共枣本圭| 整憨线，困露需要鸯本缝憨线耱裁嗽鼹寒决定菜一时裂出臻寒占嚣l 本篷总 线。如果大部分时间是由本地处理器来占用本地总线，而且有些情况下本也处理 器对簸入数据匏处理具有实时牲，受l 零地楚理爨鬟有吃h o s tc p u 更裹的优先投 占肖本地总线，一种解决方案就是 捆本地处理器作为总线主控，即由本地处理器 来决定某一时刻由滤占用本地总线。当h o s tc p u 镶要访闫本地存鼹器时，向本 地处理器触发一个中断来申请本地总线，由本地处理器来决定是否释放本地总 线。本地处理器也可以囱h o s tc p u 发中峨，要求h o s tc p u 对本地存储器数握备 份域其它操作。 1 2p g 憨线接秘实瑗方案讨论 鼙嚣实现p c i 接叠一蔽采用专臻器斧，有效方案分为两种：谴蕊可编稔逻辑 器件和使用专用总线接口器件。 第章概述 ，2 + 可编程逻辑器件实现方案 目前，已有许多国外的芯片生产厂商为其可编程器件提供专用软件包用于 p c i 总线接门的设计。如a l t e r a 公司提供的p c i 宏函数p c im t 6 4 ，p c it 6 4 ， p c im t 3 2 ，p c it 3 2 ，它们分别支持p c i 主方式、从方式6 4 位数据传输，p c i 主、 从方式3 2 位数据传输，可以根据实际需要进行选择。这些宏函数具有以下特性： 夺完全符合p c i 总线规范v2 2 的要求。 呤针对a p e x2 0 k ，f l e xi o k ，f l e x6 0 0 0 器件结构进行优化设计。使用6 6 m h z 总线频率的设计适用于a p e x2 0 k e 一1 ，f l e xl o k e 一1 器件。设计者可以在购买 这些宏函数之前对自己的设计用软件q u a r t u s 或m a x + p l u si i 进行仿真。 夺支持大部分p c i 命令，包括：配置读写，存储器读写，i o 读写，存储器 多次读( m r m ) ，存储器线性读( m r l ) ，存储器写并使无效( m w i ) 。支持功能 弼表指针、奇稻筱验、六个基地琏寄存器、扩展r o m 基地址寄存器，本地可 以请求鼠设备中止、重试、断开，支持本地中断请求。有些配髯寄存器怒参 数纯的，如设备i d 寄存器，厂商i d 寄存器，类代码寄存器，版本号寄存器， 基地圭壹寄存器等；有些怒菲参数亿静，如命令寄存嚣，狡态寄存器，头类型 寄存器等。下西是宏函数p c i _ m t 3 2 煞结构橇图 p c i m t 3 2 o 豳1 - 2p c i _ m t 3 2 结构框辫 采用可编辑逻辑器锋实璎p c i 接墨最大抟好处是沈较灵活。对子一个典型晌 p c i 设计来说，并非要实现p c i 援范中的鼹有功裁，瑟只楚这些趣范静一个子集， 用可编理逻辑器l 牛可以提供鼹决上述闯题麴一个嶷好方案。铡始，并不是所有的 棚k 叩 b埘厕棚加埘川 娃孙。 托n吼lb札气文 g e 7 3 t n n；ii i r g s y k f r n o o 旧0 7 一e e a d c出x；t r m 量 一t h r l ? a a d t d b 8 d h 赫黑煞舞掰涮 c s c lllllll l l 1 l 】1 n t e n l ” b 辞h 埘n驰m托以垤 tt一”t一一tt一 第一章概述 设计都要用到鼹存黪6 个基地蛙毒存器，这犊寄存嚣具裔参数纯特健，我们可以 遵过参数设嚣来只实现一个基地链鸯存器，从瑟可良节省出逻辑苹元餍以实现用 户逻辑。 用可编程逻辑器 孛还可以将p c i 宏蹑数与用户逻辑综合到一个芯片中，设计 出性能价格比最好的单芯片p c i 总线接翻电路投卡。对于裁恧穷绍豹扳卡结均， 可以在可编程逻辑器件中实现总线仲裁电路以及其它存健爨读写控制电鼹，这样 p c i 接口控制器与逻辑译码器件之间的一大批信号逸线变为c p l d 的片内连线， 从而大大减小了外部信号连线的数量，降低了印刷电路版设计的难发，增加了电 路板的抗干扰性和稳定性。同时还可以在顶层通过仿真米验证p c i 接口及用户逻 辑的正确性，这样可以掇高调试速度，缩短开发周期，降低功耗和成本。 其缺点是这嫫宏函数没有实现d m a 功能，如果要实现比较复杂的应用，需 要开发者对p c i 规范有深刻的了解，并具有较高的数字逻辑玎发水平。 1 2 2 专用接西芯片实现方案 采用可缴程逻辑器件实现p c i 接口比较灵活，霹以利愿的嚣 牛也毙羧多， ：旦 这种方法难度较大，设计周期较长。采用专用接口器l 牛虽然不够灵活，但出于其 对p c i 协议良好的支持，以及提供绘设计者的良好接口都大大减少了设计者的一l ： 作量，提高了工作效率。现有的p c i 接阴芯片中应用最广泛的是a m c c 公司的 a m c c s 5 9 x x 系列和p l x 公司的p c i 9 0 5 x 系列。 p c i 9 0 5 4 是由美国p l x 公司生产的先进的p c ii oa c c e l e r a t o r ，满足p c i v 2 2 标准，它采用了先进的p l x 数据管道结构技术，是3 2 位、3 3 m h z 的p c t 总 线主控接口控制器，功能更完善，技术更成熟。 要实现d m a 等比较复杂的操作，选用专用芯片比较好，可以降低丌发难度，且 性能比较稳定。表1 。l 是各公司p c i 接口芯片的比较。 - 6 - 笫一章概述 表i - 1 各公司p c i 接口芯片览表 公司主要特点驱动开发价格技术资辩 a m c cf i f o 接口适合于设计有d o s 下驱较为全面，提 数据采集卡，使用简动的例子参考较昂贵供评估版版图 单，性能好 c y p r e s s内置d p r a m ，可以代技术文档比较 替外部缓存，有效降低有v x d 例子便窳全面 系统成本 o x f o r d提供p c i 与备种接翻 的桥接功能，如并口、例子程序便宜网络文档 a t a p t i与t i 的d s p 的无缝避例子程序，评 很便宜网络文档，有 接倍程海评估模块 p l x从低梢廉价的p c i 接提供了s d k ，多种选 许多有价值的 口妥燕端，有众多型号降低开发量择参考设计在 供选择r d k 中出售 1 3 论文的主要工作 本论文在熟悉p c i 总线协议的藻础上，提出了一种基于p c i 总线的通用板卡 的设计思想。然后对足种鬻鼹的p c i 接口芯片进行了比较，最终选题了p l x 公 司的p c i9 0 5 4 作为总线接口芯片，并根据其功能及特点，设计并制作了硬件电 路。采用f p g a 作为逻辑控剑单元，在m a x p l u xl l 中对f p g al 乍编程设计( 包 括p c 和单片机对s r a m 的读写、p c 与单片机的通信控制祷电路) ，并进行编译、 局邦仿真，最后通过下载电缆下载到芯片完成对f p g a 的编程。编霉了基予w d m 模式的驱动程序，最后应用测试程序测试蘩个系统，得到了令人满意的结果。 第二章p c i 接口芯片9 0 5 4 介缁 第二章p c i 接口芯片9 0 5 4 介绍 p c i9 0 5 4 是美国p x 公司雄是夔一耱3 2 位3 3 m h z 戆p c i 慧线主控i o 翔 速器。它采用了先进的p l x 数据篱道结构技术，可以将复杂的p c i 接口应用设 计变褥j 袋笾单。到羁p c i9 0 5 4 灵活的鲻帮总线可以方爱建连接多嵇存镶器、 i o 外围设备和c p u ，其中包括与m o t o r o l am p c 8 6 0 、i n t e li 9 6 0 系列、i b mp p c 4 0 1 等处理器之间的无缝连接。 2 1p c i9 0 5 4 概述 2 1 1p c i9 0 5 4 的结构框图 图2 1p c i9 0 5 4 内部结构框图 p c i 9 0 5 4 以其强大的渤能和麓单的用户接日，必p c i 总线接墨躲开发撬供了 一种简单的方法，设计者只需设计局部总线接口控制电路，即可实现与p c i 总线 的麓速数据传输。隧着p c i 总线的赣及应用，基于p c i 总线娓采集系统设计有 一 分广阔的前景。 第二章p c i 接口芯片9 0 5 4 介绍 2 1 2p c i 9 0 5 4 的特性 冷 夺 符合p c iv 2 2 规范，是一种新型的3 2 位3 3 m h z 总线主控接口控制器： 采用3 2 位数据带宽时，p c i 一一l o c a lb u s 数据传送速率高达1 3 2 m b s ； 支持p c i 双地址周期( d a c ) ，地址空间高达4 g b ： 支持t y p e 0 和t y p e lp c i 配置周期； 兼容3 3 v 和5 v 电源； 本地总线速率高达5 0 m h z ，支持复用非复用的3 2 b i t 地址数据，本地总线 有三种模式：m 模式、c 模式和j 模式，可利用模式选择引脚加以选择： 提供了两个独立的可编程d m a 控制器，每个通道均支持块和s c a t t e r g a t h e r 的d m a 方式，d m a 通道0 支持请求d m a 方式； 支持本地总线直接接口m o t o r o l am p c 8 5 0 或m p c 8 6 0 系列、i n t e li 9 6 0 系列、 i b mp p c 4 0 1 系列及其它类似总线协议设备； 具有可选的串行e e p r o m 接口，用于载入配置信息： 本地总线时钟由外部提供，该时钟可和p c i 时钟异步； 支持三个p c i t o l o c a l 地址空间：空间0 、空间l 和扩展r o m 空间，这 些地址空间允许p c i 总线主设备以一定的等待周期、数据宽度、突发模式等 访问本地存储空间： 具有8 个3 2 b i tm a i l b o x 寄存器和2 个3 2 位d o o r b e l l 寄存器； 内部有6 种可编程的f i f o ，其长度如表2 - 1 所示，以实现零等待突发传输及 本地总线和p c i 总线之间的异步操作。 表2 。1p c i9 0 5 4 内部f i f o f i f 0长度 p c i 主控方式i o 读1 6 长字 p c i 主控方式i o 写3 2 长字 p c i 从方式读1 6 长字 p c i 从方式写3 2 长字 d m a 读3 2 长字 d m a 写3 2 长字 2 1 3p o i 9 0 5 4 信号定义 p c i9 0 5 4 的引脚可分为四类：电源( v d d ) 和地( v s s ) 引脚、串行e e p r o m 接1 2 1 引脚、p c i 系统总线接1 2 1 引脚、本地总线模式及处理器独立接1 2 1 引脚。在本 设计中p c i9 0 5 4 采用了m 模式，因此下面仅给出m 模式的引脚说明。 夺夺夺夺夺夺 夺 夺 夺夺夺 第二章p c i 接口芯片9 0 5 4 介绍 1 、串行e e p r o m 接口引脚： e e c s ：串行e e p r o m 片选信号。 e e d i e e d o ：串行e e p r o m 数据输入输出。 e e s k ：串行e e p r o m 时钟信号。 2 、p c i 系统总线按口引脚： a d 3 l 一0 1 ：3 2 位地址，数据多路复用输入输出信号。一个p c i 总线传输包含 一个地瓣期和接着的一个或多个数据期。 c b e 3 0 1 # ：总线命令和字节使能多路复用信号。在地址期传输总线命令， 在数据瀚传输字节饺能信号，溺来表示整个数据期中，a d 3i 0 1 上哪 些字节为有效数据。 d e v s 嚣搿：设备这择傣号。该信号有效时，表示驱动它豹设备已袋为当前 访问的从设备。 f r a m e # ：羧蠲期信母。由当蓊主竣备驱动，表示一次访闯静开始帮持续的 时间。该信号的有效预示着总线传输的开始，在其存在期间，袭示数 据簧赣继续进行，在谤勰戆最爱一个数掇颓f r a m e # 无效。 g n t # ：总线占用允许信号。用来向申请占用总线的设备表示其请求已获得 援准。经霹主竣釜都鸯鑫云竣g n t # 售号。 r s t # ：复位信号。使p c i 内部寄存器、信号等复位。 i d s e l ：捃鲶纯设冬选择信号。在配爨读写馋稳麓阕馋为片逡信号。 i n t a # ：中断倍号，用于请求一个p c i 中断。 i r d y # ：主设蘩准荟裁缝售号。表明发起本次终辕懿竣餐旋够宠残一个数据 期。 l o c k # ：镁定缤号。凌示驱动它的设器赝进行戆操传可戆震要多个传辕彳 能完成。 p c l k ：系统时镑信号，对黪露鲍p c i 设备都是羧入信号。簸毫频率离达 3 3 m h z 。 p e r r # ：数据奄偶校验错误擐蠢售号，但不报告特殊周期中数握奇锚锩瀑。 r e q # ：总线占用请求信号。 s e r r # ：系统镄误报告信号。报告地址毒偶错、特殊命令序列中的数搬奄锻 错，及冀他可能弓i 起灾难性后果的系统销误。 s t o p # ：停止数据传送信号。有效时表示从设备要求主设备终止当酶的数搬 传送。 t r d y # ：从设备准各就绪信号。表示从设备已做好完成当静数据传输的准 备工作，可以进行相应的数据传输。 第二章p c i 接口芯片9 0 5 4 介绍 3 、本地总线接口g l 脚： b b 撑：总线忙信号，袭明总线被占用。 b d i p # ：突发传输数据信号。作为输出信号，在突发传输的数据期由p c i9 0 5 4 驱动，在最后一个突发数据期之煎被设疑为无效。 b i # ：只要b i # 有效，则表明从设备不能支持突发传输。 b g 社：本地总线授予信号。 b r # ：本地总线请求信号。由主设备请求占用本地总线，当该主设备为下一 个总线使用者时，本地总线仲裁设置b g # 有效。 b u r s t # ：突发传输信号。 乍为输出信号，由p c i 9 0 5 4 驱动，表明突发传输 正在进行。 c c s # ：配置寄存器选择信号。 e o 俐：要求停止当前的d m a 传输。 l a 0 3 1 1 ：本镳3 2 位穗薤总线。 l c l k ：本地时钟信号。 l d 0 3 l 】：本建3 2 位数据总线，可传输8 位、1 6 位、3 2 谴数据。 l i n t # ：本地中断信号。作为p c i9 0 5 4 的输入信号，它的有效则引超p c i 中颤。 l r e s e t o # ：本地总线簸位输出信号。肖p c i9 0 5 4 芯片复位时被设为有效， 可震于复位本遮整理黎。 m o d e i ，0 1 ：总线模式选择信号，为“l l ”时p c i 9 0 5 4 工作于m 模式，为 “ 0 ”工俸于j 模式，“”刘王终于c 揆式。 r d w r # ：读留控制信号，高电平时为读，低电平为霹。 t a # ：传竣确认壤号。馋为竣入售号，潞本建憨线谤翅p c i9 0 5 4 对，表臻写 数据可以结束或总线上的读数据有效。 t s # ：彝蠡圭壹搽测信号。表示遮疑有效著牙始数弱蕊线周翅，在总线谤瓣麴第 一个时钟被设置有效。 u s e r o ：用户囊定义浚出信号。通过设霆9 0 5 4 豹配鬟窍存器来访趣。 2 2m 模式的总线操作 p c i9 0 5 4 既可以作为p c i 总线的目标设备，由p c i 总线发起读写，也可以 作为主设备访闽本趣总线。佟为目标设备，p c i9 0 5 4 允许访阀其内部寄存器和本 地总线，作为主设备，可以执行d m a 操作戏本地到p c i 总线的数据传输。总线 命令矮来麓定主、觚设备之润的传输类型，它蹬袋子缝垃瀚的c b e 3 一明# 上， 其编码如表2 2 所示。 第二章p c i 接口芯片9 0 5 4 介绍 表2 - 2p c i 总线命令代码 c b e 3 ：o # 命令类型 0 0 0 0中断应答 0 0 0 1特殊周期 0 0 1 0o 读 0 0 1 1i o 写 0 1 1 0存储器读 0 1 1 1 存储器写 1 0 1 0配置读 1 0 1 1配置写 1 1 0 0存储器重复读 1 1 0 1 双地址周期 1 1 1 0 存储器单行读 1 1 1 1 存储器写并使无效 其他保留 夺中断响应命令是一个读命令，它对中断控制器的寻址采用隐含方式。这个地 址是逻辑地址，并不出现在地址节拍中的地址位上，回送的中断向量的长度 由字节使能信号表示。 夺特殊周期命令为p c i 提供了一个简单的广播机制。特殊周期命令不包含目标 地址，它以广播方式发给所有的设备，每个接收设备必须自我确定广播的消 息是否适合于它。 夺保留命令是为将来的用途而保留的。p c i 目标设备不能将保留命令作为其他 命令处理，不能响应保留命令编码。如果接口中使用了一条保留命令，通常 要由主控设备终止操作来结束本次访问。 夺i o 读命令用来从映射到i o 地址空间中的设备中读取数据。a d 3 1 ：o o 提供 字节地址，全部3 2 位必须完全译码；字节使能信号用来标识在整个数据期 中，a d 3 l ：0 0 1 上哪些字节为有效的读数据。 夺i o 写命令用来向映射到i ，o 地址空间中的设备中写数据。全部3 2 位必须完 全译码；字节使能信号用来标识在整个数据期中，a d 3 1 ：0 0 1 上哪些字节为 有效的写数据。 夺存储器读命令用来从映射到存储器地址空间中的设备中读取数据。只有在能 够保证这样的读命令不会有副作用的时候，目标设备才可以为这个命令作预 读操作。另外，目标设备还必须保证本次p c i 数据事务完成后保存在临时缓 冲区中的数据的一致性( 包括次序) 。这些缓冲区必须在任何同步操作( 如 第二章p c i 接口芯片9 0 5 4 介绍 修改i o 状态寄存器或存储器标志) 通过此存取路径之前被置为无效。 夺存储器写命令用来向映射到存储器地址空间中的设备中写数据。当目标没备 返回“就绪”后，它已经准备好对相关数据的一致性( 包括次序) 负责。可 以用完全同步的方式使用本命令，或者在同步操作( 如修改i o 状态寄存器 或存储器标志) 通过此存取路径之前，确保所有对软件透明的发送缓冲区被 刷新。这就意味着主控设备可以在此命令结束后立即生成同步事件。 夺配置读命令用来从每个设备的配置空间读取数据。在配置访问中，设备的选 择是通过i d s e l 有效并且a d 1 ：0 1 为o o 来完成的。 夺配置写命令用来向每个设备的配置空间写入数据。一个设备被选中的条件 是：它的i d s e l 有效并且a d 1 ：o 为o o 。 夺存储器多行读命令的作用是试图在主设备断开连结之前预读取多行c a c h e 数 据，用于大块连续数据的传输。 夺双地址周期命令用来向支持6 4 位寻址的设备在地址处于4 g b 以外时发送6 4 位地址，发送过程需要两个时钟周期。对于只有3 2 位寻址能力的设备，不 得以任何方式对该命令做出反应，只能把它当作保留命令。 夺存储器单行读命令与存储器读命令基本相同，不同之处在于它还表示主设备 试图完成多于两个3 2 位的p c i 数据期，即响应一次请求不仅仅完成一个存 储器读周期，而是一直读到一个c a c h e 的行边界。此命令也预定用于大块连 续数据的传输。 夺存储器写并无效命令与存储器写命令不同之处在于它的最小传输量是一个 c a c h e 行，也就是说，主设备要在一次p c i 传输中将寻址的c a c h e 行的每个 字节都写入。 在以上的命令中，配置读命令和配置写命令要求所有的p c i 设备以目标设备 的形式给予响应，其他所有命令都为可选项。主控设备在需要时可以采用可选命 令，目标设备也是如此，但是如果它能够响应基本的存储器命令，就必须支持所 有的存储器命令，包括存储器多行读、存储器单行读和存储器写并无效命令。存 储器多行读、存储器单行读和存储器写并无效命令均用于支持对高速缓存 ( c a c h e ) 的操作，以提高存储器的性能。 2 3 数据传输模式 p c i9 0 5 4 支持三种数据传输模式： p c i 主控方式允许本地的c p u 访问p c i 总线上的存储器和i o 接口； p c i 从方式允许p c i 总线上的主设备访问本地总线上的存储器和i o 接 口： 第二章p c i 接口芯片9 0 5 4 介绍 d m a 方式由d m a 控制器读p c i 存储器内容到本地存储器或将本地存 储器的内容写到p c i 存储器。 2 3 1 p c i 主控方式 p c i9 0 5 4 支持本地处理器或智能控制器以主控方式直接访问p c i 总线。模式 选择必须在p c i 命令寄存器中使能给出。本地总线访问p c i 总线的寄存器包括： p c i 主设备存储器和i o 范围寄存器、p c i 基址寄存器、主设备配置和命令寄存 器等。主控模式操作包括p c i 主设备存储器和i o 译码、p c i 主设备存储器和i o 配置访问、p c i 双地址周期访问、p c i 主设备存储器写并无效等操作。 p c i 主控模式操作通过3 2 长字的写f i f o 和1 6 长字的读f i f o 实现。f i f o 的应用使得本地总线能够独立于p c i 总线，并能够实现数据的高速突发传输。p c i 主控方式写是指本地处理器( 主设备) 写数据到p c i 总线( 从设备) ，p c i 主控 方式读是指本地处理器从p c i 总线读数据，其过程可用图2 2 、2 3 表示。 图2 2 p c i 主控方式读 数据传输由本地总线的主控设备( 如m p c 8 6 0 ) 发起。当本地总线读数据时， p c i9 0 5 4 作为p c i 总线的主设备申请占用总线，并从p c i 从设备读取数据到“p c i 主控方式读f i f o ”中。读取一定数