（微电子学与固体电子学专业论文）dsp集成电路设计与研究——高速串行外设接口.pdf

摘要 摘要 数字信号处理器( d i g i t a ls i g n a lp r o c e s s o r , d s p ) 是一种新型结构特殊的高性能微处 理器，特别适用于信号处理、通信、语音处理、图像图形、军事、仪器仪表、自动控制、 医疗和家用电器等方面，并以其强大的处理能力和高度的灵活性迎合了信号处理对实时 性、高速性和精确性的要求，因而取得了突飞猛进的发展。 本文主要针对3 2 位高速d s p 开展工作，完成了外围模块部分的串行同步接口s p i 研究与设计。s p i ( s e r i a lp e r i p h e r a li n t e r f a c e ) 串行外设接口总线是一种同步全双工串行 通信接口总线，广泛应用到e e p r o m 、外围设置f l a s h r a m 、网络控制器、l c d 显示 驱动器、a d 转换器、m c u 、实时时钟和数字信号解码器等场合。本文的工作就是根据 业界通用的s p i 总线的标准，设计一种具有高可靠性高速s p i 总线。利用硬件描述语言 具体设计完成了s p i 中一些重要组成部分，像同步时钟逻辑模块设计、异步时钟逻辑模 块设计、数据收发设计和时序信号检测设计。其中在设计过程中充分考虑了实际中数据 信息剧增给内核c p u 的处理带来的负担，所以本文提出在s p i 内部增加两个1 6 字深 f i f o 缓存器的设计方法，极大地提高了接收和发送数据的速度，降低了c p u 的开销量， 减少了接收、发送中断次数，提高了串口传输效率。在此基础上增加了一个延时传送功 能，即发送数据的速度是可控可调的。优化了数据传输方式，从而进一步提高数据传输 的可靠性能，具有实际的应用价值。 本文运用的v e r i l o gh d l 语言实现设计，在c a d e n c e 公司的n c v e r i l o g & v e r i l o g - x l 仿真软件上仿真验证。文章不仅对s p i 中的各个小模块进行了仿真验证，还对整个s p i 进行了系统仿真，最后根据数字信号集成电路版图设计规则，实现了高速串行外设接口 核心电路的版图设计。 关键词：数字信号处理；接口；先进先出；状态机；分频器 a b s t r a c t a b s t r a c t d i g i t a ls i g n a lp r o c e s s o r i san e w t y p eo fs t r u c t u r ea n dh i g h p e r f o r m a n c em i c r o p r o c e s s o r s ， e s p e c i a l l ys u i t a b l ef o rs i g n a lp r o c e s s i n g ，c o m m u n i c a t i o n s ，v o i c ep r o c e s s i n g ，i m a g e g r a p h i c s ， m i l i t a r y , i n s t r u m e n t a t i o n ，a u t o m a t i o n ，m e d i c a la n dh o u s e h o l d d s ph a sa c h i e v e ds i g n i f i c a n t p r o g r e s sa si t sp o w e r f u lp r o c e s s i n gc a p a b i l i t i e sa n dh i g hf l e x i b i l i t ym e e tt h es i g n a lp r o c e s s i n g t a s k so nr e a l t i m e ，h i g h s p e e da n da c c u r a c yr e q u i r e m e n t s i nt h i sp a p e r , r e l i a b l ea n dh i g h s p e e ds y n c h r o n o u ss e r i a li n t e r f a c eh a v eb e e nr e s e a r c h e d a n dd e s i g n e di nt h eo u t s i d eo f3 2 - b i td s p s p i ( s e r i a lp e r i p h e r a li n t e r f a c e ) b u si sa n i n t e r c o m m u n i c a t i o n ，s y n c h r o n o u sa n ds e r i a lc o m m u n i c a t i o ni n t e r f a c eb u s ，w h i c hi sw i d e l y a p p l i e dt ot h ee e p r o m ，t h ee x t e r n a ls e tf l a s h r a m ，n e t w o r kc o n t r o l l e r , l c dd i s p l a y d r i v e r , a dc o n v e r t e r , m c u ，r e a l - t i m ec l o c ka n dt h ed i g i t a ls i g n a ld e c o d e ra n ds oo n i nt h i s p a p e r , a c c o r d i n gt oi n d u s t r ys t a n d a r ds p ib u s ，t h i sw o r ki st h ed e s i g no fah i g h l yr e l i a b l ea n d h i g h - s p e e ds p ib u s ，a n dd e s i g ns o m ei m p o r t a n tp a r t so ft h es p lw i t hh a r d w a r ed e s c r i p t i o n l a n g u a g e ，s u c ha ss y n c h r o n i z a t i o nl o g i cc l o c k ，a s y n c h r o n o u sl o g i cc l o c k ，d a t at r a n s c e i v e ra n d s i g n a ld e t e c t o r d u r i n gt h ed e s i g np r o c e s s ，t h ea c t u a lam a s so fd a t ai n c r e a s et h eb u r d e no f c p u s ot h i sp a p e ri n c r e a s et w o16 - w o r dd e e pf i f ob u f f e ri nt h es p i ，w h i c hg r e a t l yi m p r o v e t h es p e e do fr e c e i v i n ga n ds e n d i n gd a t a ，r e d u c et h ec p uo p e ns a l e s ，d e c r e a s ei n t e r r u p t i o n f r e q u e n c yo fr e c e i v i n ga n ds e n d i n g ，e n h a n c et h ee f f i c i e n c yo fs e r i a lt r a n s m i s s i o n at i m e d e l a yt r a n s f e rf u n c t i o nw a si n c r e a s e d ，t h es p e e do fs e n d i n gd a t ai sc o n t r o l l a b l ea d j u s t a b l e o p t i m i z e dd a t at r a n s f e rm o d e ，t h u st h er e l i a b i l i t yo fd a t ai sf u r t h e ri m p r o v e dt h a tc a nh a v e p r a c t i c a ls i g n i f i c a n c ea n da p p l i c a t i o n t h ee n t i r ec i r c u i ti sd e s i g n e dt ob ec o m p l e t e db yf l e x i b l ev e r i l o gh d l l a n g u a g e ，a n d v e r i f i e db yc a d e n c e sn c v e r i l o g & v e r i l o g x ls o f t w a r e n o to n l ys i m u l a t et h ei n t e r n a ls p i m o d u l e s ，b u ta l s or e a l i z et h es p io v e r a l ls y s t e ms i m u l a t i o n f i n a l l y , a c c o r d i n gt ot h e p r i n c i p l e so fl a y o u td e s i g no fi n t e g r a t e dc i r c u i t s ，h i g h s p e e ds e r i a lp e r i p h e r a li n t e r f a c ec i r c u i t l a y o u ti si m p l e m e n t e d k e y w o r d s ：d s p ；i n t e r f a c e ；f i f o ；f s m ；d i v i d e r i i 独创性声明 本人声明所呈交的学位论文是誉人在导师指导下进行的研究工作及取 得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文 中不包含其他人已经发表或撰写过的研究成果，也不包含本人为获得江南 大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志 对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。 签名： 盘渴盟日期：丝! 艺：星笙 关于论文使用授权的说明 本学位论文作者完全了解江南大学有关保留、使用学位论文的规定： 江南大学有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允 许论文被查阅和借阅，可以将学位论文的全部或部分内容编入有关数据库 进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文， 并且本人电子文档的内容和纸质论文的内容相一致。 保密的学位论文在解密后也遵守此规定。 签名：导师签名： 日 期： 第一章绪论 第一章绪论 1 1d s p 研究背景和意义 从上个世纪6 0 年代起，计算机和信息技术的飞速发展，数字信号处理【l 】技术应运而 生，已经逐渐发展成为涉及许多学科又广泛应用于许多领域的新兴学科。数字信号处理 器( d i g i t a ls i g n a lp r o c e s s o r , 简称d s p ) ，具有运算速度快、处理功能强和内存容量大的 优点，为快速实现各种数字信号处理算法而专门设计。 d s p 发展历程大致经历了三个阶段 2 1 ：7 0 年代理论先行，8 0 年代产品普及，9 0 年 代突飞猛进。在d s p 没有面世之前，数字信号的处理大都运用m p u ( 微处理器) 来完成， 但m p u 的数字信号处理能力不高，从而满足不了高速实时的要求。到7 0 年代的，才有 人提出了数字信号处理器的理论算法。但当时的d s p 大都停留在课本教材上，尽管有 一些由分立元件组成的d s p 系统被研制出来，那也是仅仅在一些军事、航空航天等部 门中应用。随着大规模集成电路技术的发展，在1 9 8 2 年t i 公司公布了世界上第一块数 字信号处理器芯片。当时采用的是n m o s 技术微米工艺制作，功耗和尺寸都比较大， 但它的处理数据的能力却要比m p u 快了几十倍，主要突出表现在语音、编码解码中的 大量应用。直到8 0 年代中后期，c m o s 工艺技术的进步与发展，基于c m o s 工艺的第 二代数字信号处理器应运而生，它的存储容量和运算速度都得到成倍提高。随后第三代 产品研制成功，处理数据的速度得到进一步提高，使得它的应用范围进一步的扩大到通 信、计算机等众多领域。值得一提的是，在9 0 年代数字信号处理器得到快速发展，相 继开发研制许多新产品，系统本身的集成度也更高，且将内核及外围元件结合集成在同 一个芯片上。这种集成度极高的d s p 芯片不仅在通信、计算机领域大显身手，而且逐渐 渗透到人们日常消费领域【3 】。 数字信息产品的快速发展也为d s p 的应用带来更加宽广发展空间，与通信、计算机 和消费类电子产品的数字化融合。在无线领域方面，d s p 遍及无线交换设备、基站、手 持终端和网络领域，并涵盖从骨干基础设施到宽带入户的设备；面向群体应用，d s p 在 媒体网关、视频监控、专业音响、数字广播、激光打印等应用中表现出色；在面向个体 应用方面，d s p 在便携式数字音频、影像播放器、指纹识别和语音识别等方面中都有着 优越的表现；在嵌入式数字控制应用方面，d s p 也完全满足了工业应用的需求，像数字 变频电力电源设备、工业缝纫机等，同时d s p 也极大地满足了消费电子的需求，如空 调、冰箱、洗衣机等 4 1 。随着d s p 工艺和生产技术的进步，新型的d s p 产品将会不断 涌现，并将会得到极大应用。 集成电路经过近几十年的发展，在当今的数字化时代背景下，d s p 已成为通信、计 算机、汽车电子、医用设备等消费类电子产品领域的基础器件，并成为电子产品更新换 代的决定因素，它将彻底变革人们的工作、学习和生活方式。同时d s p 也是集成电路 中发展较快的种类之一。目前，对d s p 爆炸性需求的时代已经来临，发展前景十分可 观【5 i 。 江南大学硕士学位论文 美国半导体产业协会( s i a ) 最近预测，数字信号处理器( d s p ) 将推动未来半导体市场 成长，而且亚洲，特别是中国将是i c 市场的成长动力。2 0 0 3 年，我国d s p 市场继续保 持了快速增长，市场销量总计达到2 6 6 2 8 8 万片，总销售额达1 2 6 4 亿元。 全球累积d s p 销量已经达到了1 0 0 亿颗。大规模量产推动了d s p 价格的降低，并 使其日益成为具有竞争力的电子解决方案1 6 j 。1 9 8 2 年，5 m i p s 的t m s 3 2 0 c 1 0 售价为5 0 0 美元，这相当于1 0 0 美元m i p s 的价格，但是今天，这个价格仅有0 0 0 1 美元。有理由 相信，在可预见的未来，随着价格的不断降低，d s p 将会渗入人类生活的每个层面。 o 0 0 0 1 , 0 0 0 1 n 簟蟪番a 纠叶o 餮霉象器零象嚣器82g rirr i - irln 代n 图1 - 1d s p 发展趋势 f i g 1 - 1d s pp e r f o r m a n c et r e n d s 1 2d s p 国内现状 国内d s p 市场规模极速上升，主要是由于国内众多数字产品的消费需求在不断增 长。主要体现在d s p 产品的主要应用领域需求旺盛，从而推动着d s p 市场持续发展。 我国是个人口大国，同时也是需求大国。就在无线通信方面，我国手机用户的数量持续 大规模增长，大大带动了我国d s p 市场在手机领域的快速增长。在数字消费方面，我 国新兴的数字消费类电子产品进入增长活跃期，市场呈现高增长态势，用户认知率和普 及率大幅提高，数码消费市场的高速增长推动了d s p 市场的发展。此外，计算机、通 信和消费类电子产品的数字化融合也为d s p 提供了进一步的发展机会。d s p 无疑已经 为推动数字化进程的提供了强劲的动力1 7 1 。 但国内d s p 市场上，t i 、模拟电器、a d i 、摩托罗拉、杰尔等几家厂商依然垄断了 国内市场，在2 0 0 3 年我国d s p 市场调查中发现，t i 、摩托罗拉、杰尔、a d i 四家厂商 依然占据了国内市场8 5 6 的份额，其他国外厂商占据了1 4 4 的份额，产品完全依赖 进口。我国是亚洲发展潜力最大的市场之一，众多的电子产品制造商，对低成本、易使 2 富u警芏一协3墨0e：uq。譬-譬ldl=：警爱li=鼍 第一章绪论 用的d s p 需求巨大，然而，d s p 市场由国外厂商所垄断的局面不利于国内厂商的发展， 国内厂商生产所需的关键芯片仍控制在上述几家国外厂商手中，国外厂商的生产状况对 国内市场的影响十分明显。虽然目前d s p 的主要应用产品的市场都是由国际半导体大 厂所控制，但在相关政策的扶植下，本土厂商积极投入研发资源，以消费性产品作为进 入d s p 市场的一个“敲门砖，也必将在d s p 市场上争得一席之地p j 。尽管国内d s p 厂商还没有真正进入市场，但是国内厂商在d s p 上的突破必将在未来的市场上对国外 厂商形成威胁，国内厂商的进入将使市场竞争更加激烈。因此，研制有自主知识产权的 高性能芯片，提高我国电子企业的核心竞争力，显得尤为重要【9 j 。 1 3 研究工作主要内容及本文结构安排 首先通过翻阅了大量书籍和国内外优秀论文、期刊，了解串行外设接口的工作原理、 典型结构、主要性能指标、发展历史和国内外的研究现状。总结了串行外设接口中的时 钟模块、数据收发、时序信号检测等核心模块的设计原理和设计方法。在充足的理论知 识的指导下，还需要有强大设计软件支持才能实现整个研究工作。c a d e n c e 软件环境是 本文进行电路设计和仿真验证主要软件工具，使用v e r i l o gh d l 硬件描述语言对电路进 行设计，并用n c v e r i l o g & v e r i l o g - x l 以及h s p i c e 软件对其进行仿真，用v i r t u o s o 软 件进行版图绘制工作。 本论文主要针对d s p 系统外设部分中s p i 模块进行研究，完成了3 2 位定点d s p 芯 片外设电路中高速同步串口的设计以及在对已有资料进行分析研究的基础上对其体系 结构进行改进和功能扩展，从而设计出改进后的串行外设接口模块。文章首先从系统的 角度介绍了d s p 体系结构，然后再具体阐述串行外设接口电路设计。论文主要内容如 下： 第一章：绪论部分，介绍d s p 芯片一些技术背景和研究意义，重点介绍了s p i 总线 结构的优点，指出在对已有研究成果的基础上，进行本研究的必要性和重要性。并概述 了本文研究的主要内容及文章的整体安排。 第二章：对课题研究的d s p 芯片的体系结构进行了系统分析，介绍了其重要组成 部分的特点，从整体上对d s p 进行了解和认识，为下文的设计研究提供了依据。 第三章：对s p i 模块的进行了总体设计，包括系统架构、典型结构、时钟模式、新 增功能的介绍。 第四章：主要设计了s p i 模块中各重要子模块，同时深入分析各主要子模块的结构， 探讨了这些电路的功能、工作方式及其设计方法。 第五章：主要对所设计s p i 模块的电路分别进行单机和主从双机数据传输的仿真验 证以及该模块对应的版图绘制，最后还对芯片e s d 保护进行分析和研究。 论文最后对全文进行了总结，并对今后总线发展做了简单说明。 江南大学硕士学位论文 第二章d s p 处理器体系结构 3 2 位定点d s p 芯片具有低成本、低功耗和高性能等特点，不但运行速度快，数据 处理功能强大，并且具有丰富的片内外围设备，便于接口和模块化设计，成为真正的单 芯片控制器。正是由于芯片可以提供不同容量的存储器和不同外设模块，可以满足各种 应用和性价比的要求，为多种用途的产品提供了更为经济的可编程解决方案。尤其适用 于大批量和多品种的家电产品、数码相机、电话、测试仪器仪表等，还可广泛用于数字 马达控制系统、工业自动化、电力转换系统及通信设备等【l 0 1 。 2 1d s p 处理器概述 3 2 位定点d s p 芯片，也是目前国际市场上最先进、功能最强大芯片之一。它在完 成数字信号处理的数学计算任务时，也能进行系统控制，同样具有高效率。由于其有效 性，使得很多系统没有必要使用多余的处理器。拥有3 2 3 2 位m a c 乘累加能力以及 6 4 位信息处理能力，能够更高效的解决更复杂的数学计算问题，在一定程度上减少或者 降低了使用价格昂贵的浮点处理器。其次，快速的中断响应以及自动保存关键寄存器的 内容，使得芯片能够以很快的反应时间响应很多不在同一时间发生的事件。正是这些优 点使得该系统特别适用于有大批量数据处理的测控场合，如工业自动化控制、电力电子 技术应用、智能化仪器仪表及电机、马达伺服控制系统等。 本文中d s p 芯片有以下主要特性： 采用高性能静态c m o s ( s t a t i cc m o s ) 技术，i 0 供电电压及f l a s h 编程电压为 3 3 v ，内核供电电压降为1 8 v ( 1 3 5 m h z ) 或1 9 v ( 1 5 0 m h z ) ，减小了控制器的功耗。 单周期指令执行时间为6 6 7 n s ，从而提高了控制器的实际控制能力。 j t a g 接口边界扫描( b o u n d a r ys c a n ) 支持。 高性能3 2 位c p u ，采用哈佛总线结构( h a r v a r db u sa r c h i t e c t u r e ) ，具有1 6 x 1 6 位双通道m a c ，可以进行1 6 x 1 6 位和3 2 x 3 2 位m a c 操作，具有统一的寄存器编程模 式，可以快速响应中断和中断处理。可达4 m 线性可寻址的程序空间和4 m 线性可寻址 的数据空间，用c c 抖和汇编语言，代码效率高，并且与其它处理器的源代码兼容。 片内的f l a s h 存储器高达1 2 8 k x l 6 位，包括6 个1 6 k x l 6 位和4 个8 k x l 6 位的 程序存储器、1 k x l 6 位的一次性编程存储器( o t pr a m ) 、m 0 和m 1 两个1 k x l 6 位的 存储器( s a r a m ) 、l 0 和l 1 两个4 k x l 6 位的存储器( s a r a m ) 、h 0 一个8 k x l 6 位的 存储器( s a r a m ) 。 只读存储器( b o o tr o m ) 4 k x l 6 位，具有软件引导模式和保存了标准的数学函 数表。 外部接口高达1 m 的存储容量，有编程等等状态、读写信号选通时序可编程及 3 个独立的片选信号。 支持动态的改变锁相环的频率，拥有看门狗定时器和片内晶体振荡器。 三个外部中断，外设中断允许( p i e ) 模块，支持4 5 个外设中断。 4 第二章d s p 处理器体系结构 1 2 8 位代码安全密码保护f l a s h o t p 以及l 0 l 1s a r a m ，防止软硬件方法逆向获 取代码。 两个事件管理器( 嗍v b ) 可以进行电机控制。 3 个3 2 位的c p u 定时器。 包含串行外设接口( s p i ) 、两个串行通信端口( s c i s ) 既标准的u a r t 、增强 的区域控制器网( e c a n ) 及多通道缓冲串口( m c b s p ) 。 1 6 通道的1 2 位模数转换，即2 个8 通道的多路输入、两个采样保持器，有单个 采样和同时采样两种模式，最快转换频率为：8 0 n s 1 2 5 m s p s ( 每秒百万次采样) 。 多达5 6 个独立可编程复用的通用i o 引脚( g p i o ) 。 先进的仿真性能，分析和断点功能，可以通过硬件实时调试。 低电压低功率工作模式，支持i d l e ( 空闲) 、s t a n d b y ( 标准) 及h a l t ( 停 止) 模式，可单独停止各个外设模块的时钟。 d s p 芯片的功能模块框图如图2 1 。 图2 - 1d s p 功能框图 f i g 2 1d s p f u n c t i o n a lb l o c kd i a g r a m 江南大学硕士学位论文 2 2 中央处理器 中央处理器c p u 是数字信号处理器的核心部分，它决定了数字信号处理器的主要 功能特性。中央处理器主要由运算部件和控制部件构成【2 i 。 2 2 i 运算部分 运算器件包括中央算数逻辑部分、乘法器、辅助寄存器算数单元a r a u 、状态寄存 器s t 0 和s t l 等等。其中最主要也是最重要的部分是中央算数逻辑部分。 ( 1 ) 乘法器 硬件乘法器可以完成1 6 1 6 或3 2 x 3 2 的定点乘法运算，通过1 6 1 6 的乘法和累 加m a c 指令、3 2 3 2 的m a c 指令以及1 6 1 6 的双重m a c 指令使该功能得到了增强。 图2 5 所示，表示了含有这种乘法的c p u 的组成。在这种情况下，乘法器接受了两个 3 2 位的输入。 图2 - 2 乘法器运算功能图 f i g 2 - 2f u n c t i o n a lb l o c ko p e r a t i o no fm u l t i p l i e r 图2 2 显示了这种乘法的c p u 的组成。在这种情况下，乘法器的两个3 2 位输入第 一个是来自程序存储器单元或者3 2 位的乘法寄存器；第二输入来自数据存储器单元或 者寄存器。在这两个数据相乘后，6 4 位结果中的3 2 位存在乘积寄存器p 中。可以决定 高低3 2 位各种存在什么位置，根据运用的指令选择有符号乘法和无符号乘法。如果需 要更大的数据值，那么3 2 3 2 位的乘法指令也可以结合产生6 4x6 4 的运算。 ( 2 ) 中央算数逻辑部分 中央算数逻辑部分主要是由中央算数逻辑单元( c a l u ) 、3 2 位累加器( a c c ) 、输 出数据定标移位器三部分组成。 中央算数逻辑单元( c a l u ) 中央算数逻辑单元( c a l u ) 实现了大动态范围内的算术和逻辑运算，且大多数的 功能都只需要1 个时钟周期。这些运算功能包括1 6 位加减法，布尔运算、位测试以及 移位和旋转功能。由于中央算数逻辑单元( c a l u ) 可以执行布尔运算，因此使得控制 6 第二章d s p 处理器体系结构 器具有位操作功能。中央算数逻辑单元( c a l u ) 的位移和旋转在累加器中完成。中央 算数逻辑单元( c a l u ) 是一个独立的算数单元，所以被称为中央算数逻辑单元，在程 序执行上与辅助寄存器算数单元( a r a i7 ) 是完全不同的两个模块。 c a l u 有两个输入：一个输入总是由3 2 位累加器提供；另一个是乘积定标移位器 或输入数据定标移位器。 c a l u 完成操作后就会把结果传送到3 2 位的累加器，累加器能将其内容进行位移 动。累加器的输出连接到3 2 位的输出数据定标移位器。经过该移位器，累加器的高、 低1 6 位可分别被移位，并被保存到数据存储器内。 在c a l u 运算时，符号扩展位s x m 在绝大多数的指令中决定着是否使用符号扩展。 若s x m = 0 ，则抑制符号扩展；若s x m = 1 ，则进行符号扩展。 累加器( a c c ) 当c a l u 运算操作完成，就把结果传送到3 2 位的累加器，累加器可对其内容进行 单一的移动或循环。累加器的高1 6 位和低1 6 位可送到输出数据定标移位器，并在那里 进行移位；然后存入数据存储器。下面介绍一些与累加器有关的转移指令和状态位。转 移指令大都取决于位c 、o v 、t c 的状态和累加器的数值，所以重点描述一下4 个与累 加器有关的状态位，它们是：进位位( c ) ，当加结果未产生进位时和减结果产生借位时 进位位c 的值为0 ；当加结果产生进位时和减结果未产生借位时进位位c 的值为1 。特 殊情况除外，像s u b 指令和移位1 6 一同使用但无借位产生的时候，就对进位位c 无影 响。溢出方式位( o v m ) ，决定累加器如何反映算数的溢出。当溢出方式位o v m 的值 为0 时，累加器中的结果正常溢出。然而当溢出方式位o v m 的值为1 时且发生溢出， 累加器将被填充两个特定值之一：一个是正溢出时，累加器被填充以最大的正数7 f f f f f f f h ；另一个是负溢出时，累加器被填充以最大的负数8 0 0 00 0 0 0 h 。溢出标志位( o v ) ， 如果累加器没有溢出，溢出标志位( o v ) 就不会被锁存，其值为0 ；相反如果发生了累 加器溢出，溢出标志位( o v ) 就是被置1 且被锁存。测试控制标志位( t c ) ，根据被 测试位的值，该位被置0 或1 。 输出数据定标移位器 输出数据定标移位器的3 2 位输入连到累加器的3 2 位输出，其1 6 位输出连到数据 总线。该移位器首先拷贝累加器的3 2 位值，然后对其左移。移位时高位丢失，低位补o ； 移动位数由相应的输出数据定标移位器存储指令指定，将累加器输出的内容左移0 , - - - 7 位。最后将移位器中的高位字( s a c h 指令) 或低位字( s a c l 指令) 保存到数据存储 器。在此过程中，累加器的内容保持不变，如图2 4 和图2 5 所示。 7 江南大学硕士学位论文 累加器 蔓亟二至亟累加器 亘巫二至亘 输出移位器 左移2 位 数据存储器 图2 - 3 移位并保存累加器的低位字 f i g 2 - 3s h i f ta n dh o l dl o w - o r d e rw o r do fa c c 2 2 2 控制部分 输出移位器 左移4 位 数据存储器 图2 4 移位并保存累加器的高位字 f i g 2 4s h i f ta n dh o l dl o w - o r d e rw o r do fa c c 控制部分是数字信号处理器的神经中枢，它包括时钟电路、复位电路、指令寄存器、 译码器以及信息传送控制部分。它以主振频率为基准发出c p u 的时序，对指令进行译 码，然后发出各种控制信号，完成一系列定时控制的操作，用来控制单片机各个部分的 运行【1 l 】。 时钟电路 d s p 控制器的时钟电路中的关键技术是采用了锁相环p l l ，可以对外部振荡频率进 行倍频，得到非常稳定的内部时钟。图2 5 是时钟模块的结构示意图。 图2 - 5 时钟模块结构示意图 f i g 2 - 5c l o c k b l o c kd i a g r a m c p u 时钟是d s p 控制器最重要的时钟源。它可以直接取外部的时钟或它的二分频， 也可以由锁相环p l l 电路对外部时钟进行倍频得到，这一切由时钟控制寄存器来决定。 采用锁相环p l l 电路进行倍频时，其倍频系数也是由时钟控制器来设置。设外部晶振或 外部时钟的频率为f x ，c p u 时钟( 机器时钟) 的频率为f c 。它们之间关系为： 第二章d s p 处理器体系结构 f c = 厂兰二。p l l 倍频器) 2 p u 。 h 础 n 正辛0 1 m d = - 10 或11 s y s c l k 时钟是为了接在片内外设总线上各功能模块服务的，它是c p u 时钟的2 分频或4 分频，由时钟控制寄存器c l k c r o 的p l l p s 决定。 a c l k 时钟专为片内外模拟设服务。当不需要使用该时钟时，可通过时钟控制寄存 器将其关闭，以减少能量消耗和电磁辐射。d s p 控制器加电复位时，该时钟处于关闭状 态。a c l k 时钟频率在1 m h z 左右，不随外部时钟频率变化，但外部时钟频率的选择必 须符合时钟控制寄存器的要求。如果c p u 时钟频率的兆赫数是奇数的话，a c l k 时钟 频率实际上是0 5 m h z 。 w d c l k 时钟为d s p 控制器的看门狗与实施时钟模块提供源。它的产生办法与 a c l k 时钟类似。大约送出1 6 k h z 左右的时钟信号。如果外部时钟c l k i n 的频率是2 h z 的乘方，则w d c l k 的频率为1 6 3 8 4 h z 。如果外部时钟c l k i n 的频率正好是4 m h z 或 其倍数，则w d c l k 的频率为15 6 2 5 h z 。 d s p 控制器加电复位时，锁相环电路p l l 未被使用，c p u 时钟为外部时钟的2 分 频。如果要使用锁相环电路p l l ，则要设置p l l f 和p l l d i v ，并置c l k m d i = i ，经过 1 0 0 微秒的延迟，锁相环电路p l l 被加电开始工作。在这段时间若要阻止某些代码的执 行，可通过读取p l l 的状态来编程实现。如果在运行过程中修改p l l 的倍率，它不能 马上见效。需要将c l k m d l 清零，然后置一，这样新的倍率值就被写入到锁相环电路 p l l 中。 与系统时钟源模块紧密相关的是系统空闲功能的实现。在系统空闲时，可以将某些 时钟源停止，以节省能量。当需要时，再将其唤醒。在当今环保要求越来越高的情况， 这一点是非常有意义和重要的。d s p 控制器有四种空闲方式，由时钟控制器来设置，当 空闲指令( i d l e ) 被执行时，d s p 控制器将处于时钟控制器规定的某种空闲方式下。 系统复位 有六种信号可以使得d s p 控制器复位： 电源复位：该引脚产生一个由低到高的电平变化，将产生复位信号。为了能有 效的实现可靠复位，其低电平有效时间至少需要6 个c p u 时钟周期。 复位引脚：该引脚是i o 类型的，当作为输入引脚时，其作用与电源引脚的作 用相同；当作为输出引脚时，可将d s p 控制器的复位信号送到其他器件。 软件复位：将系统控制寄存器复位键的r e s e t 0 清0 或r e s e t l 置1 ，将产生 复位信号。 看门狗定时器溢出：看门狗是为了监控系统运行状况而设。当系统运行出现故 障时，通过看门狗定时器溢出产生复位信号，使系统重新开始。 9 江南大学硕士学位论文 非法地址：如果在程序运行过程中，出现了非法地址，将产生复位信号。 欠电压复位：这与d s p 控制器的型号有关。当内嵌了欠电压检测电路时，如果 发生欠电压，将产生复位信号。 系统复位见图2 - 6 。 看门狗定 时器复位 软件复位 非法地址 复位脚动作 至耖 1 j 复位信号 图2 - 6 系统复位 f i g 2 6s y s t e mr e s e t 内 至复位脚 2 3 存储器和i o 空间 存储器【1 2 j 结构分为两大类：冯诺曼结构( v o nn e u m a n n n ) 和哈佛结构( h a r v a r d ) 。 前者将程序与数据合用一个存储空间，通过地址分段来存放程序与数据。后者将程序存 储空间与数据存储空间分离开来，两者是不同的物理存储器，可以拥有相同的地址，通 过不同的控制线来对他们进行访问。一般j 隋况下，控制系统需要的程序存储容量较大而 数据存储容量较小。这样一来，采用哈佛结构就可以单独将小容量的数据存储器以高速 的r a m 形式实现并集成到芯片内，以加快数据处理的速度。 目前大部分d s p 控制器都是采用哈佛结构，本文中的d s p 设计也是基于增强的哈 佛结构。可以通过三组并行总线访问多个存储空间。它们分别是：程序地址总线( p ：a j 3 ) 、 数据读地址总线( d 砒蝠) 和数据写地址总线( d 啪) 。其中的任意一组可访问不同的 空间，以实现不同的器件操作。 i o 端口与存储器一样，都可以看作是数据源，从逻辑上讲二者没什么本质的差异。 有的微处理芯片，存储空间与i o 空间是互相分离的，可以拥有相同的地址，访问通过 控制线来区分；有的微处理器芯片，存储空间与i o 空间是同一个地址空间，也就是把 i o 空间映射到存储空间，两者通过地址来区分。d s p 的地址映象被组织为3 个可选择 的独立的空间：程序存储器( 6 4 k 字) ；数据存储器( 6 4 k 字) ；输入输出空间( 6 4 k 字) 。 2 4 总线结构 目前，在控制领域使用的各种微处理器芯片的基本任务，就是从某个地方取的数据， 经过算术或逻辑运算，放到相应的地方上。为了区别不同的数据源，需要给其赋予一个 独立的地址。数据和地址是任何微处理器都要面对的两个基本要素。因此，在微处理器 l o 第二章d s p 处理器体系结构 芯片中采用基于数据地址总线的结构是最好的选择。在总线结构上可以接中央算术逻辑 单元( c a l u ) 、存储器、定时器等功能模块。通过地址总线和某些控制信号线，使得在 某一时刻仅仅让某个数据源占用数据总线。这样在地址总线和控制总线的共同作用下， 实现对数据总线数据的有序控制。 根据总线的内部功能将总线分成内存总线和外设模块总线。 2 4 1 内存总线 绝大多数d s p 芯片，在内存、外设模块器件和c p u 之间都使用多组总线来传递数 据。同样，内存总线结构也包括程序读总线、数据读总线以及数据写总线。程序读总线 包括2 2 位地址线以及3 2 位数据线。数据读和数据写总线分别包括3 2 位地址线以及3 2 位数据线。3 2 位宽的数据总线可在一个周期内完成3 2 位的操作。采用这种通常叫做“哈 佛结构 的多组总线结构，可以在一个周期内取一条指令。读一个数据以及就写一个数 据。所有连接到内存总线上的外设模块以及存储单元均按优先级顺序访问内存。一般情 况下，内存总线访问优先级如下： 高优先级：写数据一写程序一读数据一读程序 低优先级：取指令 内存总线结构的建立主要围绕6 条3 2 位的总线展开的，这6 条总线包括3 条程序 数据总线和3 条地址总线。它们分别是： p a b ：程序地址总线，提供读、写程序存储器的地址； d r a b ：数据读地址总线，提供读数据存储器的地址； d w a b ：数据写地址总线，提供写数据存储器的地址； p r d b ：程序读总线，承载指令代码和立即操作数以及表信息，从程序存储器传 送到c p u ； d r d b ：数据读总线，承载数据从数据存储器传送到中央算术逻辑单元( c a l u ) 和辅助寄存器算术单元( a r a i7 ) 。 d w e b ：数据写总线，承载数据传送到程序存储器和数据存储器。 2 4 2 外设模块总线 为了使不同的d s p 芯片的外设模块能够相互移植，采用一个外设模块连接的总线 标准。外设模块总线把不同的总线连接起来，组成处理器的存储总线。它包括1 6 位地 址线和1 6 位或3 2 位数据线，并且与控制信号相连。像串行通信接口、串行外设接口和 增强型局域网控制器等都是外设模块总线结构。串行外设接口模块就是本文设计改进的 主体结构。s p i ，是英语s e r i a lp e r i p h e r a li n t e r f a c e 的缩写，一种高速全双工，同步串行 的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为p c b 的 布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成 了这种通信协议。该接口主要应用在e e p r o m 、外围设置f l a s h r a m 、网络控制器、 l c d 显示驱动器、a d 转换器、m c u 、实时时钟和数字信号解码器等等。 江南大学硕士学位论文 2 5 本章小结 本章主要介绍了d s p 处理器的整体架构和主要特性，着重讲解了组成d s p 处理器 的三个重要部分c p u ( 包括运算部分和控制部分) 、存储器和i o 空间、总线，在分析 其整体功能的基础上，对本文要研究设计的串行外设接口模块进行了简单介绍。 1 2 第三章高速同步串行接口的系统级设计 第三章高速同步串行接口的系统级设计 一直以来，外围设备与内核c p u 速度之间的不匹配始终困扰着人们，制约着计算 机系统更快更好的发展。随着计算机处理能力及存储规模的迅速增长，这个问题表现得 更加突出。为此，人们采取了各种软、硬件的方法，不断地改善着c p u 与外围设备之 间的接口性能。 3 1 总线概述 总线是一种内部结构，它是c p u 内存、输入、输出设备传递信息的公用通道，主 机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形 成了计算机硬件系统。在计算机系统中，各个部件之间传送信息都是通过公共线路，微 型计算机是以这些公共线路结构来连接各个功能部件的。为了优化硬件电路设计、简化 系统结构，常用一组线路，配置以适当的接口电路，与各部件和外围设备连接，这组共 用的连接线路被称为总线。采用总线结构便于部件和设备的扩充，尤其制定了统一的总 线标准则容易使不同设备间实现互连。 从数据传递的方式上说，计算机通信方式可以分为并行通信和串行通信，相应的通 信总线被称为并行总线和串行总线。并行通信速度快、实时性好，但由于占用的口线多， 不适于小型化产品；串行通信速率比较低，但串行总线连接引脚数量少，连接简单，成 本较低，系统可靠性高。在数据通信吞吐量不是很大的微处理电路中则显得更加简易、 方便、灵活。串行通信一般可分为异步模式和同步模式。 3 1 1 串行总线与并行总线的比较 在计算机诞生伊始我们所熟知的8 位，1 6 位，3 2 位等指的都是并行总线。显然， 采用并行总线是当时最合理的一种选择如i n t e l 的8 0 8 6 为1 6 处理器。它执行的指令以 1 6 位为单位进行编码。我们可以作这样的通俗定义