（微电子学与固体电子学专业论文）cmos高速低抖动锁相环的研究设计.pdf

摘要 摘要 本文设计了一个为l o 比特4 0 m h z 模数转换器提供系统采样时钟的高速低抖 动锁相环电路。该电路输出时钟的占空比为5 0 ，输入是由晶振提供的2 7 m h z 的时钟信号，输出为2 倍频的5 4 m h z 。仿真结果表明，该电路的抖动为6 p s 。完 全满足模数转换器采样精度的要求。 本设计采用了自上而下的流程。首先根据系统应用提出了设计指标的要求； 接着用m a t l a b 以及v e r i l o g a 建立了行为级模型并进行了系统级的设计仿真和优 化；然后根据系统仿真的结果，设计了具体的管极电路，并进行了详细的分析， 仿真和优化；最后完成了版图的设计，并通过了所有的物理验证，随时可以交付 f o u n d r y 流片。 本文的重点在于降低锁相环电路的抖动。根据锁相环的线性模型的特点，锁 相环电路中抖动产生的机制并考虑到物理实现时种种因素的影响，提出了系统级 设计，电路设计以及版图设计时减少抖动的办法，并成功实现了低抖动的要求。 本文的研究成果对锁相环电路的系统级设计，电路设计以及版图设计，特别 是抖动的分析和仿真，均有很好的参考价值。 关键字：锁相环；抖动；电荷泵；压控振荡器；环路滤波器 a b s t r a c t t h i sp a p e ri sa i m e da td e s i g n i n gap h a s el o c k e di o o p ( p l l ) w h i c hp r o v i d e s s a m p l i n gc l o c kf o ralo b i t4 0 ma n a l o gt od i g i t a lc o n v e r t e r ( a d c ) t h ei n p u to f t h i s p l li s2 7 m h zc l o c ks i g n a lf r o mc r y s t a l ，a n do u t p u ti s5 4 m h zc l o c kw i t had u t y c y c l eo f5 0 s i m u l a t i o nr e s u l ts h o w s t h ej i t t e ro ft h i sc i r c u i ti sa sl o wa s6 p s ，f u l l y m e e t i n gt h es a m p l i n ga c c u r a c yr e q u i r e m e n to f a d c i nt h ed e s i g n ，t o p d o w nf l o wi su s e d f i r s t ，b a s e do nt h ea p p l i c a t i o n ，t h e s p e c i f i c a t i o ni s w o r k e do u t ；s e c o n d ，t h eb e h a v i o rm o d e lb u i l to nm a t l a ba n d v e r i l o g ai sf i n i s h e d ，a n db a s e do nt h em o d e l ，s y s t e ml e v e ld e s i g n ，s i m u l a t i o na n d o p t i m i z a t i o ni si m p l e m e n t e d ；t h i r d ，t r a n s i s t o rl e v e l c i r c u i td e s i g n , a n a l y s i s ，s i m u l a t i o n a n do p t i m i z a t i o ni sc o m p l e t e d ；f i n a l l y , l a y o u td e s i g ni sf i n i s h e d , a n da l lt h ep h y s i c a l v e r i f i c a t i o ni sp a s s e d i ti sr e a d yf o rt a p eo u t t h em a i ng o a lo ft h i sw o r ki st or e d u c ej i t t e r a c c o r d i n gt ot h ec h a r a c t e r i s t i c so f p l ll i n e a r i z e dm o d e l ，t h em e c h a n i s mo fj i t t e ri nt h ec i r c u i ta n dp o s s i b i l i t i e so f i n c r e a s i n gj i t t e ri np h y s i c a ld e s i g n ，m e t h o d o l o g yo fe l i m i n a t i n gj i t t e ri ss u m m a r i z e d l o w j i t t e ri sa c h i e v e d t h ea c h i e v e m e n to ft h i sw o r kp r o v i d e sl o t so fu s e f u lc o m m e n t sa n di sg o o d r e f e r e n c eo nt h ed e s i g no f p l li ns y s t e ml e v e l ，c i r c u i tl e v e la n dp h y s i c a ll e v e l k e y w o r d s ：p l l ；j i t t e r ；c h a r g ep u m p ；v c o ；l o o p f i l t e r 独创性声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他 人已经发表或撰写过的研究成果，也不包含为获得北京工业大学或其它教育机构 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均 已在论文中作了明确的说明并表示了谢意。 关于论文使用授权的说明 跏。占f l 本人完全了解北京工业大学有关保留、使用学位论文的规定，即：学校有权 保留送交论文的复印件，允许论文被查阅和借阅；学校可以公布论文的全部或部 分内容，可以采用影印、缩印或其他复制手段保存论文。 ( 保密的论文在解密后应遵守此规定) 第1 章绪论 1 1 课题背景 第1 章绪论 近年来，消费类电子产业迅猛发展。2 0 0 7 年，我国消费电子市场总体规模 达到1 7 9 7 亿，同比2 0 0 6 年增长了1 5 5 。其中，手机市场在0 7 年销量突破一 亿五千万台，液晶电视以接近1 0 0 的速度增长。预计从今年起到2 0 1 2 年，中国 消费电子市场规模将达到1 5 0 0 0 多亿。在如此强劲的市场带动下，各种高质量的 电子产品不断涌现。质量整体提升导致的结果必然是价格战。价格战则要求人们 不断降低成本以维持利润率。从成本上考虑，一方面，集成电路制造工艺的发展 使得芯片在性能得到极大提升的同时，面积越做越小，从而成本越来越低。有人 估计，当今的芯片中，一个晶体管的价格几乎等于报纸上一个字母的价格。另一 方面，电路和系统设计者必须从改进电路结构系统结构的角度去提高性能，降低 成本，使得自己的产品在激烈的市场竞争中取得优势。 在当今这样一个片上系统( s o c ) 的时代，随着系统复杂度越来越高，片内 使用多个时钟域十分常见。而时钟一般是由片外石英晶体振荡器提供的，如果使 用多个晶振来提供时钟，代价是相当大的，首先，晶振的增加直接带来成本的提 升；其次，如果从片外输入多个时钟到芯片内部，则势必增加芯片的p i n 脚，从 而增加封装成本；最后，增加晶振意味着板上元器件的增加，而当今的趋势是把 尽可能多的元器件做到片内，板上的器件越多，芯片的竞争力就越低。因此，我 们希望只用一个晶振输入时钟，在芯片内部用一个模块对这个时钟进行频率综 合，从而得到不同频率的时钟供系统使用。锁相环就是能够实现这个要求的模块。 锁相环如今被广泛应用于通信系统中的载波提取，时钟同步，扩频系统中的 p n 码同步，f m 立体声接收机的译码，频率综合器，时钟数据恢复等方面，成 为了整个片上系统的“心脏。“心脏 的强弱决定着整个系统的性能。作为频率 综合器的锁相环，其输出时钟的质量直接影响着系统采样精度，误码率等。因此， 设计一个高性能的频率综合器在芯片精度和速度要求不断增加的今天显得尤为 重要。 1 2 国内外研究现状及挑战 锁相环技术( p h a s el o c k e dl o o pt e c h n o l o g y ) 是实现相位自动控制的一门科 学，是专门研究系统相位关系的技术。利用锁相技术而成的锁相环( p h a s e l o c k e d l o o p ) 是一个闭环的相位自动控制系统，它能够自动跟踪输入输出信号的相位差， 靠反馈控制来达到自动调节输出信号相位的目的。 1 北京t 业大学t 学硕士论文 锁相控制理论从1 9 3 2 年d e b e l l e s c i z e 最早提出相关理论【l 】，到四十年代锁相 环首次应用于电视接收机水平扫描和垂直扫描的同步，经过五十年代，j a f f e r 和 r e c h t i ne 首次提出锁相环路的线性分析方法，发表了包含有噪声效应的锁相环 路线性理论分析的文章，解决了锁相环路最佳化设计的问题【2 】。以及六十年代 a n d r e wj v i t e r b i 等研究的无噪声锁相环路的非线性理论问题，发表了相干通 信原理一书，推动了锁相技术在通讯领域的发展。到七十年代，集成电路大规 模发展应用。随着对锁相技术理论以及应用的广泛而深入的研究，如今，锁相技 术已经得到了广泛的应用。 一般来说，如今的锁相环主要分为三种：模拟锁相环、数字锁相环以及数模 混合锁相环。 模拟锁相环a p l l ( a n a l o gp h a s e l o c k e dl o o p ) 大多由四象限模拟乘法器来 构建环路中的鉴相器，环路滤波器为低通滤波器( 由电阻r 电容c 组成) ，压控振 荡器的结构多种多样。由于a p l l 在稳定工作时，各模块都可以认为是线性的， 所以也称为线性锁相环l p l l ( l i n e a rp h a s e - l o c k e dl o o p ) 。a p l l 对正弦特性的 信号的相位跟踪非常好，它的环路特性主要由鉴相器的特性决定。主要用于对信 号的调制解调。a p l l 的理论相当完善，相关方面的资料文献丰富。 电荷泵锁相环c p p l l ( c h a r g e - p u m pp h a s e l o c k e dl o o p ) 是数模混合p l l 中 的典型代表。其不可替代的优势在于：理论上可以证明c p p l l 静态相位误差为 零，而且实践也证明c p p l l 具有高速、低功耗、低抖动的特性，是设计实现锁 相环的一个简单、高效的方法。通过环路带宽、阻尼因子、锁定范围等变量的折 衷，可以对c p p l l 进行灵活的设计。c p p l l 一般用数字电路实现环路中的分 频器和鉴频鉴相器，环路滤波器也是低通滤波器；压控振荡器等其它电路单元还 是模拟电路。它主要用于频率综合，时钟处理等领域，是目前应用最为广泛的一 种p l l ，本课题设计采用的也是c p p l l 。 全数字锁相环a d p l l ( a 1 1d i g i t a lp h a s e l o c k e dl o o p ) ，顾名思义，其环路中 的所有部件都是用数字电路来实现的。它的经典结构为鉴相器用过零检测数字鉴 相器，环路滤波器一般用可逆计数器来实现，振荡器则用数控振荡器( d c o ) 实现， 整个电路中没有任何电阻电容。a d p l l 由于出现时间尚短，虽然由于其电路中 只有导通、截止两种状态，具有受到外界和电源的干扰的可能性小、电路易集成、 系统的可靠性高等优点，但也存在工作频率不高，结构复杂，噪声分析困难等缺 点，只能用于诸如时钟恢复、位同步提取等情况下。 尽管基本的锁相环自其出现开始到现在，都一直保持原有的结构，但是在使 用不同的工艺、电路设计技术以及满足不同应用要求的实现上，一直给设计者提 出众多挑战，包括： l ，相位噪声，锁定时问，杂散信号干扰和时间抖动； 2 第l 章绪论 2 ，工艺，电压和温度变化的； 3 ，低电压，低功耗； 4 ，高密度单片集成； 5 ，锁相环中数字模拟电路之间的隔离，与其他功能块之间的串扰； 6 ，电源、噪声干扰的能力和器件本身噪声； 7 ，电磁兼容( e m c ) 和邻近信道干扰( a c i ) 。 没有一种方法能够一次性解决上述所有的问题，因为模拟电路中存在着八边 形法则【l 】。设计者往往需要在多种相互制约相互矛盾的性能指标间进行折衷。锁 相环也不例外。上述诸多因素在不同的应用中都需要权衡和折衷考虑，以使得锁 相环能够符合系统指标的要求，并找到一个最优化的方案。因而锁相环型的频率 综合器的研究经久不衰。 1 3 课题的主要研究内容 在锁相环设计面临的众多挑战中，时间抖动是一项关键性因素。它会恶化系 统的信噪比，增加系统时钟的不确定性。在电路运行速度以及采样精度不断提高 的趋势下，时钟信号的质量显得非常关键。然而，锁相环的时间抖动或相位噪声 问题一直是锁相环设计中面临的一大难题。 本文主要研究的是基于t s m c0 1 8 u r n 工艺下的电荷泵锁相电路的设计及验 证。目标是设计一个用来给模数转换器提供采样时钟的锁相环。研究重点是降低 锁相环抖动的方法。研究内容包括以下几个部分： ( 1 ) 运用控制系统的理论，分析锁相环路工作的基本原理，得出锁相环的 数学模型以及传输函数。 ( 2 ) 分析锁相环各个部分的原理，在系统中的作用以及系统对它的要求。 ( 3 ) 研究锁相环各个部分的相位噪声产生机理，以及它们对锁相环相位噪 声的贡献。从而找到减小相位噪声的方法。 ( 4 ) 通过仿真或者测试，验证锁相环的整体性能。 1 4 论文结构 本文总共分为六章。第1 章即本绪论。第2 章从锁相环的基本原理出发，介 绍了各个组成模块的基本功能及性能参数，进而建立了锁相环的线性化模型，并 且推导了整个环路的参数。第3 章介绍了时间抖动以及相位噪声的基本定义，并 从锁相环系统的特性出发，分析了各个模块对相位噪声的贡献。最后提出了抑制 抖动的办法。第4 章主要描述的是锁相环的系统级设计。包括系统指标的确定， 用m a t l a b 搭建系统模型并进行单位阶跃响应、冲激响应的仿真；用v e r i l o g a 搭 3 北京工业大学工学硕士论文 建相位域以及时域的模型进行仿真优化。第5 章在系统级设计的基础上，设计了 具体的晶体管级电路和进行了仿真验证。并将得到的结果返回到系统级设计，进 行进一步的修改优化。最终得到了完全符合系统指标的整体锁相环路的瞬态响应 以及相位噪声特性。第6 章介绍了版图设计以及物理验证的注意事项。 4 第2 章锁相环电路的基本原理 第2 章锁相环电路的基本原理 2 1 锁相环的基本结构及组成模块 电荷泵锁相环能够跟踪输入信号的相位和频率，并输出与输入信号相位一致 的其它频率信号。它一般由五个模块组成：鉴频鉴相器( p h a s ea n df r e q u e n c y d e t e c t o r , p f d ) 、电荷泵( c h a r g ep u m p ，c p ) 、环路滤波器( l o o pf i l t e r , l p f ) 、 压控振荡器( v o l t a g ec o n t r o l l e do s c i l l a t o r , v c o ) 、分频器【4 1 。如图2 1 所示。 n 磊1 图2 一l 电荷泵锁相环的基本结构 f i g u r e2 - ib a s i cd i a g r a mo fc p p l l 电荷泵锁相环是通过鉴频鉴相器p f d 检测出输入信号咖阼和环路反馈信号 矽佑之间的相位差和频差，来产生相应的电压信号u p d o w n ，从而控制其后的 电荷泵c p 的工作状态。c p 将u p , d o w n 信号转换成充放电电流乞，乞对环 路滤波器l p f 里面的电容充放电并被滤波之后，转换为直流电平，成为压 控振荡器v c o 的输入。p f d c p 组成的系统增益是无穷大的，只要办甩和矽仿间 的相位差不为零，就会导致l p f 里的电容不断地进行充放电，从而不断调节v c o 的输出频率。最终在c p p l l 锁定时，输入信号九，与分频器输出信号矽佑之间 不仅频率相等，而且相位也相同，相位误差为0 。此时输入与输出信号的相位一 致，频率满足f o = f p m 。 2 1 1 鉴频鉴相器( p f d ) 鉴频鉴相器的电路图如图2 2 所示，它由两个d 触发器和一个与门组成， 5 北京工业大学工学硕一 ：论文 输出幺和绋两个信号驱动电荷泵电路。d 触发器的数据输入端恒定为高电平， 时钟输入端分别连接两个进行比较的信号，一个是参考信号，另一个是分频器的 输出信号，即反馈信号。工作情况如图2 2 所示，当a 先于b 出现上升沿时，幺 变高，然后当b 出现上升沿时，幺变高，而同时有效的g 和绋通过与门把触 发器复位，使g 和级都变成低电平。 a b 九 九 图2 - 2 ( a ) p f d 结构图( b ) p f d 波形图 f i g u r e2 - 2 ( a ) p f ds c h e m a t i c ( b ) w a v e f o r mo f p f do u t p u t 由于p f d 既比较了相位又比较了频率，因此避免了锁定在参考信号的谐波 上的情况，这样避免了错锁，有利于增大锁相环的锁定范围。而且p f d 只对信 号的上升沿敏感，所以对输入端信号的占空比( d u t yc y c l e ) 没有要求。但是p f d 存在一个死区( d e a dz o n e ) 的问题，它发生在参考和反馈信号的相位几乎对齐的时 候，这时如果p f d 复位路径的时间小于驱动电荷泵正常工作的时间，也就是说 无法打开电荷泵的开关，那么即使存在着相位差，电荷泵也不会被启动工作，这 将会引入时间抖动( j i t t e r ) 。为了避免这个问题，在设计电路时通常会使p f d 的复 位路径的时间加长而使电荷泵的开关能正常启动工作。在本文第5 章，会详细讨 论这个问题。 2 1 2 电荷泵( c p ) 电荷泵电路如图2 3 所示，它由上下两个开关控制与两个电流源组成，开关 的驱动信号就是前面p f d 产生的u p 和d o w n ( 幺和鳊) ，而电荷泵将会通过 随后的环路滤波器把电流转换成电压，来控制v c o 的输出频率。 6 第2 章锁相环电路的基本原理 p f d 与电荷泵的整体增益和充放电的电流有关。假设参考信号周期为， 电荷泵的充放电电流为，印，可以得到一个周期内的平均电流为： i = 等= 嚏些 所以p f d 与电荷泵的整体增益k d 是： ( 2 1 ) = 2 i c 万p ( 2 2 ) 电荷泵有四个可能的工作状态：充电、放电、同时开通和同时关闭。我们希 望电荷泵处于后两种状态时，对后级电路没有影响，但实际情况并非如此，由于 a b 图2 3 电荷泵结构图 f i g u r e2 - 3s c h e m a t i co fc p 充放电电流不匹配，电荷注入，电荷共享等因素的影响都会改变v c o 的控制电 压，使控制电压存在周期性的纹波，这相当于调制了v c o 的频率，从而在输出 引入了噪声【4 】。一般要求不匹配电流在电荷泵电流的1o o 2 以内，这就需要在 电路设计时考虑其它措施来减少这种不匹配【5 】【6 1 。 2 1 3 环路滤波器( l p f ) 环路滤波器是一个低通滤波器，它的作用就是滤除从p f d 和c p 出来的电压 中的高频成分和噪声，取出平均分量来控制v c o 。l p f 可以改善控制电压的频 谱纯度，提高系统稳定性，它的参数很大程度上决定着整个p l l 的环路特性。 p l l 中最常见的环路滤波器是无源低通滤波器。它可以简化设计，不会引入 7 北京工业大学工学硕士论文 太大的噪声，也不会弓i x 额外的功耗，不需要考虑其工作范围。它的电路如图2 4 所示，由电阻墨和电容c l ，再加上一个小电容c 2 组成。这是一个二阶无源阻抗 c l r i c 2 图2 - 4 二阶无源低通滤波器电路图 f i g u r e2 - 4s c h e m a t i co fs e c o n do r d e rp a s s i v el p f 型的滤波器，是一个将电流到电压的积分转换电路f 7 1 。输入为电荷泵的电流，输 出为v c o 的控制电压。传输函数如下： 日厂g ) = 吾。磊臻毛 任3 ， 其中，一般取c 2 远小于c i ，通常为c l 的i 1 0 - i 5 左右。环路滤波器中r 的 引入是为了给环路贡献一个零点，进行相位超前补偿，使环路系统变得稳定。c 的引入是为了消除线上控制电压的纹波，同时引入了一个额外的高频极点可以更 好的抑制带宽以外的噪声。为了简化计算，通常忽略该极点。忽略c 后，滤波 器中仅有一个电阻墨和电容c l 组成，其传输函数如下： 竹g ) = r + 五i = - s r c r + i ( 2 4 ) 2 1 4 压控振荡器( v c o ) 目前，v c o 主要有以下3 种常用的结构：l c 结构，r i n g 结构，r e l a x a t i o n 结构【8 1 。通常情况下l c 结构的v c o 振荡频率非常高，可以达到几个g h z ，因 此在射频集成电路中应用广泛，该结构最大的优点之一就是可以获得非常好的相 位噪声特性，然而目前主流的c m o s 工艺对制造高q 值的电感比较困难，而且 往往不能提供精确的电感模型 9 1 ，更重要的是，片上电感的面积往往特别大，目 前的趋势是，能不用电感的地方就不用，需要用电感的地方找电感的替代方案； r i n g 结构的v c o 是现在使用非常普遍的一种结构，其振荡频率比较高，可以分 8 第2 章锁相环电路的基本原理 为单端( s i n g l ee n d e d ) 和差分( d i f f e r e n t i a le n d e d ) 两种类型，由于r i n g 结构的v c o 不使用电感，所以和c m o s 工艺兼容性非常好，同时差分结构的r i n gv c o 相 对于单端的砒n gv c o 由于对共模噪声抑制能力很强，可以获得较好的相位噪声 特性，然而在设计上会稍微加大难度1 0 】；r e l a x a t i o n 结构的v c o 通常是给电容 进行充放电形成了三角波，再经过整形成为方波的，该结构的v c o 一般振荡频 率比较低，应用在对频率要求低的场合【l i 】。本文中采用的是r i n g 结构的v c o 。 当v c o 被放在锁相环中时，其输出经分频器后接到鉴相器的输入，对鉴相 器输出起作用的不是其频率，而是相位。由于输出信号频率和控制电压之间满足： 0 3 。= 国o + k 啪( 2 5 ) 因此相位和控制电压之间满足如下关系： 九w = l 功出= 丸+ 彩o f + k 呦i 吃一d t ( 2 - 6 ) 在锁相环系统中，式( 2 6 ) 中的总相位只有第三项是重要的。这一项被称剩余 相位允。事实上，在锁相环中v c o 通常被看作输入为控制电压，输出为剩余相 位的系统： 丸= k 脚i v a t l d t ( 2 7 ) 即，v c o 就像一个理想的积分器，其中k 聊表示v c o 的增益，其传递函 数为： h g ) = l 【v c o( 2 8 ) s 锁相环中的v c o 有以下几个重要的设计参数： 调节范围：在这个调节范围中，输出的幅度保持不变，抖动较小。由于调节 范围受到工艺和温度变化带来的影响，所以要求v c o 有足够宽的调节范围以保 证输出频率可以达到要求的值。 信号抖动与相位噪声：振荡器中器件的电子噪声和电源及衬底噪声使输出相 位与频率含有噪声，这些影响在时域中被量化为信号抖动，在频域中被量化为相 位噪声。 增益：实际情况中，v c o 的增益不是常数，将表现出非线性。这种非线性 会影响锁相环的稳定性。因此，在电路设计中，我们希望在整个调节范围内使 k 脚的变化最小。 中心频率：是由v c o 的应用环境决定的。在频率综合器的应用要求v c o 工作在时钟频率的n 倍下。 中心电压：v c o 工作在中心频率时，输入控制电压的值。通常希望中心电 9 北京工q i , x 学工学硕士论文 压为v d d 2 。此时，v c o 能够达到最大的调节范围。 2 1 5 分频器( d i v i d e r ) 分频器是降低信号频率的电路。在相位域，它的传输函数是： hg)=万1(2-9) 通常分频器的电路可以用计数器来实现，而且通常要求分频系数可以在一定 范围内变化。另外，使用分频器后通常会降低锁相环系统的稳定性和稳定速度。 2 2 锁相环系统的线性模型 实际上，锁相环系统是一个非线性系统。但是，当锁相环的环路带宽为鉴相 器的比较频率的1 1 0 - 1 2 0 时，可以近似的认为锁相环系统为一个连续的线性系 统【1 2 1 ，这样可以使用强大的线性系统分析工具一一传输函数来分析该系统的工 作原理。如图2 5 所示。在通常的实际情况下，这个假设都是成立的。 图2 - 5 p l l 线性模型 f i g u r e2 - 5l i n e a rm o d e lo fp l l 如果只考虑输入和输出之间的关系，容易得到系统的开环传递函数为： g ) ：k d h 丁s ( s ) k v c o ( 2 - 1 0 ) ，、i 印z k 码v c 。( r i c i s + 1 ) 2 磋一 任1 1 ) 2 刎“”1 2 对，c “。 1 0 第2 章锁相环电路的基本原理 ( - o n 2 ( 2 一1 2 ) ( 2 1 3 ) f 是一个非常重要的参数。它关系到系统时域上的响应。通常取大于2 2 ， 甚至是l ，以使得系统能够过阻尼建立，避免过多的振荡。 当把c ：的因素考虑进来的时候，开环传递函数变成： g ) 2 1 i c p k 犷r c o7 1 琢再s r l c 百1 + 1 百 2 1 4 ) 从式( 2 - 1 4 ) 可知，系统开环传递函数在原点处有双重极点，r 引入的零点为： 皱一丽( 2 - 1 5 ) c 2 引入的高频极点为 q z 一页1 鬲 - 2 ( 2 - 1 6 ) c 上，1 因此可以画出系统的波特图，如图2 6 所示。 北京工业大学工学硕士论文 - 4 0 d b d e c 。卜 沁他c 0 - - v 朋e c 聊j i o o 一 芒一洙 ；5 二 铹| 。 8 仃： ：，l o g a 图2 6 p l l 的频翠响应 f i g u r e2 - 6f r e q u e n c yr e s p o n s eo fp l l 在低频时，由于原点处双重极点的作用，幅频曲线的斜率为- 4 0 d b d e c ，相 移为- 1 8 0 。当频率增加到零点频率哆处，斜率变为2 0 d b d e c ，相移变为- 1 3 5 。 此后，相移继续偏离- 1 8 0 。，直到下一个极点频率缈口2 处，幅频曲线的斜率变回 - 4 0 d b d e c ，相移变回- 1 3 5 。因此，相移在哆与( 1 ) p 2 之间，确切地说在增益为1 的频率下，取得最大值。 2 3 环路参数的定义 根据图2 - 6 所示，通常定义增益为0 d b 时的频率点为环路带宽力口，缈肼处 对应的相位与l8 0 0 的差定义为相位裕度纬吖。 相位裕度用来表征锁相环的稳定程度，通常设计中相位裕度为4 5 0 “5 0 ，这 个参数与上面定义过的阻尼系数的含义很接近，当数值较大时环路变得更加稳 定，但是响应速度变慢。 环路带宽在设计时通常受到很多因素的影响，如为了保证锁相环系统可以看 作一个线性系统，要求环路带宽为鉴相器的比较频率的1 1 0 - 1 2 0 ，又如系统对 1 2 第2 章锁相环电路的基本原理 纹波与相位噪声的要求也会影响环路带宽的取值范围，另外还会受到低通滤波器 中无源器件的具体参数值的影响。 2 4 环路滤波器参数的推导 在式( 2 3 ) 0 0 ，令： f = r l q ( 2 - 1 7 ) 6 = 导 则环路滤波器的参数可按照如下步骤进行计算【1 3 1 ： ( 1 ) 从v c o 的仿真中取得v c o 的增益k 肋。 ( 2 ) 选择一个想要达到的相位裕度。并且从式( 2 1 9 ) 中算出b 。 c p u = t a n 一岍) 。( 击 仁聊 ( 3 ) 选择合适的环路带宽，注意到环路带宽为鉴相器的比较频率的 1 1 0 1 2 0 。从式( 2 2 0 ) 中得到f 。 ：6 4 6 + 1 ( 2 - 2 0 )2 ( 4 ) 选择c l 和乞，满足式( 2 2 1 ) 。 逊2 r a y ( 彘b1 冉而 ( 2 2 ，) i+ jf 2 、 ( 5 ) 计算r l 贡献的噪声大小。如果r l 的噪声太大，则在满足式( 2 2 1 ) n 条件 下增大c l ，直到r l 产生的噪声符合要求，l p f 的参数设置就完成了。这一步往 往需要做系统级建模仿真来完成。 2 5 本章小结 本章介绍了锁相环系统中的主要模块及其数学模型，并在此基础上采用线性 反馈系统理论对锁相环系统进行了分析，有助于我们了解锁相环系统的频率响应 和稳定性。然后介绍了锁相环的环路参数，最后根据环路参数的要求，推导了环 路滤波器的参数。 1 3 北京工业大学工学硕士论文 通过本章介绍的方法，可以初步计算并确定环路滤波器的参数。在设计初期， 这是必不可少的一个步骤。当然，所得出的结论往往是需要在系统级设计的阶段 进行不断的验证，修改和优化。 第3 章时间抖动的研究分析 第3 章时间抖动的研究分析 3 1 时间抖动和相位噪声 时间抖动( j i t t e r ) 和相位噪声( p h a s en o i s e ) 是描述同一种现象的不同参量【1 4 】。为 了说明它们描述的现象，举个例子：一个理想的周期为1 s 的时钟信号，每5 0 0 n s 会有一个边沿跳变。只要知道这个时钟信号的初始相位，我们就可以精确地预测 时钟信号每一个跳变沿的时刻。但是在实际的情况中，理想的时钟信号是不存在 的。实际的时钟信号跳变沿是无法精确预测的，跳变发生的时刻在一定范围内呈 现出随机性【l5 1 。如图3 1 所示。时间抖动和相位噪声就是用来描述这种不确定性 的参数。 3 1 1 时间抖动 v j i t t e r 图3 - 1 时钟信号的不确定性 f i g u r e3 - 1w a v e f o r mt i m i n gv a r i a t i o n s 抖动从时域上描述时钟信号的不确定性。它可以定义为时钟信号的边沿时刻 与理想值之间的偏差。这种偏差可以为正也可以为负值。时间抖动主要分为两种 类型：确定性抖动和随机性抖动【1 6 】。 3 1 1 1 确定性时间抖动确定性抖动是由有规律的可预测的干扰信号产生的。通 常表现为有限的幅度上的干扰。因为它不是随机的，所以不能用统计学的 方法分析。确定性时间抖动主要来自有4 个方面： ( 1 ) 相邻信号走线之间的相互干扰： 1 s 北京工业大学工学硕士论文 ( 2 ) 电磁辐射( e m i ) 的影响； ( 3 ) 电源，衬底上的噪声； ( 4 ) 数字电路中，逻辑门的翻转。 3 1 1 2 随机性时间抖动随机性时间抖动是由随机的难以预测的干扰信号产生 的。比如说温度对迁移率的影响，工艺中，非均匀掺杂等因素均会引起随机性时 间抖动。 抖动会给模数转换器引入孔径误差( a p e r t u r ee r r o r ) t r 7 1 。如图3 2 所示。采样 时钟的边沿如果不确定，那么采样就会引入孔径误差。孔径误差会降低模数转换 器的信噪比。换句话说，一个精度和速度确定了的模数转换器，对采样时钟的抖 动有着严格的要求【1 8 】。 图3 2 采样中的孔径误差 f i g u r e3 - 2a p e r t u r ee r r o ri ns h 假设一个抖动为& 的时钟去采一个正弦信号，采样的结果是得到一个如下 的信号。 o ) = as i n c o ( t + & ) 】 ( 3 1 ) 对上式进行展开，并认为6 t 很小，则可以得到： 一( f ) = a s i nc o t + a c o s t c o s ( c o t ) ( 3 2 ) 因此采样引入的孔径误差的均方根为： 厨= 后r 眈( f ) 一彳血如r 汗西= 击a c o 厨 ( 3 - 3 ) 从统计学的角度上讲，随机性抖动服从高斯分布。从高斯分布可以定义出两 个衡量抖动的标准：抖动的峰峰值( p e a k - t o - p e a kj i t t e r ) 以及抖动的均方根( r o o t m e a ns q u a r e d j i t t e r ) 。通常，我们最关心的是r m sj i t t e r 。研究降低j i t t e r 的方法， 第3 章时间抖动的研究分析 一方面可以用统计学的角度去研究如何降低系统的随机抖动，另一个更为行之有 效的方法则是从相位噪声以及系统传递函数的角度，分析各个模块相位噪声对整 体系统的贡献。从而找到一个最优化的方梨1 9 】。 3 1 2 相位噪声 相位噪声从频域上描述时钟信号的不确定性。相位噪声定义为在一个偏频上 噪声功率与载波信号功率的比值2 0 1 ，通常把它归一化到1 h z 带宽内，单位是 d b c h z 。在图3 - 3 中，相位噪声约等于丘与厶的比值。 r o q u c 眦， 图3 - 3 振荡器中的能量频谱图 f i g u r e3 3o s c i l l a t o rp o w e rs p e c t r u m 3 1 3 时间抖动与相位噪声的换算 由十时1 日j 抖动和布日位噪声买质上捕述时是i 司一个物理量，那么巴们z 1 日j 就必 然存在一个换算关系。下面，我们就来推导分析- 者2 n 的联系。 首先，假定一个带有时间抖动的信号女1 1 ( 3 - 4 ) 所示， c ( t ) ：a s i n ( 2 耕硪粕s i n 阱+ 掣) ) ( 3 q 抖动可描述为周期性的有关扰动： j u i = 等= 掣 ( 3 - 5 ) 1 7 北京工业大学工学硕士论文 令s 口为相位噪声的功率谱密度，则它可以表示为 92 ( t ) 丽碉 所以 伊z ( t ) ：j 2s o o ) 矽：2 算l 。掣矽 ( 3 - 6 ) 从而得到： 蹦脚= 去2 f 。掣矽 p 7 ， 其中，三驴) 为s 口的d b 形式。 上式就是时间抖动与相位噪声之间的换算关系。这个关系为我们计算锁相环 系统的时间抖动提供了一种行之有效的解决方案。第一步想办法得到整个系统的 相位噪声的单边功率谱密度驴) ，gn ( 3 7 ) 式的换算关系，得到时域上面的抖 动大小。而u ) 往往可以通过仿真的方法就可以得到。这样，我们需要做的， 只是将仿真结果做一个数学匕的积分运算就可以了。 3 2 锁相环系统的相位噪声分析 通常情况下，锁相环中每个模块都会引入噪声到环路中，而锁相环满足一定 条件之后可以认为是一个线性时不变( l i n e a rt i m ei r r e l e v a n t ，l t i ) 的系统，因此可 以利用传输函数分析各个噪声源在整个环路中的特性【2 1 1 。带有噪声源的锁相环 线性模型如图3 - 4 所示。 图3 - 4 锁相环线性噪声模型 f i g u r e3 - 4 p l ll i n e a rp h a s en o i s em o d e l 该环路的开环增益为 1 8 第3 章时间抖动的研究分析 h 删：掣 每个模块的噪声传递函数如表3 1 所示【1 2 】。 表3 1 锁相环相位噪声传递函数 m l b l e3 一lp l lp h a s en o i s et r a n s f e rf u n c t i o n ( 3 8 ) 噪声源相位噪声传递函数 n h o 邮s 1 低通输入信号噪声 。埘( j ) 办。( s ) 1 + h 鲫( s ) h 哪。( s ) p f d c p 噪声 矽俐( s ) l i 印( s ) k d1 + h 椰( s ) 低通 k 呦 1 l p f 噪声 矽叫( s ) v 矿( s )s 1 + h 鲫( j ) 带通 1 高通v c o 噪声 矿。( s ) 矽，c o ( s ) 1 + 日删( 5 ) rh 唧( j ) d i v 噪声 矽。山( j ) 九，( s ) 一n 叩h 、。 低通 1 + 日删( j ) 表3 1 中提醒我们2 点： ( 1 ) 对输入信号的相位噪声，环路呈现低通的特性。这说明如果输入相位变 化很快，那么输出不能完全跟上变化。换而言之，输入端的慢抖动传到 输出端没有得到衰减，而快抖动可以被衰减。 ( 2 ) 对于v c o 引入的噪声，环路呈现高通的特性。锁相环路对v c o 的输出 相位是一个负反馈电路，而由于环路滤波器的低通作用，相位噪声的频 率越低，负反馈作用越强，环路的抑止作用就越大；反之，则变弱。 因此，为了减少输入信号的噪声对锁相环性能的影响，应尽量降低系统的 带宽；为了降低v c o 的噪声对锁相环的影响，应尽量增大系统的带宽，它们之 间的要求是相互矛盾的。在实际的设计过程中，应根据系统应用的特点及需要， 在它们之间进行折中，以便达到最佳的锁相环性能指标【2 1 】【2 2 】【2 3 1 。在本设计中， 由于输入时钟信号是直接从晶振过来的，因而输入信号的相位噪声是非常小的， v c o 是主要的相位噪声源。这就要求系统的带宽尽可能大一些。 3 3 抑制抖动的办法 产生相位噪声和抖动的原因主要有三点：器件噪声、电源和衬底噪声以及 1 9 北京工业大学工学硕士论文 外部环境影响。结合实际的电路，相位噪声和抖动产生的电路结构原理如下： ( 1 ) 器件噪声包括热噪声和闪烁噪声【i 】：热噪声是因为m o s 管沟道电子随 机运动产生的，它是白噪声，与频率无关。闪烁噪声是因为晶体界面 有悬挂键，当载流子运动到界面处被随机捕获而产生的，闪烁噪声随 着频率的增加而减小。 ( 2 ) 电源和衬底噪声【冽：电源噪声引起受电压影响的电容的变化，从而导 致控制电压的变化，即反馈信号频率的变化，进而引起噪声和抖动。 衬底噪声会导致器件阈值电压的改变，从而导致系统压控振荡器的频 率变化产生噪声。通常在一个s o c 中，数字部分会引起电源和衬底上 极大的噪声。 ( 3 ) 鉴频鉴相器的死区和电荷泵的电荷分享，都会引起噪声和抖动。 ( 4 ) v c o 是一个很大的噪声源【2 5 】。经验表明，锁相环中9 0 - , 9 5 的抖动 都是由v c o 贡献的。 因此，在p l l 设计过程中，应当遵循以下原则来减小抖动： ( 1 ) 小心地处理v c o 。从系统上说，应该把v c o 的增益尽可能降低。直 觉上可以这样理解：v c o 的增益极低，即使l p f 输出的控制电压上面 有扰动，对v c o 的输出信号影响也非常小；从电路设计上说，应该把 v c o 本身的相位噪声尽可能做小。 ( 2 ) 尽可能提高系统的带宽以抑制v c o 的相位噪声对系统的影响。 ( 3 ) 从p i n 上用单独的一套电源地给锁相环的供电。锁相环内部，v c o 单 独供电。 ( 4 ) 处理好p f d 的死区以及c p 的电荷分享问题。 ( 5 ) 做好隔离。如果可能的话，使用深阱工艺，让数字部分的噪声尽可能 小地影响到锁相环电路。 3 4 本章小结 本章首先介绍了时间抖动定义，分类，产生机理及其对采样系统性能指标的 影响，其次，介绍了相位噪声的概念，从能量的角度衡量了时间抖动所描述的不 确定性。然后结合锁相环的系统模型以及传递函数，分析了锁相环系统的相位噪 声特性，并且得到了各个模块的相位噪声传递函数。最后，根据所得到的相位噪 声传递函数以及锁相环电路中相位噪声的产生机理，我们从系统上提出了降低锁 相环时间抖动或相位噪声的方法，所得出的结论，对锁相环的系统设计和电路设 计有着重要的指导意义。 第4 章锁相环的系统级设计 4 1 设计流程 第4 章锁相环的系统级设计 锁相环设计是一个比较复杂的反馈系统设计。整个设计过程是一个不断迭代 前进的过程。由于锁相环电路是由几个模块构成的一个反馈系统，所以不能开始 就从底层的模块入手，而是应该采用自顶向下的设计方法，先从系统级设计入手 逐步过渡到底层的设计【2 6 】。图4 1 给出了锁相环电路的设计流程图： 系统指标指定 建立数学模型 行为级模型 确定环路参数 确定模块参数 模块的电路设计 系统的管级仿真 版图设计与验证 参致提取与后仿 流片 图4 - 1 锁相环的设计流程 f i g u r e4 -