（测试计量技术及仪器专业论文）数字存储示波器数据采集与控制电路设计研究.pdf

摘要 摘要 当代示波器技术发展日新月异。伴随数字技术的发展，数字存储示波器( d i g 蹦 s t o r a g eo s c i l l o s c o p e ) 展现了更强大的功能：智能捕获、参数分析、时频变换、超大 规模数据波形存储等功能。目前，国外在数字存储示波器领域的技术已经非常成 熟，并且占领了绝大部分的市场份额。而国内具有自主知识产权的数字示波器还 非常少，高昂的价格阻碍了数字存储示波器在生产实验中的广泛应用。 本文结合“2 g s a s 宽带数字存储示波器”项目的开发，在研究剖析数字存储 示波器工作原理的基础上，围绕其数字系统的设计与实现展开研究。为国内高速 高分辨率的数据采集系统的研制提供了一个参考方案。 主要内容包括： l 、通过对目标系统主要技术指标的分析，基于a d c + 高速时钟电路 + f p g a 十d s p + 片外s r a m 的智能仪器结构，采用实时采样和随机采样两种采样技 术，实现了2 g s a s 最高实时采样率，1 g h z 模拟带宽，存储深度8 m b c h 的示波 器。以上系统结构模式的最大特点是结构灵活，有较强的通用性，适用于模块化 设计，且开发周期较短，易于系统的维护和扩展。 2 、对宽带数据采集系统设计中涉及的关键技术展开研究，针对数字存储示波 器的应用特性，设计并实现了采集控制电路、触发电路、存储电路、内插控制电 路、时基电路、计算系统接口电路以及其他示波器功能电路。 3 、配合示波器监控软件，完成了对数字存储示波器数字系统硬件电路的调试。 关键字：数字存储示波器，数据采集系统，实时采样，f p g a a b s t r a c t a b s t r a c t n o w a d a y s ，t h eo s c i l l o s c o p et e c h n o l o g y i s p r o g r e s s i n gr a p i d l y w i t h t h e d e v e l o p m e n to ft h ed i 百t a lt e c h n o l o g y , t h ed i g i t a ls t o r a g eo s c i l l o s c o p e ( d s o ) h a sb e e n p r o v i d e dw i t hm o r ep o w e r f u lf u n c t i o n s ，s u c ha si n t e l l i g e n tw a v ec a p t u r i n g , p a r a m e t e r a n a l y s i s i n g ，t h et i m e f r e q u e n c yt r a n s f o r m i n g ，v e r yl a r g es c a l ew a v ed a t as t o r i n ga n ds o o n a tp r e s e n t , t h et e c h n o l o g yo fd i g i t a ls t o r a g eo s c i l l o s c o p ei sm o r ea d v a n c 砸o v e r s e a s a n do c c u p i e st h eg r e a tm a j o r i t yo fm a r k e t h o w e v e r , d o m e s t i cd s o p r o d u c t sw h i c h h a v eo u ro w ni n d e p e n d e n tp r o p e r t yr i g h ta r et o of e w , a n dh i 曲p r i c ep r e v e n t st h e i r w i d l yu s a g e a c c o r d i n gt op r o j e c t “2 g s a sb r o a d b a n dd i g i t a ls t o r a g eo s c i l l o s c o p e ”，t h i s d i s s e r t a t i o nf o c u s e so nt h ed e s i g no fd i g i t a ls y s t e n ab a s i n g0 1 3t h ed e s i g np r i n c i p l e so f d i g i t a ls t o r a g eo s c i l l o s c o p e ，a n di t sr e s u l t sw i l lb ev a l u a b l et ot h ef o l l o w i n gr e s e a r c ho n d s o m a i nc o n t e n t s ： 1 t h i sd i s s e r t a t i o na d v a n c e dt h es t r u c t u r eo fa d c + h i 出 s p e e d d o c k c i r c u i t + d s p + f p g a + s rama n dd e s i g n e dad a t aa c q u i s i t i o ns y s t e mb a s i n go nt h e t e c h n o l o g i e s o fr e a l t i m es a m p l i n ga n dr a n d o ms a m p l i n g 1 1 1 ei m p r o v e ds y s t e m a c h i e v e d2g s a sr e a l - t i m es a m p l i n gr a t e 1g h za n o l o gb a n d w i d t ha n d8 m bs t o r a g e d e p t hp e rc h a n n e l m e a n w h i l e 也ef l e x i b l es t r u c t u r ea n dg e n e r a lu s a g eo ft h i ss y s t e m e n a b l ed e s i g n e r st od e v e l o pp r o d u c t sw i t h i ns h o r t e rt i m ea n de n s u r et h es y s t e mc a nb e e x p a n d e de a s i l y 2 t h i sd i s s e r t a t i o nf o c u s e so nt h ek e yt e c h o l o g yo fb r o a d b a n dd i g i t a ls t o r a g e o s c i l l o s c o p e ，a n dd e s i g n e dd a t aa c q u i r ec o n t r o ll o g i c ，t r i g g e r 1 0 9 i c ，s t o r a g el o g i c ， i n t e r p o l a t i o nc o n t r o ll o g i c ，t i m eb a s i sc o n t r o ll o g i c ，d s pi n t e r f a c el o g i ca n ds o m eo t h e r f u n c t i o n a ll o g i c so f d s o 3 c o m p l e t ed s od i g i t a ls y s t e md e b u g g i n gu s i n gs o f t w a r e0 1 1d s p k e y w o r d s ：d i g i t a ls t o r a g eo s c i l l o s c o p e ，d a t aa c q u i s i t i o ns y s t e m ，r e a l - t i m es a m p l i n g , f p g a 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 签名： 立之皇 e l 期：沙c ) 年厂月；le l | 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：羔i 皇 导师签名： e l 期：歹一 第一章绪论 1 1 数字存储示波器概述 第一章绪论 随着科学技术突飞猛进的发展，世界已经进入新的的技术革命时代，作为技 术革命先导的电子测量技术已经渗透到国名经济的各个领域中。已经成为电子工 业的基础和先行，是国家科技水平和综合国力的重要体现，电子测量仪器制造水 平反映出国家的文明程度，标志着一个国家科学技术的先进水平。 示波器作为当前电子测量领域最典型的仪器，也是当前电子测量领域品种最 多、数量最大、最常用的一类仪器。随着信息技术尤其是电子测量技术的不断发 展，人们对示波器提出了更多新的要求，同时随着数字电路、虚拟仪器技术、软 件技术、信号变换、微处理技术和的发展，从而促使示波器向超小型，低功耗， 数字化，网络信息化，智能化方向发展【l 】。 数字存储示波器( d s o ) 是2 0 世纪7 0 年代初发展起来的一种新型示波器， 与传统模拟示波器不同，数字存储示波器不是一种模拟信号的存储，也不是将波 形存储在示波器管内的存储栅网上，而是将捕捉到得波形通过a d 转换进行数字 化，而后存入示波管外的数字存储中。它可以方便实现对模拟信号的量化，并且 可以利用微处理系统( d s p 、a r m 等) 对存储的信号作一步的处理，从而获得所 需的各种信号参数，比如对被测信号的频率、幅值、前后沿时间、平均值等参数 的自动测量以及多种复杂的处理。数字存储示波器的出现使传统示波器的功能发 生了重大变革。 与传统的模拟示波器相比，数字存储示波器具有许多优点【2 】，主要表现在： 能长时间地保存信号。 具有多种存储方式，能够长期存储波形。 测量准确度高。 很强的数据处理能力，具有加，减，乘，除，微分，积分，对数，指数， f f t 等多种运算功能。 丰富的外部数据通信接口。 电子科技大学硕士学位论文 1 2 国内外数字存储示波器发展状况 国外的数字存储示波器制造技术比较成熟，尤其是以美国的安捷伦公司和泰 克公司为代表，在高档数字示波器市场上完全占据了主导地位，两家制造商的产 品，基本上反映了国际上示波器技术的发展历程，现状和趋势。 我国对数字存储示波器的研制始于2 0 世纪8 0 年代初，限于当时的条件，其 采样速率值仅5 0 0 k s a s 。在9 0 年代国外数字存储示示波器迅猛发展的背景下，我 国的一些研究所、院校开始投入更多的经费致力于数字存储示波器的研发。国内 在测量仪器领域中走在技术前列的江苏绿杨集团和北京普源精电科技有限公司， 都有带宽2 0 0 m h z ，2 通道，实时采样率达到1 g s a s 以上的数字存储示波器问世。 但是由于器件和工艺的限制，但在技术等级上和国外相比仍有很大差距，采样率 不高，实时带宽不够情况致使在很多测试领域中应用受限。 现列举国内外一些主要的示波器厂商的代表产品如表1 1 所示： 表1 - 1 国内外典型示波器产品主要性能比较 厂商泰克安捷伦普源精电 产品型号 d s a 7 0 0 0 bd s 0 9 0 0 0 0 ad s l 0 0 0 c a 通道数 442 实时采样率5 0 g s a s 4 c h4 0 g s a s 4 c h 2 g s a s ( 单通道) 等效采样率 5 0 g s a s 模拟带宽 1 6 g1 3 g3 0 0 m 存储深度 2 5 0 m1 g1 0 k 垂直分辨率 8 b i t8 b i t8 b i t 波形捕获率 3 0 0 ，0 0 0w f m s s4 0 0 ，0 0 0w f m s s2 ，0 0 0w f m s s 选配接口g p i b ，u s b ，r s - 2 3 2 ，g p i b ，u s b ，r s - 2 3 2 ，g p i b ，u s b ，r s 一2 3 2 p s 2 ，l a n 等p s 2 。l a n 等 触发具有丰富的硬件和软具有丰富的硬件和软边沿，脉宽，视频， 件触发模式件触发模式斜率等 其他特性特有的5 g b s 的硬体三级序列触发，业界 串列信号触发器，为领先的2 2 m s a s 的传 开发和测试多路输速率，几乎支持所 p c i 、s a t a 等高速串 有的通用总线标准， 行数据提供了理想的以及强大的波形捕获 解决方案及波形鉴别能力 2 第一章绪论 1 3 本论文的研究内容及要求 近年来，高速通用器件发展迅速，a d 、f p g a 、d s p 等芯片在速度和集成度 上都有大幅度的提高。直至2 0 0 5 年，m a x i m 、n s 、和a t m e l 三家在技术上得到突 破，相继推出了取样率1 g s a s 、1 5 g s a s 、2 g s a s 和分辨率8 位、1 0 位的a d c ， 其价格和器件功耗也大大降低。针对目前国内示波器带宽低、实时采样率不高的 情况，提出了“2 g s a s 宽带数字存储示波器 研制课题。本论文“数字存储示波 器数据采集与控制电路设计研究”，正是来源于上述研究课题。 “2 g s a s 宽带数字存储示波器”研制课题的数据采集系统拟达到的主要技术 指标如下： 双通道同时工作，每通道最高实时采样率达到2 g s a s 。 垂直分辨率：8 b i t 。 存储深度：8 m b c h 。 本人在承担的主要工作如下： 1 、数字存储示波器数据采集与控制电路的设计与调试；高速数据流存储电路 的设计与调试；触发系统的设计与调试；控制系统与数字系统通信体系的设计与 调试；内插控制模块、峰值检测模块等其他示波器功能模块的设计与调试。 2 、配合控制系统完成了示波器数字系统整机的调试。 3 、数字频率计等其他示波器功能相关模块的设计与优化。 3 电子科技大学硕士学位论文 第二章数据采集系统总体方案设计 本章通过对2 g s s s 宽带数字存储示波器项目的技术指标进行分析，在结合数 字存储示波器的基本原理的基础上，提出了“2 g s a s 宽带数字存储示波器”研制 课题的数据采集系统的总体设计方案。 2 1 目标系统主要技术指标分析 本课题所研究的内容主要着眼于数字存储示波器的一些关键主要技术指标， 包括：实时采样率、存储深度、触发类型、带宽、分辨率等，这些数字存储示波 器的关键技术指标是相互制约，相互影响的，下面进行具体分析。 2 1 1 实时采样率和并行采样技术 实时采样的特点是，采样个波形所需要的采样时钟脉冲序列的持续时间等 于被采样信号实际经历的时间，即波形重建时，相邻两个波形点之间的时间间隔 等于采样时钟周期。在这种采样方式下，采样点与采样时刻是一一对应的。 实时采样率主要取决于a d 变换器的转换速率，用每秒的取样点数来表示 s a s ( s a m p l e s e e o n d ) 来表示。本论文所设计的数据采集系统的最高实时采样率为 2 g s a s 。 显然，选用更高采样率的a d c 可以实现对更高频段信号的捕获，但是高采样 率的a d c 意味着更高的成本，而成本往往会限制系统的开发。 一个有效的手段是采用多路a d c 并行采样技术，所谓多路a d c 并行采样技 术。就是指将多个a d c 变换器在电路中并列，对同一个模拟信号进行采样，而多 个a d c 的采样时钟均为厶且保持恒定的相位差，这样将总计n 个a d c 变换器的 n 路输出按照相位的先后重新排列得到的数据，就等效于1 个a d c 变换器在n 兀 采样时钟下的采样输出，从而可以利用低采样率的a d c 实现高采样率的系统。 图2 1 是一个双a d c 并行交替采样的例子，双路a d c 的采样时钟分别是c l k l 和c l k 2 ，两者频率相同，相位差为1 8 0 度，可以看出，如果将两路a d c 的采样输 出的数据按照相位的先后顺序重新排列，将会相当于以两倍缸，的频率采样的输 4 第二章数据采集系统总体方案设计 出，整个系统的采样率为2 片a d c 采样率的总合。 输 c l k l i i 、 i 八 、 i 八 i 信号 i l il i l 一 i i _ l i 、 i fi- 1 2 1 2 数字实时带宽 图2 - 1 双路a d c 并行采样技术 t 数字存储示波器的带宽分为模拟带宽和数字实时带宽两种。 数字实时带宽与最高实时采样率和波形重建技术因子k 相关( 数字实时带宽= 最高实时采样率k ) 。 实时采样的依据是奈奎斯特采样定理，该定理描述如下：要使信号采样后能 够不失真地还原，采样时钟频率必须大于信号最高频率的两倍。根据奈奎斯特采 样定理，当采样时钟频率为信号频率的2 倍以上时才能够不失真地将信号还原。 然而，这项研究工作是针对通信应用领域而并非针对示波器进行的。 采样点位于 零点附近 重建波形、 - 、一 图2 - 2 采样点位于零点附近 5 电子科技大学硕士学位论文 现在我们设想图2 2 的这种情况，在进行波形的数字化时使用两倍于信号频率 的采样时钟，采样点不在信号的峰值上，而在原始信号的零点附近。这样一来， 可能完全丢失信号的幅度信息，此时无论使用何种波形重建算法将无法恢复原始 信号。 为避免发生以上情况，根据经验通常认为每周期最少要有十个采样点，这样 才能保证重建后的波形给出足够的原始信号细节。某些情况下，对于信号的细节 要求低一些，这时每周期取四到五个采样点重建的波形可能就足以给出原始信号 的特性。在实际工程应用中，实时采样方式下，被测信号的带宽被限制在示波器 最高采样频率的五分之一左右，这是实时采样的一个最大缺点。本论文中设计的 数据采集系统的数字实时带宽为5 0 0 m h z 。 2 1 3 模拟带宽和等效采样技术 如果要增加实时采样的带宽，只能通过提高实时采样速率来实现。而高速a d c 和相应的数据存储器都比较昂贵，这将会大大的增加产品的成本。 在很多应用场合，实时采样方式所提供的时间分辨率仍然不能满足测量的要 求。在这些应用场合中，要观察的信号常常是周期性的，对于这些信号来说，示 波器可以从若干连续的信号周期中采集到的多组采样点来重建波形，每一组新的 采样点都是由一个新的触发事件来启动采集的，并将其存储在同一存储器的不同 位置，当存储器存储够了足够的采样点以后，就可以在屏幕上重建一个完整的波 形，这称为等效采样技术。 常用的有两种方法用来实现等效采样技术，分别是顺序采样和随机采样。 2 1 3 1 顺序采样技术 图2 3 所示的为顺序采样的原理示意图。每一个新的触发事件到来就采集一个 采样点【3 】。当第一个触发事件到来以后就立即采集第一个采样点，并将其存入存储 器。第二个触发事件则用来启动一个定时系统，此定时系统将产生一个很小的时 间延迟t ，经过t 的时间延迟以后，再采集第二个采样点。同理，经过2 t 以后， 采集第三个采样点，并这样进行下去，这就是说第1 1 个新的采样点的采集是在相 对于类似的触发事件延迟了( n 一1 ) a t 的时间以后进行的。其结果是示波器上显示的 波形是由按固定次序出现的采样点而构成的。即第一个采样点在屏幕的最左边， 接着各采样点自左向右构成显示波形。 6 第二章数据采集系统总体方案设计 原始信号 采样时钟 2 1 3 2 随机采样技术 原始信号 第一次采样 第二次采样 第四次采样 第三次采样 at 2a t3at4a t5a t6a t 图2 - 3 顺序采样 胪；k 图2 - 4 随机采样 随机采样时，第一组采样点是在随机的时刻采集的，而与触发事件无关，这 些采样点之间的时间间隔是一个已知的时间，当示波器在等待触发事件到来时， 其内部就在连续的进行采样并将结果存储起来。当一个触发事件到来时，示波器 内的一个计时系统就开始测量从这一时刻开始直到下一个采点时刻间的时间间 隔。由于采样时钟的间隔是固定的，因此示波器就能够从定时系统测量的时间间 隔计算出所有采集的采样点在存储器中的位置。当第一次采集的所有采样点存储 完毕以后，就开始采集一组新的采样点并等待新的触发事件，新触发事件到来以 后，计时系统进行新的时间间隔测量并计算出这些新的采样点位置。这些新的采 样点落在上一次采集的采样点之间的未填充位置，采用这种方法，重建的波形就 7 电子科技大学硕士学位论文 由在x 轴上的随机位置上出现的一组组采样点所构成。随机采样的随机性体现在， 被测信号与a d c 采样时钟相位彼此独立，即系统触发脉冲信号与a d c 采样时钟 相位彼此独立，也就是说，触发点与触发点后第一个采样时钟之间的时间间隔t 值 大小是随机的。根据t 值的大小，将n 次实时采样得到的n 组实时采样数据按时 间顺序排列，进行波形重建，还原出被测信号波形，这个过程叫做内插【4 】。随机采 样及内插的原理如图2 4 所示。 数字示波器对重复信号采用等效采样技术所能达到的最高带宽为示波器的模 拟带宽，模拟带宽不受限于a d c 的最高实时采样率，模拟前端才是模拟带宽的决 定因素。本论文中设计的数据采集系统的模拟带宽为1 g h z 。 2 1 4 垂直分辨率 在数字存储示波器中，屏幕上的点不是连续的而是“量化”的，分辨率反映 存储信号波形细节的综合特性，它又包括了垂直分辨率( 电压分辨率) 和水平分 辨率( 时间分辨率) 。 参 考 电 压 率对显 参考电压 第二章数据采集系统总体方案设计 a d c 通过把采样电压和参考电压进行比较来确定采样电压的幅度。构成a d c 所用的比较器越多，a d c 可以识别的电压层次也越多。这个特性称为垂直分辨率。 垂直分辨率越高，则示波器上的波形中可以看到的信号细节越小，如图2 5 所示。 垂直分辨率用比特来表示，按照数字存储示波器的一般选择原则，通常都选 择为8 位，这个指标是由元器件来保证的。在本设计中，我们选择的a t 8 4 a d 0 0 1 的垂直分辨率为8 b i t 。 2 。1 5 存储深度 存储容量通常定义为获取波形的取样点的数目，用直接存放a d 变换后数据 的获取存储器的存储单元数来表示。 在数字存储示波器内，记录时间、取样速率以及存储深度三者之间的关系， 可以用下面的公式来表示： 记录时间= 纂鍪 协， 本设计中采用的显示屏每屏方向有1 2 大格，则： 记录时间= 扫描速度( t d i v ) 1 2 ( 2 2 ) 由以上公式可知： 取样速率= 石器 ( 2 - 3 ) 由以上式子得知，若两台示波器以同样的取样速率工作，则存储深度较深的 示波器可以记录更长时间的波形信息。 存储深度还与波形的缩放能力有关，若示波器的存储深度不够，在水平方向 上将信号放大，造成信号的水平分辨率变差，容易造成信号的失真。 通过以上分析，我们知道数字存储示波器的存储深度越大，则数字存储示波 器存储采样数据的能力越强，尤其更善于捕获像毛刺这类通常偶尔发生的信号， 但是随着存储深度的不断加大，其成本和硬件实现难度也会越大，在本项目中， 存储深度设定为8 m b c h 。 9 电子科技大学硕士学位论文 2 1 6 触发 触发的作用就在于保证每次采集的数据，都是从输入信号上的一个精确确定 的点作为参考点来显示，显示波形重复而且稳定，如果没有触发电路在屏幕上看 到的将是杂乱无章的现实波形，有无触发信号对显示波形的影响如图2 - 6 所示。 图2 6 有无触发信号对显示波形的影响 本论文的研究内容所涉及的数据采集系统要求的触发功能主要有： 触发方式：正常触发、单次触发、自动触发 触发类型：边沿触发、视频触发、脉宽触发、斜率触发 触发释抑：o 1 u s l o o m s ( 以0 1 d i v 步进) 2 1 6 1 触发方式 触发模式影响数字存储示波器搜索触发的方法。一般的数字存储示波器都具 有以下几种触发模式来产生触发脉冲【5 1 ： 1 、自动模式：这是一种最常用的触发模式。当示波器在一定时间内检测到触 发信号时由硬件强制触发使得系统完成一次采集过程。有信号显示信号，没有信 号显示水平基线。此工作模式适合显示屏需要不断刷新的观测过程，如果被测信 号的信号频率较低，则波形显示有可能无法同步。 2 、正常模式：示波器工作在这种模式下时，只有检测到触发信号时才产生有 效的触发，并将最后捕获到的信号冻结显示在屏幕上。如符合触发条件，再次进 1 0 第二章数据采集系统总体方案设计 行捕获，清除上次信号，保留冻结此次的波形。如果没有适合设定条件的事件出 现，那么示波器会直等待该事件，在显示屏上会看不到波形的刷新，示波器没 有任何显示。 3 、单次模式：当输入的单次信号满足触发条件时，进行捕获( 扫描) ，将波 形存储和显示在屏幕上。此时再有信号输入示波器不予理会。需要进行再次捕获 必须进行单次设置。该模式主要用来捕捉低重复率事件或瞬态事件。 2 1 6 2 触发类型 在当今的信号测量中，数字存储示波器因其多样的触发方式得到了广泛的应 用。随着数字电路的应用越来越普遍，越来越多的数字触发功能被应用到触发控 制电路中。除了最基本的边沿触发之外，较普遍的数字触发类型有视频触发，脉 宽触发和斜率触发等。 边沿触发类型通过在波形上查找指定极性和电压电平识别触发。按照信号极 性包括上升沿触发和下降沿触发。设定一个适当的触发电平以后，出发电路开始 捕捉触发脉冲，完成数据采集。显示出来的波形是以信号的某个上升沿或某个下 降沿为触发参考点的。 视频触发用于捕捉r 设备的复杂波形。通过专用的视频信号分离电路，将视 频信号的行、场同步信号分离胡来，送触发电路产生视频触发。触发电路检测视 频信号的行场同步信号。在场触发模式中，可以设置奇场触发、偶场触发、指定 场触发和所有场触发；在行触发模式中，可以设置每行触发或指定行触发。 脉宽触发用于捕捉指定宽带的正脉冲或负脉冲。脉宽触发所检测的触发脉冲 串是由示波器触发通道产生的。正脉冲指高于当前触发电平的比较器输出信号， 而负脉冲指低于当前触发电平的比较器输出信号。 斜率触发指的是信号的上升时间或下降时间。有正斜率和负斜率之分。这种 触发类型用于捕捉满足指定条件的信号上升或下降部分。 2 1 6 3 触发释抑 一些信号具有多个可能的触发点，如图2 7 所示的数字脉冲信号，这种信号从 较长的时间周期内来观测，它是重复的周期信号，但是在短时间内情况则不然， 在正常模式下，触发电平设置在虚线所在位置，触发类型设置为上升沿触发，这 个信号波形在一个周期内的1 、2 、3 、4 点的位置均满足触发条件。这样一来，系 电子科技大学硕士学位论文 统通过正常触发采集到的波形就会出现混迭的现象，为解决这个问题，采用了触 发释抑功能，即在各次扫描之间加入延时，在延时的时间间隔之内不允许触发， 等延时时间到后再允许触发，使得扫描的每次触发总是从相同的信号沿开始。从 而得到稳定的波形显示。 12341234 l 2 34 图2 7 有无触发释抑对一种特殊情况下的数字脉冲信号显示波形的影响 2 2 关键技术难点与解决途径 通过以上对目标系统的技术指标进行分析，结合数字存储示波器的基本原理， 不难发现，设计该数字存储示波器的数据采集与控制电路存在的关键问题如下： 数据采集端的分时采样技术 高速海量数据流的接收和存储技术 系统工作时钟的设计 数据采集系统的逻辑控制技术 针对以上四个关键技术难点，在本设计中采用了以下的解决措施： 1 、采用双通道a d c ，每个通道的模数转换器最高实时采样率为1 g s a s ，在交 错模式下分相采集，再将采集到波形数据按照采样时刻的先后顺序拼合起来，达到 2 g s a s 的采样率。 2 、利用s t r a t i xi i 系列f p g a 提供的带有动态相位调整电路的专用差分数据 接收器设计高速差分数据接收通道将数据接收并降频，同时高速数据采集意味着 单位时间内内会生成大量的波形数据，通过选用大容量的s r a m 芯片作为片外存 储器，并通过逻辑锁定和时序约束调整f p g a 内部和i o 的时序，保证数据存储过 程和数据读取过程的准确性。 1 2 第二章数据采集系统总体方案设计 3 、系统选用可程控的高频时钟芯片作为数字化时钟源，作为a d c 的采样时 钟，f p g a 接收a d c 的数据锁存差分时钟作为系统的工作时钟。 4 、系统采用了高密度大容量的f p g a 芯片，利用其高度集成性、内部丰富的 逻辑资源及外围i o 资源来设计复杂的数据采集和控制电路以及其他示波器功能 电路，大大地降低了成本，缩短了设计周期。 2 3 目标系统设计方案总体结构 通过对目标系统主要技术指标的分析，同时在研究剖析数字存储示波器工作 原理的基础上，本系统总体上采用了a d c + 高频时钟电路+ f p g a + d s p + 片外s r a m 的结构模式，这是目前数字存储示波器采用的较为成熟的方案，灵活性强，并且 具有很好的继承性和移植性。 总体框图如图2 8 所示： 图2 - 8 数据采集系统总体框图 总所周知，数字存储示波器最明显的优于模拟示波器的一点就在于它能够将 待测的模拟信号量化后进行缓存，通过示波器软件系统进行数据的处理、运算、 显示，比如对幅度、频率等各种参量的测量；进行加、减、乘、除、微分、积分、 对数、指数、f f t 等各种数学运算等。采用d s p 正是利用了其强大的数据实时处 1 3 电子科技大学硕士学位论文 理能力【6 1 ，如果采用一般的微处理器对波形数据的处理、显示等就很难达到理想的 波形的实时性更新。 高速高精度的a d c 对采样时钟的精度要求非常高，是整个系统的重要组成部 分。目标系统要求采样时钟频率达到1 g h z ，而目前a l t e r a 和x i l i n x 公司的高端 f p g a 其i o 输出频率最高只能达到8 0 0 m h z t 7 1 。所以需要设计高频时钟电路为 a d c 的提供工作时钟，并且要求其具有非常低的抖动和相位噪声。 数字存储示波器的核心在于较为复杂的数据采集和控制系统，许多功能需要 较为复杂的数字电路来共同完成，而f p g a 高度集成性、内部丰富的逻辑资源及 外围i o 资源提高了系统的集成度，增强了系统的可靠性，同时其特有的灵活性也 为系统提供了不断升级和完善的硬件保障，并且缩短了系统的开发周期，减低了 开发费用【8 】。 1 4 第三章数据采集与控制电路具体设计 第三章数据采集与控制电路具体设计 本设计中，采用f p g a 用来完成数据采集与采集控制电路、部分d s p 接口电 路以及其他示波器功能模块的设计，其内部逻辑电路主要包括以下几个部分： 1 、数据采集接口模块：利用s t r a t i xi i 的s e r d e s ( 串并收发单元) 和d p a ( 动态 相位对准电路) 接收1 g h z 速率的采样数据，并且对其降频成为2 5 0 m h z 速率的数 据流，然后根据差分通道和a d c 数据位的对应顺序以及接收器数据的输出格式， 设计恢复电路，将6 4 位的数据按采样点的格式恢复为连续排列的8 个采样点的格 式，最后在f p g a 与片外存储器之间建立数据存储接口，将采样数据按照一定的 速率和格式写入片外存储器。 2 、采集控制模块：利用采集状态机，配合软件系统完成对整个采集过程进行 管理，按照设定的预触发和后触发数据量完成整个采集工程。 3 、时基电路模块：接收a t 8 4 a d 0 0 1 的输出数据同步锁存时钟作为f p g a 内 部的工作时钟，并且为数据采集系统提供时间基准尺度。 4 、触发控制模块：用来实现信号特征点的捕捉及波形显示的同步。 5 、计算系统接口模块：实现f p g a 和d s p 之间的通信。 6 、内插控制模块：主要完成对内插数据采集过程的控制及相关数据的存储。 7 、其它示波器功能模块：包括数字频率计模块，自动定标模块，峰值检测模 块、粗差值检测模块以及测试模块等。 3 1 可编程逻辑器件 在本设计中，所有数据采集与控制电路都是在可编程逻辑器件f p g a 中设计 实现的。f p g a 是英文f i e l dp r o g r a m m a b l eg a t ea r r a y 的缩写，即现场可编程门阵 列，它是在p a l 、g a l 、c p l d 等可编程器件的基础上进一步发展的产物。它是专 用集成电路( a s i c ) 领域中的一种半定制电路，既解决了定制电路的不足，又克 服了原有可编程器件门电路数有限的缺点。从设计简单的组合电路到复杂的时序 电路设计，设计“s y s t e mo nc h i p ”( 片上系统) 【9 】。此外，f p g a 高度集成性、内部 1 5 电子科技大学硕士学位论文 丰富的逻辑资源及外围i o 资源提高了系统的集成度，增强了系统的可靠性，同时 其特有的灵活性也为系统提供了不断升级和完善的硬件保障，并且缩短了系统的 开发周期，减低了开发费用。 3 1 1 可编程逻辑器件设计流程 高密度复杂可编程逻辑器件的设计流程如图3 1 所示，主要包括了设计构想、 设计输入、功能仿真、设计处理、时序仿真和器件编程及测试等七个步骤【1 0 】。 图3 1 可编程逻辑器件设计流程 3 1 2s t r a tixi i 系列器件介绍 f p g a 用来完成数据采集与采集控制电路、都分d s p 接口电路以及其他示波 器功能模块的设计，对其性能要求主要有以下几点： 1 、选用的a d c 芯片a t 8 4 a d 0 0 1 的l 旧s 数据输出为2 路共3 2 对，所以要 求f p g a 有充分的l v d s 数据通道。 2 、选用的a d c 芯片a t 8 4 a d 0 0 1 的l v d s 数据输出的最大速率达到1 g b p s ， 所以要求f p g a 能够有高速l v d s 数据接收通道。 3 、本文设计的数字存储器的采集与控制电路的复杂性比较高，这就要求片内 具有较丰富的逻辑资源和存储资源。 1 6 第三章数据采集与控制电路具体设计 4 、本文设计的高速数据采集系统要求选用的f p o a 具有比较高的速度等级。 根据以上要求结合教研室现有的实验环境和开发经验，综合评价选择了a l t e r a 公司的s t r a t i x i i 系列的f p g a ：e p 2 s 6 0 f 1 0 2 0 c 4 。 s t r a t l x i i 系列器件是采用12 v 、9 0 r i m 、9 层金属走线、全铜s r a m 工艺制造 的。它的主要特性有内嵌r a m 块、d s p 块、锁相环( p l l ) 和外部的存储器接口 等，同时引入了全新的逻辑单元体系结构自适应逻辑模块( a u 田，增加了源 同步通道的动态相位对准( d p a ) 电路和对新的外部存储器接口的支持如d d r 2 s d r a m 和r l d r a m 。 s t r a t i x l 的平面布局如图3 2 所示，器件左右两边是带有动态相位对准( d p a ) 电路的高速数据通道，器件上下两边是带有高速存储接口功能的i v o 通道。 7 ”? 1 _ _ 一 。di 。hz ： - 。i 一i _ ：i j _ - 1 图3 - 2s 自r a t i xi i 系列器件的平面布局 s t r a t i x i i 系列器件的主要特点如下： i 、拥有1 5 6 0 0 1 7 9 4 0 0 个等效逻辑单元。 2 、在s t r a t i x i if p g a 中，a l t c r a 引入了全新的逻辑单元体系结构自适 应逻辑模块( a u 田，使得器件的性能和资源利用率最优 电子科技大学硕士学位论文 3 、高达9 ，3 8 3 ，0 4 0 比特( 1 ，1 7 2 ，8 8 0 字节) 的可用r a m 空间，工作速 率高达4 5 0m h z ，t r i m a t r i x 存储器由三种不同大小的r a m 块组成，可以真正实 现双端口存储和先进先出( f i f o ) 缓冲器。 4 、s t r a t i xi i 器件包括高性能的嵌入d s p 块，它能够运行在3 7 0 m h z ，并为d s p 应用进行优化。 5 、每个s t r a t i x i i 器件具有多达1 6 个高性能的低偏移全局时钟，它可以用于高 性能功能或全局控制信号。另外，每个区域八个本地( 区域) 时钟将任何区域的 时钟总数增加至2 4 个。 6 、s t r a t i xi i 器件具有1 5 2 个接收机和1 5 6 个发送机通道，支持高达1 g b p s 数 据传送速率的源同步信号。 7 、s t r a t i xi i 器件提供先进的外部存储接口，允许设计者将外部大容量s r a m 和d r a m 器件集成到复杂系统设计中，而不会降低数据存取的性能。 3 2 数据采集接口模块设计 数据采集接口模块完成的功能包括以下三个方面： l 、建立高速差分数据接收通道，将经过a d c 量化后的1 g h z 速率的高速差 分数据流正确接收下来。 2 、设计相应的数据恢复电路，将降频接收下来的波形数据按照a d c 的数据 输出格式和采样点输出时序恢复成连续排列的8 个采样点的数据格式。 3 、设计数据存储接口电路，在f p g a 和片外存储器之间建立数据存储接口， 将波形数据按照一定的速率和格式写入片外存储器。 3 2 1a t 8 4 a d 0 0 1 的主要特点及其工作模式的设置 本设计所采用的a d c 是a t m e l 公司生产的a t 8 4 a d 0 0 1 ，a t 8 4 a d 0 0 1 是基于 b i c m o s 技术的高速a d c ，其主要特点包括 1 2 】： 1 、该器件在一片a d c 上集成了两路( i 和q ) 独立的模数转换器，每路模数转 换器具有8b i t 转换精度，每路模数转换器具有1g s s 的采样率，双路a d c 并行采 样可以达到2g s s 的实时采样率。 2 、a t 8 4 a d 0 0 1 内部集成了1 ：1 和1 ：2 的数据多路分离器( d m u x ) * il v d s 1 8 第三章数据采集与控制电路具体设计 输出缓冲器，可以降低输出数据率，实现高速率的数据存储和处理。 3 、为补偿由于器件参数离散和传输路径差异所造成的采样时钟时延，该a d c 具有采样延时校准功能，有效地避免了因为采样时钟的占空比不等于5 0 而造成 的误差，使并行采样模式下两路a d c 转换保持更高的时序精度。 4 、全功率输入带宽( 3 d b ) 为1 5 g h z ，差分电压输入范围为5 0 0 m v v p p 。 5 、a t 8 4 a d 0 0 1 的所有参数设置均通过三线串行接口实现。 a t 8 4 a d 0 0 1 的工作时序如图3 3 所示。两通道a d c 都使用i 通道输入模拟信 号，外部输入时钟作为i 通道工作时钟，q 通道的工作时钟与i 通道工作时钟同频 反相，在这种模式下，当两通道输入同一模拟信号时，通过交替方式并行采样， a d c 的采样速率为输入工作时钟的2 倍，此外，d m u x 设置为1 ：l 。 模拟输入信号： ：n q 通道采样工作时钟：f 1厂几厂1广几 i 通道采样工作时钟：1n几几n 几厂 ，p i p e l i n ed e l a y - 3 5c l o c k 酬酗 豫 卜岬叫h 卜i q 通道采样数据输出： i 通道采样数据输出： 输出数据随路时钟： 图3 - 3a t 8 4 a d 0 0 1 工作时序图 外部输入时钟为1 g h z ，通过两个采样率为1 g s a s 的模数转换器( i 和q ) 交 替方式并行采样，并将得到的数据按照一定的输出格式组合成2 g s p s 的数据流， 输出数据随路时钟频率为5 0 0 m h z 。 3 2 2 高速差分数据接收通道设计 根据3 2 1 节所述的a d c 工作模式的设置，本论文设计的数据采集系统中，通 道1 、2 的a d c 的数据输出为2 路8b i t - 1 g h z 的l v d s 逻辑的数据，所以对应单 个通道需要在f p g a 片内建立1 6 个高速差分数据接收通道将量化后的波形数据正 确接收，本论文的做法是在采用f p g a 片内专用的s e r d e s 电路，对高速数据流 1 9 电子科技大学硕士学位论文 降频，并且从中恢复出时钟信号，从而将数据接收下来。 s e r d e s 是s e r i a l i z e r 和d e s e r i a l i z e r 的英文缩写，即串行收发器，顾名思义， 它由两部分构成：发端是串行发送单元s e r