（测试计量技术及仪器专业论文）6gsps数字示波器关键技术研究.pdf

摘要 摘要 随着现代通信的发展，测试手段的提高，开发人员对数字示波器的采样率及 带宽提出了更高的要求。 本文介绍了6 g s p s 数字示波器的一些关键技术，包括高速数据采集技术，多 片a d c 交替采样技术，示波器触发系统，高速信号完整性等，提出了系统的实 现方案，完成了系统采集与触发系统中关键模块的设计，并对设计和调试中出现 的问题进行了分析，提出了实际的解决措施。 本文主要研究内容： 1 数据采集系统设计。数据采集系统是示波器的核心部分，本系统是基于 两片a d c 拼合、采用多路数据分相存储技术，实时采样率达到了6 g s p s 。系统采 用a d c + f p g a + d s p 的系统构架，利用两片a d c 交替采样以及每片4 路数据流 并行分相存储技术，在有效降低每路数据的传输速度同时，及时存储大量数据。 2 示波器控制及功能模块：示波器控制及功能模块包括时基电路，峰值检 测，硬件频率计和外围器件配置等，通过d s p 的控制字发送加上f p g a 的时序控 制保证达到配置的目的。 3 触发电路的设计。触发电路能够保证每次采集的数据，都是从输入信号 上的一个精确确定的点开始，从而显示稳定的波形。在本文中主要涉及到边沿触 发，预触发，后触发和视频触发的设计。 4 最后，本文分析了高速p c b 布板中可能出现的信号完整性问题，并给出 了系统调试过程遇到的一些问题与解决方法。 关键字：数字示波器，高速数据采集，交替采样，信号完整性 a b s t r a c t a b s t r a c t w i t ht h ed e v e l o p m e n to fm o d e mc o m m u n i c a t i o na n dt h ei m p r o v e m e n to ft e s t i n g t e c h n o l o g y , ah i g h e rb a n d w i d t ha n ds a m p l i n gr a t ed i g i t a lo s c i l l o s c o p ei sr e q u i r e db y d e v e l o p e r s t h ed i s s e r t a t i o ni n t r o d u c e st h ec r u c i a lt e c h n i q u e sc o n c e r n i n gt h e6 g s p sd i g i t a l o s c i l l o s c o p e ，i n c l u d i n g h i g hs p e e dd a t aa c q u i s i t i o nt e c h n o l o g y , p a r a l l e la d c ss a m p l i n g t e c h n o l o g y , t r i g g e rs y s t e m sa n dh i g h - s p e e ds i g n a li n t e g r i t yi s s u e s t h ei m p l e m e n t a t i o n s c h e m eo fs y s t e mi sa d v a n c e d ，a n dt h ea c q u i s i t i o na n dt r i g g e rs y s t e mi sa c c o m p l i s h e d t h ep r o b l e m so c c u r r i n gd u r i n gd e s i g n i n ga n dd e b u g g i n ga r ea n a l y z e da n ds o l v e d t h e p r i m a r yw o r k si nt h i sd i s s e r t a t i o na r ep r e s e n t e da sf o l l o w s ： 1 t h ed e s i g no fd a t aa c q u i s i t i o ns y s t e m i ti st h ec o r eo fd i g i t a lo s c i l l o s c o p e t h i s 6 g s p s 、s a m p l i n g r a t es y s t e mi sb a s e do n am o s a i cm e t h o do ft w oa d c sa n d m u l t i c h a n n e ld a t as t o r a g et e c h n i q u e t h et e c h n i q u e so ft w oa d c sa l t e r n a t i n gs a m p l i n g a sw e l la s f o u r - w a y d a t a s t r e a mp a r a l l e l s t o r a g ef o re a c hc h i p ，w h i c hu s e dt h e a d c + f p g a + d s pa r c h i t e c t u r ec a nr e d u c ed a t at r a n s m i s s i o no fe a c hc h a n n e le f f i c i e n t l y a n da l s os t o r el a r g ea m o u n t so fd a t ao p p o r t u n e l y 2 t h ea c q u i s i t i o nc o n t r o lm o d u l e si no s c i l l o s c o p e t h ec i r c u i tm o d u l e so ft i m e b a s e ，p e a kd e t e c t i o n ，h a r d w a r ec y m o m e t e ra n dt h ec o n f i g u r a t i o no fp e r i p h e r a ld e v i c e s a r ei n t r o d u c e ds i m p l yi n t h i sa r t i c l e t h e ya l ec o n t r o l l e db yw o r d sw h i c hc o m e 丘o m d s pa n dt h et i m i n gi nt h ef p g a 3 t r i g g e rs y s t e m t r i g g e rc i r c u i tc a ne n s u r et h a tt h ei n p u ts i g n a lb es a m p l e db ya l l a c c u r a t ep o i n ta n dd i s p l a ys t a b l ew a v e f o r m t h i sa r t i c l ei n t r o d u c e st h ee d g et r i g g e r , p r e t r i g g e r , p o s - t r i g g e ra n dv i d e ot r i g g e r 4 f i n a l l y , t h i sa r t i c l ea n a l y z e sh i g h s p e e ds i g n a li n t e g r i t yi s s u e sw h i c hm a yo c c u r i nl l i 曲- s p e e dp c b t h ep r o b l e m sd u r i n gd e s i g n i n ga n dd e b u g g i n ga r ea n a l y z e da n d s o l v e d k e y w o r d s ：d i g i t a lo s c i l l o s c o p e ，h i g h - s p e e dd a t aa c q u i s i t i o n ，a l t e r n a t i n gs a m p l e ，s i g n a l i n t e g r i t y i i 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 日期：刎年月加 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：逝导师签名：继鱼 隰哆、厂月涉珀 第一章引言 第一章引言 示波器是测量电信号波形的仪器，它能形象显示电压随时间变化的波形并可 测量频率和相位等参数，同时可经过各种转换器对光、声、热、磁和电流等信号 进行间接的测量，是一种综合的信号特性测试仪器。示波器是观察电路实验现象、 分析实验中的问题、测量实验结果必不可少的重要仪器，在电工、电子和电气测 量领域具有广泛应用【1 1 。 1 1 数字示波器简介 数字示波器是一种新型的示波器，主要以模拟信号调理通道、a d c 转换器、 数据缓冲器及微处理器为核心，输入被测信号经过a d c 转换器将模拟波形转换 成数字信号，存储在数字缓冲器中；显示时，再从缓冲区中读出，利用微处理器 将采样的数据进一步处理后输出送至点阵液晶显示器显示成波形。 数字示波器主要用于高精度测量和分析，在取样率上从最初取样率等于两倍 带宽，提高至五倍甚至十倍，相应对正弦波取样引入的失真也从1 0 0 降低至3 甚至1 嘣2 1 。数字示波器首先能够同时在多个通道上捕捉像电源开、关或故障发生 这样的单次瞬态事件；能够在所获得的波形上完成幅度和时间参数以及波形运算 等功能，加上微处理器能够完成更复杂的数学运算，如积分、倒数、指数、对数、 平均、数字滤波、极值、f f t 等；能够提供与数字示波器兼容的存储卡或u s b 接 口，容易与许多绘图仪和打印机相连来进行高质量的硬拷贝；能够提供许多模拟 示波器所没有的触发能力；能够提供自动测试功能，简化了使用者的操作，使仪 器具有智能化p j 。 1 2 高速数据采集技术和国内外发展现状 现代通信技术的发展对数据采集的速率提出了越来越高的要求，特别是对宽 带、超宽带雷达和软件无线电，不但要求数据采集系统有高的采样率，还要有较 高的采样精度。由于受到a d c 速度的限制，般只能采用低速a d c ，通过特定 的方法，实现对宽带信号的采集。一种方法是等价采样技术，但该方法只适用于 电子科技大学硕士学位论文 周期信号的采集；另一种方法是在本设计中使用的多路交替采样技术1 4 】。本系统 采用两片采样率为3 g s p s 高速a d c 来拼合6 g s p s 的数据。采用这种方案对现有 的a d c 依赖较小，可满足更高速率系统的要求，有利于进一步扩展。 在高速数据采集电路中，设计者不仅要关注电路的功能，性能往往要更重要 一些。近年来n s 、e 2 v 等公司都开发了高速a d c ，比如a d c 0 8 3 0 0 0 、e v 8 a q l 6 0 等，它们的共同特点是经采样后都会分多路降速到1 g h z 以下以l v d s 电平标准 传输采样数据。目前中高端f p g a 的数据接收速度都可达到1 g h z 的l v d s 信号， 6 0 0 m h z 的t t l 信号，所以电路搭起来实现功能已不再难。电路性能方面我们不 仅要设计可靠的电路保证信号能够正常的接收下来，还要注意信号完整性这个无 形而又很容易遇到的问题，比如信号传输的阻抗匹配、串扰、传输线的阻抗不连 续，信号电源地分层不合理等。 从目前来看，国外的数字示波器仍然是市场上主流产品。其中美国泰克( t e k ) 公司的示波器一直处于领先地位，被世界公认为示波器的权威。近来t e k 推出的 d p o 系列示波器具有独特的保证高信号保真度的获取结构能够利用最先进的触 发系统，提供快速瞬态信号或重复信号的多通道获取，显示和所有测量的有效修 正，先进的波形处理。d p 0 4 0 0 0 示波器具有3 5 0 m h z 1 g h z 的带宽，2 通道或4 通道，采样率为2 5 g s p s ，存储深度可达1 0 m 通道，内部采取高保真读的获取技 术，操作简单。力科( l e c r o y ) 公司在示波器方面世界排行第三，它也推出了各 种型号的示波器，并具有它独特的特点：能够自动测试3 2 种参数。如果要捕捉罕 有或复杂的信号，可以选用聪敏触发中所有的漏失触发。它的示波器的另一个特 点就是存储长度长，长存储提供高的分辨率，l e c r o y 独有的存储管理系统，配合 其先进的峰值检测电路，使得整个波形在单一屏幕显示，即可即时找出毛刺及干 扰的所在，确保在任何扫描速度工作，都能够保持较高的采样率1 3 1 。安捷伦公司 推出业内首款具有1 3 g h z 实时带宽和4 0 g s p s 采样率的示波器和探头测量系统 ( a g i l e n ti n f i n i i u md s 0 8 0 0 0 0 和i n f i n i i m a xi i 系列) ，从而突破1 0 g h z 的带宽壁 垒，新系统适合于设计高速串行总线、r f 和无线产品，以及其它超高速电子产品 的测量和设计。表1 - 1 为本方案与国外同等水平数字示波器参数对照表。 中国本土示波器制造商一方面增强中国市场的进军力度，另一方面也紧贴市 场的需求，最大程度的满足用户的实际使用需求。国内的普源精电在数字示波器 的研究上投入了大量的精力，其d s l 3 0 2 c a 提供达2 g s p s 的实时采样速率，存储 深度为1 0 k 采样点( 单通道) ，5 k 采样点( 双通道) ，触发功能包括：边沿、视 频、脉宽、斜率、交替等，并有可调触发灵敏度，用户可用一台示波器同时观测 2 第一章引言 模拟和数字信号，可以在各种复杂信号中稳定触发；显示器采用1 6 位彩色t f t 液晶显示系统。它还具有诸如模拟显示、数字滤波器、波形录制、波形亮度调节、 u s bh o s t 功能，并支持u 盘和u s b 接口打印机，满足客户多方面的操作需求， 使用户在测试过程中，达到一次多测量的功能需求。 表1 - 1 本方案与国外同等水平数字示波器参数对照表 鼢v e r u n n e r 型号t d s 5 1 0 4 b d s 0 8 1 0 4 a 本方案 6 1 0 0 a 输入通道 4442 模拟带宽( 3 d b ) 1 g h z1 g h z1g h z1 g h z 上升时间 3 0 0 p s4 0 0 p s4 0 0 p s3 5 0 p s 实时取样率 5 g s p s4 g s p s5 g s p s 6 g s p s 数据记录长度 8 m p t s1 m p t s 4 m p t s1 2 8 m p t s 垂直分辨率 8 b i t8 b i t8 b i t8 b i t + ，一，f f t ， 波形运算分析+ ，一，f f t + ，一，f f t + ，一，f f t 数字滤波 边沿、视频、 边沿、视频、边沿、视频、边沿、视频、 触发模式 脉宽等脉宽等 脉宽等脉宽等 1 0 4 英寸8 4 英寸1 0 4 英寸6 4 英寸t f t 显示屏 高亮显示屏高亮显示屏高亮显示屏液晶显示器 研制单位美国t e k 美国a g i l e n t 美国l e c r o y 电子科大 国内对数字存储示波器技术的研究开展较晚，同时由于受芯片技术条件的限 制，和国外的先进技术尚有一定的差距，指标普遍偏低。目前国内厂家生产的高 速数字存储示波器产品，一般都采用可以购买到的低速a d c 拼合来搭建相对高 速的信号采集系统，最高实时采样率只达到2 g s p s ，带宽也才达到5 0 0 m h z ，这 些指标远低于国外先进产品，无法满足现在高速电子产品测量的要求，而且国内 产品在存储深度上也较国外产品有一定的差距。 因此，我国距离高速数字存储示波器技术的国际先进水平还有很大差距。尽 快缩小差距，掌握高速数字存储示波器技术是当前电子技术发展的急需，需要不 断加大投入和深入研究，开发出高速数字示波器。 电子科技大学硕士学位论文 1 3 课题背景及选题意义 在当前实际的应用中，带宽1 0 0 m 以下的示波器已逐渐不能满足用户对高速 信号的数据采集和波形研究，特别是在一些需要在极短时间内完成大量数据采集， 进行实时处理的场合，需要更高性能的示波器来实现需求。 由于芯片技术条件落后，我们只能采用相对低速的a d c 来拼合高采样率的 系统，利用f p g a 技术和时间交替采样技术搭建一种基于f p g a 的高速高精度数 据采集系统。数字示波器中还有触发系统非常重要，这也是数字示波器区别于模 拟示波器的最大特点，数字示波器有丰富的触发源可以选择，包括单次脉冲、信 号边沿、视频信号的触发等，触发系统能够捕捉到毛刺等信号畸变的部分。 因此制作拥有更高采样率，更大数据存储深度，更全面触发系统的数字示波 器成了目前的主流研发方向，本系统便是沿着这个方向搭建并研制的。本设计所 在的项目提出了6 g s p s 实时采样率、6 4 k 存储深度的宽带高速数字存储示波器方 案，可适应现代时域测试的需要，满足复杂系统测试中对各种不同频率信号的快 速、精确地捕捉，记录和分析的需求。虽然国外已有类似指标，甚至高于本项目 指标的仪器问世，但是价格非常昂贵。所以，研制宽带高速数字存储示波器是当 务之急。 1 4 论文主要研究目标及任务 根据设计要求，本论文研究的高速数字示波器中需要达到以下关键技术指标： 系统最高实时采样率：6 g s p s 垂直分辨率：8 b i t s 模拟输入带宽：1 g h z 系统存储深度：6 4 k b y t e s 触发方式：自动、正常、单次 触发源：通道信号，视频信号 数字系统设计是本论文的主要研究部分，而采集和触发系统的逻辑功能设计 是数字部分的最重要的环节，另外高速数字逻辑中的时序保持也是主要研究方向 之一。采集系统利用两片8 位精度的a d c 交替采样拼合、采用多路数据分相存 储技术实现最高实时采样率为6 g s p s 的目标；实时采样存储的数据存在f p g a 内 部b l o c k 洲构成的f i f o 中，既避开了外置专用f i f o 价格昂贵和速度不高 4 第一章引言 的问题，也充分利用f p g a 的片内资源。触发系统能够保证波形稳定的显示在屏 幕上，触发方式包括了自动、正常和单次触发；触发信号主要由通道信号经过高 速比较器产生，然后送入f p g a 决定波形的触发位置；视频触发则由视频信号分 离器分离行场频来分别触发。 本论文由高速数字示波器的整体设计方案展开，重点介绍了其中的一些关键 部分如采集系统、触发系统和布p c b 板时的信号完整性，包括数据的接收、缓存、 时钟处理、控制模块、通道触发及视频触发的设计等。以下章节将围绕这些展开 描述。 电子科技大学硕士学位论文 第二章6 g s p s 数字示波器系统方案关键技术及主要芯片选型 本项目研制的高速数字示波器主要由三大功能模块组成，分别为信号调理模 块：主要由宽带模拟通道和触发通道组成；数据采集与处理模块：主要由高速 a d c 、时钟电路、f p g a 、存储以及接口电路组成；控制及显示处理模块：主要 由d s p 处理器和其外围辅助电路、真彩液晶显示屏组成。其中最关键的部分在数 据采集和触发系统的设计上，另外还包括p c b 的布板、信号完整性和大功率电源 的设计等。 2 1 数字示波器的基本原理 现代数字示波器发展到现在已有二十多年的历史，相关技术已很成熟，一般 来说，通用的双通道数字示波器的结构框图如图2 1 所示。 触发器 图2 1 通用双通道数字示波器结构框图 被测信号进入数字示波器后，首先送到模拟信号调理通道，经模拟通道运放 后送到a d c 器件，这里就需要模拟通道有足够的带宽保证信号能够无失真的输 出；a d c 转换器将输入端的信号转换成相应的数字信号并缓存到高速存储器中； 存储器中的数据用来在示波器屏幕上重建信号波形；信号处理器利用数字信号处 理技术对采样得到的数字信号进行相关处理与运算，如f f t 、插值和滤波等；最 6 第二章6 g s p s 数字示波器系统方案关键技术及主要芯片选型 后将波形送到屏幕上去显示，完成一次采集过程。同时在此采集过程中触发电路 不断监测输入信号，看是否出现触发状态，触发条件决定了波形的起始位置，触 发系统能够保证被测波形能够稳定的显示到屏幕上。 2 2 系统设计方案 数字示波器的一个明显特点就是能够对采集数据进行幅度、频率等各种参数 的运算，并且采集的波形在l c d 上显示时更新速率越高就越能提高再现波形的实 时性，这样如果采用一般的微处理器对波形数据的处理、显示等就很难达到理想 的波形实时性更新，所以我们采用了f p g a + d s p 结构，充分的利用d s p 强大数 据处理功能和f p g a 灵活的电路设计特点和丰富的硬件资源，使总体结构有效、 可行p j 。鉴于示波器的特点，本设计采用的总体方框如图2 2 所示： 信号调理模块 数据采集与 ： 控制及显示 i 处理模块 ! 处理模块 一剿复+ 遍 图2 - 26 g s p s 数字示波器结构框图 本系统由模拟通道、触发电路、两片a d c 芯片、f p g a 、时钟产生及分配电 7 电子科技大学硕士学位论文 路、内存条、人机交互接口、d s p 及它的s r a m 等组成。外部送入的模拟信号经 信号调理模块后，送入两片a d c 及触发电路中；数字化时钟芯片可以产生1 5 g h z 或者7 5 0 m h z 的单端时钟，此时钟经b a l u n 或有将单端信号转换为差分信号功能 的芯片转换成差分时钟送到a d c ；两片a d c 将时钟内部相移后交替采样得到的 数据及数据同步时钟送到f p g a ，同时触发电路也将触发信号送入f p g a ；f p g a 接收并存储采集到的数据，然后进行初步处理，送入内存条或者d s p 做进一步的 数据处理，最后显示到液晶屏上提供给用户。 本高速数据采集系统设计中，存在的关键问题如下： 1 a d c 数据采集的时间交替采样技术。 2 高速数字化时钟产生及时钟分配电路的设计。 3 。高速数据流的分相存储及处理。 针对以上三个关键技术难点，在本设计中采用了以下的解决措施： 1 系统选用两片a d c 0 8 3 0 0 0 进行时间交替采样，由于a d c 0 8 3 0 0 0 具有内部 移相的功能，将其中一片a d c 的采样时钟做9 0 。相移，两个a d c 共输出8 路每 路8 位的7 5 0 m h z 数据流，最终采样率拼合到6 g s p s 的高速采集方案。这样就可 以使用较低速的a d c 实现高速的采集系统，这样降低了系统设计难度，系统的 稳定性也有所提高； 2 选用可程控的数字化时钟芯片构成高频采样时钟产生电路。我们可以通过 软件配置的方法改变时钟的工作方式及输出时钟频率，提高了系统的多样性及可 操作性。在采集低速信号时a d c 可以工作在低速时钟下，使得系统的整体功耗 能够有所降低。 3 采用高密度高速的f p g a 作为主控芯片，采集系统缓存数据必需的f i f o 能够建在f p g a 内部的b l o c kr a m 中，数据能够无失配的存储下来，在时序及 功能上能够比较容易控制，节约了设计的成本，并提高了整个系统的速度。 本方案的时钟部分具体连接方法如图2 3 所示，l m x 2 5 3 1 产生输出功率约 3 d b m 左右的1 5 g h z 时钟，然后经过l m k 0 1 0 0 0 将时钟信号由单端形式转化为差 分形式后分配到两个a d c 。 触发电路的作用就是产生同步信号，保证每次扫描的时候，都从输入信号上 某一精确的点开始，如果没有触发电路，在屏幕上看到的将会是具有随机起始点 的很多波形杂乱重叠的图像，导致无法观察。前端触发通道提供了对多路触发源 的选择功能。本系统触发源有：通道信号触发、外触发、行频触发、场频触发。 触发源选择电路选定触发源后，分别输入到高速比较器和视频触发电路，产生边 第二章6 g s p s 数字示波器系统方案关键技术及主要芯片选型 沿同步信号和视频同步信号。 在很多时候，我们关注的波形部分并不仅仅是引起触发的信号点后面，有可 能是在触发后的一段时间或者触发前。这就需要示波器能够采集到触发事件前一 段时间和后一段时间的波形，提供给用户观察研究。 图2 - 3 系统使用的时钟方案 2 3 系统所用芯片的选型 2 。3 1a d c 器件的选型 本项目示波器需要达到6 g s p s 的采样率，同时又要有1 g h z 的带宽，经过采 购渠道、芯片功能性能、功耗等方面的综合评价，我们选择了国半( 美国国家半 导体) 公司的a d c 器件a d c 0 8 3 0 0 0 。 a d c 0 8 3 0 0 0 是国半公司生产的一款低功耗、高性能的c m o s 模数转换器件， 8 位分辨率，最高采样速度可达到3 4 g s p s 。它具有如下几个特点【5 j ： 1 采用1 9 v + 0 1 v 的单电源供电，模拟部分与数字部分都是1 9 v ，供电时 只需要将两部分用电感隔开即可； 2 采用差分时钟输入，增加时钟传输线上的抗噪声能力； 3 内置采样和保持电路； 9 毫司 电子科技大学硕士学位论文 4 可选择s d r 方式或者d d r 方式输出时钟； 5 最大信号输入带宽3 g h z ； 6 数据流及数据同步时钟输出采用l v d s 信号模式： 7 在被测信号输入7 4 8 m 时，有效位数7 0 b i t s ( 典型值) ，s n r 为4 4 d b ； 8 具有时钟相位调整的功能，精度达到2 1 5 f s ，在多片a d c 一起工作时，可 以内部调整a d c 的采样时钟做相移。 9 对芯片配置时可以选择s p i 接口配置或芯片的一些专用配置引脚外部配 置； 1 0 正常工作功耗典型值：1 8 w ，处于i d l e 模式时只有2 0 m w ； 1 1 输入f u l l s c a l e 范围可以选择6 0 0 m v p p 或者8 0 0 m v p p ，还可以调节输入 偏置； a d c 0 8 3 0 0 0 的内部逻辑图如图2 4 所示： 图2 4a d c 0 8 3 0 0 0 的内部逻辑图 v i n 是模拟被测信号输入通道，c l k 是差分时钟输入端口，要求是交流耦合 输入。c o n t r o l ，i n p u t s ，s e r i a li n t e r f a c e 是s p i 控制模式的控制字输入端口。d a 、d b 、 d e 、d d 是采集数据的输出，每路位宽都是8 b i t s ，传输速度为7 5 0 m h z 。d c l k 是用于同步输出数据的差分时钟。o r 和c a l r u n 是被测信号超出测量范围和校准 电路运行的状态指示输出。 如图2 5 所示，输入采样时钟在两个时钟周期内的上升沿和下降沿分别采样， 经过大约1 4 个采样时钟周期延迟后在输出数据同步时钟d c l k 驱动下将采集到 1 0 畴 n 碥 岫柚 毗的 = 锶测 第二章6 g s p s 数字示波器系统方案关键技术及主要芯片选型 的4 个数据分别放到a 、b 、c 、d 四个通道上，在接收端只需要按照顺序读取即可 获得采集的数据。 黜二二二【二三巫亚巫巫二 亟巫互巫互二 一 产 d c l k + d c l k - ，二： c = = = = = 二= = = = | 匕：二：二二二： ( 0 + p 恤) l j l 一 0 。茹d c l k - p h a 。) ：( = = 二= = = = = = x ： f 。j k l 一 图2 5a d c 0 8 3 0 0 0 采样时序图 在本设计中，由于一片a d c 要进行时钟相位的调整，而用专用引脚外控模 式不能实现这一功能，因此配置a d c 必须使用外部s p i 控制其内部寄存器值的 模式。s p i 控制也更方便、灵活，可以通过程控的方式改变a d c 的工作模式。时 钟的移相通过改变a d c 内部控制字来实现，将粗调系数设为0 x 2 ，细调系数设为 0 x 7 c ，实现了总相移为1 6 6 p s ，达到了时钟9 0 。的移相。 2 3 2 数字化时钟芯片的选型 在数字示波器的设计中，高速采样时钟电路一直是非常重要的组成部分，一 个低抖动、高性能的时钟决定了a d c 的工作性能，时钟信号的质量直接影响整 个数字电路逻辑的正确性以及整个电路的性能。 当前国内的高速示波器时钟电路的设计有以下几种方式【6 j ： ( 1 ) 以p l l 和v c o 等分离器件构成，这种方式的缺点是占p c b 面积大，且不 易调试： ( 2 ) 以专用的锁相集成芯片女n m i c r e l 2 s y n e r g y 公司生产的锁相集成芯片 s y 8 9 4 2 4 ，其缺点是成本高、功耗大； ( 3 ) 直接利用f p g a 内部的锁相环倍频电路产生高频时钟，其缺点是时钟精 度不高。 由于本设计中a d c 最高采样率为3 g s p s ，要求采样时钟为1 5 g h z ，时钟产生 电子科技大学硕士学位论文 电路的设计便成为系统设计的重要环节。经过一些技术指标的选择和综合评定， 本设计选定了美国国家半导体公司的高频时钟产生芯片l m x 2 5 3 1 系列中的 l m x 2 5 3 1 l q l 5 0 0 e 。 l m x 2 5 3 1 是美国国家半导体公司推出的一系列低功耗，高性能的频率合成器。 它内部集成了完整的一锁相环和压控振荡器，并集成了超低噪声、高精度的低 压差线性稳压器l d o ，配合一个高品质的参考晶振，能够使整个系统的抗噪声能 力和稳定性大大的提高。l m x 2 5 3 1 是单片集成电路，使用了先进的b i c m o s 工艺， 具有可编程、调试方便、价格便宜等特点，对于高速采集系统电路的设计有着重 要意义【7 1 。 l m x 2 5 3 1 l q l 5 0 0 e 的输出低频段为7 4 9 5 m h z 7 5 5 m h z ，高频段为 1 4 9 9 m h z - - - 1 5 1 0 m h z 。l m x 2 5 3 1 系统功能框图如图2 - 6 所示，它内部主要包含鉴 相器、环路滤波器、低噪声压控振荡器、串行接口控制电路四个部分。 o 叭一0 。2 v l u n e l u 广 p 厂1 厂 芹并j c h t t r 口e i c p o l l i 。 。 一1 m pi上j 7 r e 口v c o r i ! 1 1 = 珥习h t - 舞卜 ：氅 m w , , e 。i v c o i 磺兰l l 甚彳 坏玲 f t e s g i l d： 上 丁f w l f 1 扭l v 1 i ：= = = 卜 一o s c h一 上 7 _ 1 i 1 o s c h 二i 一a 急，卜一=一 - r y i 温i 一 d t c t k 7 二1 i 翱能l l 谲，t叫 u e c e ：iiip l li i i e ，i 山 图2 - 6l m x 2 5 3 1 系统功能框图 2 3 3 数字化时钟单转差芯片的选型 a d c 的采样输入时钟要求差分交流耦合输入，故我们还需要选择一个合适的 单端转差分的中转器件。有源和无源器件都可以达到要求，为了系统的灵活性更 高，具有可控性，我们采用了有源器件，选择美国国家半导体公司新推出的 l m k 0 1 0 x 0 系列的l m k 0 1 0 2 0 芯片。 l m k 0 1 0 0 0 系列提供一个简单的途径将系统中高性能时钟信号分离出来，具 1 2 第二章6 g s p s 数字示波器系统方案关键技术及主要芯片选型 有低噪声性能，并且和具有时钟精确调节功能的l m k 0 3 0 0 0 l m k 0 2 0 0 0 系列芯片 引脚及封装兼容。它有两个主要特点：是具有两个可控时钟输入( c l k i n 0 和 c l k i n l ) ，用户可以动态的在两个时钟之间切换；二是具有8 路独立的带可编程分 频器和延时调节单元的时钟输出，这些输出可以通过外部引脚( s y n c * ) 轻松的 达到同步功能【8 j 。 l m k 0 1 0 0 0 系统功能框图如图2 7 所示： 图2 7l m k 0 1 0 0 0 系统功能框图 本系统所用差分采样时钟要求输入幅度在0 4 v p p 2 0 v p p ，典型值为o 6 v p p ， l m k 0 1 0 2 0 输出为l v p e c l 电平，其幅度典型值为8 1 0 m v p p ，因而选择了 l m k 0 1 0 2 0 作为采样时钟单端转差分的主控芯片。由于a d c 芯片具有内部移相的 功能且精度很高，所以我们只使用了l m k 0 1 0 2 0 的多路输出的功能。 l m k 0 1 0 0 0 内部包括输入时钟选择模块、输出时钟分频器、输出时钟延时调 节单元、可编程串行控制接口及器件外部控制模块五个部分。时钟信号通过c l k i n 引脚进入芯片内，如果输入是单端时钟，则要求c l k i n 负端通过电容接地。时钟 先经过时钟选择模块决定将c l k i n 0 还是c l k i n l 送入内部的8 个缓存中，时钟 输出由各自输出通道的分频系数及延时大小决定输出的频率及相位。 l m x 2 5 3 1 的供电范围是2 8 v 3 2 v ，l m k 0 1 0 2 0 的供电范围是3 1 5 v 3 4 5 v ， 本系统采用3 2 v 的供电电压，这样可以节约一路电源，也减少了电源层布线的难 度。同时，s p i 接口也可以使用同一个控制器，通过片选的方法分别配置两个芯片， 栅堇量 擞 器 船 怒 c c c c 缸乱 殴乩 c ；乱 吐乩 电子科技大学硕士学位论文 减少了f p g a 用作配置的i o 引脚，达到复用的效果。 2 3 4 电源芯片的选择 电源可分为线性电源和开关屯源两种。开关电源是利用现代电力电子技术， 控制开关晶体管开通和关断的时间比率，维持稳定输出电压的一种电源。开关电 源内部关键元器件工作在高频开关状态，本身消耗的能量很低，开关电源效率可 达8 0 9 0 ，比普通线性稳压电源提高近一倍，目前已成为稳压电源的主流产品。 开关电源以其效率高、体积小、可控性好等优点，在通信、计算机及家用电器等 领域得到广泛应用，特别是目前便携式设备市场需求巨大，d c d c 开关电源的需 求也越来越大，性能要求也越来越高【9 】。 低压降( l d o ) 线性稳压器的成本低，噪声低，静态电流小，这些是它的突 出优点。它需要的外接元件也很少，通常只需要一两个旁路电容。新的l d o 线 性稳压器可达到以下指标：输出噪声3 0 9 v ，p s r r 为6 0 d b ，静态电流6 p , a ，电 压降只有1 0 0 m v 。l d o 线性稳压器的性能之所以能够达到这个水平，主要原因 在于其中的调整管是用p 沟道m o s f e t ，而普通的线性稳压器是使用p n p 晶体 管。p 沟道m o s f e t 是电压驱动的，不需要电流，所以大大降低了器件本身消耗 的电流；另一方面，采用p n p 晶体管的电路中，为了防止p n p 晶体管进入饱和 状态而降低输出能力，输入和输出之间的电压降不可以太低；而p 沟道m o s f e t 上的电压降大致等于输出电流与导通电阻的乘积。由于m o s f e t 的导通电阻很 小，因而它上面的电压降非常低。 如果输入与输出电压很接近，最好是选用l d o 稳压器，可以达到很高的效 率。所以，在把锂电池电压转换为3 v 输出电压的应用中大多选用l d o 稳压器。 虽说电池的能量最后有百分之十是没有使用，l d o 稳压器仍然能够保证电池的工 作时间较长，同时噪声较低。 如果输入电压和输出电压不是很接近，就要考虑用开关型的d c d c 了，因为 l d o 的输入电流基本上是等于输出电流的，如果压降太大，消耗在l d o 上的能 量太大，效率不高。 d c d c 转换器包括升压、降压、升降压和反相等电路。d c d c 转换器的优 点是效率高、可以输出大电流、静态电流小。随著集成度的提高，许多新型d c d c 转换器仅需要几只外接电感器和滤波电容器。但是，这类电源控制器的输出脉动 和开关噪声较大、成本相对较高。 1 4 第二章6 g s p s 数字示波器系统方案关键技术及主要芯片选型 近几年来，随著半导体技术的发展，表面贴装的电感器、电容器、以及高集 成度的电源控制芯片的成本不断降低，体积越来越小。由于出现了导通电阻很小 的m o s f e t 可以输出很大功率，因而不需要外部的大功率f e t 。例如对于3 v 的 输入电压，利用芯片上的n f e t 可以得到5 v 2 a 的输出。其次，对于中小功率的 应用，可以使用成本低小型封装。另外，如果开关频率提高到1 m h z ，还能够降 低成本、可以使用尺寸较小的电感器和电容器。有些新器件还增加许多新功能， 如软启动、限流、p f m 或者p w m 方式选择等。 开关电源的突出缺点是会产生较强的e m i 。e m i 信号既具有很宽的频率范围， 又有一定的幅度，经传导和辐射会污染电磁环境，对通信设备和电子产品造成干 扰。l d o 有较高的电源抑制比，且l d o 是低噪声器件，因此应用l d o 可以有效 地滤除开关电源e m i ，减小纹波输出【l0 1 。 本系统所用主要器件都是大功率器件，用传统的低压降( l d o ) 线性稳压器 已经不能承担如此大的电流，用l d o 也会带来散热过大的问题，因此电源芯片 主要选用了l t ( l i n e a rt e c h n o l o g y ) 公司的开关电源( d c d c ) 。 2 3 5f p g a 的选择 f p g a 是专用集成电路( a s i c ) 领域中的一种半定制电路，既解决了定制电 路的不足，又克服了原有可编程器件门电路数有限的缺点。目前许多计算机辅助 设计和规划的纯软件逐渐变成了实实在在的设计和实体，这些设计在计算机上仿 真通过后，与实际电路功能几乎一致，大大的简化了设计方法和调试过程。 本数据采集系统中f p g a 主要用于采样数据的接收缓存及采集方式控制等， 对f p g a 有较高的要求，主要有： 1 a d c 芯片输出电平为l v d s 方式，两片a d c 共有6 4 对输出，要求f p g a 能够提供足够的差分接收端。 2 a d c 输出的l v d s 信号速度为7 5 0 m h z ，这要求f p g a 的i o 口能够接收 如此高的数据流并能捕获。 3 由于外部f i f o 受速度因素限制，时序也不容易做到，就要求f p g a 内部 有足够多的r a m 资源去搭建f i f o 。 4 系统所用i o 大约3 3 0 个左右，再加上余量要求有3 5 0 以上的i o 口。 5 内部具有差分终端匹配电阻以及内存条i o 的匹配电阻，可以节省布板空 间，对信号完整性也有很大的好处。 1 5 电子科技大学硕士学位论文 基于这些要求考虑，我们选择了x i l i n x 公司的v 5 系列f p g a 中的x c 5 v l x 3 0 芯片，该芯片特点如下【1 1 j ： 1 有2 0 个全局时钟接入口、3 2 条全局时钟线，它们可以对整个器件上的所 有资源( c l b 、b l o c kr a m 、c m t 和i o ) 进行时钟控制，并且还可以驱动逻辑 信号。可以将这3 2 条全局时钟线中的任何十条用于任意区域。全局时钟线仅由一 个全局时钟缓冲器驱动，该全局时钟缓冲器还可用作时钟使能电路或无毛刺信号 的多路复用器。它可以在两个时钟源之间进行选择，还可以切离其中一个失效的 时钟源。 2 v i r t e x 5 时钟管理模块( c m t ) 包括两个d c m 和一个p l l 。c m t 内有专 用布线将各种组件连接到一起。p l l 的主要用途是作为广谱频率的频率合成器， 并且与c m t 的d c m 配合作为外部或内部时钟的抖动滤波器，还可以使用时钟去 歪斜、频率合成、粗粒度相移和占空比编程功能。 3 v i r t e x 5f p g a 共有