（微电子学与固体电子学专业论文）hdlc通道汇聚器设计与验证.pdf

摘要 论文在分析接入网网管汇聚端的基础上，采用数字集成电路自上而下的设计 方法进行了汇聚器设计。在详细分析h d l c 协议和s d 洲缓存规则的基础上， 对汇聚器进行了功能模块划分；采用硬件描述语言v h d l 在行为级对汇聚器的项 层和各个模块进行了设计；使用m o d e l s i ms e6 3 对设计进行了编译和功能仿真； 利用e d a 综合集成工具i s e 对汇聚器完成了综合实现，并通过了测试；利用d c 综合工具在富士通c s 8 6 的标准单元工艺库上实现了网表。 本文设计中实现了多通道的h d l c 成解帧、使用s d 洲作为h d l c 数据的 存储空间、利用队列管理算法管理多通道的数据并实现了6 3 通道到1 的汇聚。采 用分时处理的方法来处理6 3 路h d l c 数据，既提高了速度又节省了资源。汇聚器 设计实现了6 3 路h d l c 数据到一路h d l c 通道的汇聚，最终的a s i c 网表通过了 静态时序分析，可以做后端流程。 关键词：高速数据链路控制队列管理同步动态随机存取存储器仿真综合 a b s t r a c t b 硒e do n 吼a l y z i n gw e b m a s t e r c o n v e r 百n go fm ea c c e s sn e 铆o r k ，也ea g 伊e g a t o r i ss t i l d i e db yu s i n gt o p d o 、v n d e s i g nn o wo fd i 百t a li n t e f a t e dc i r c u i t i td i v i d e s 也e a g g r e g a t o ri n t o 缸1 嘶o n a lm o d u l e sb ya n a l ) ，z i l l gh d l cp r o t o c o la n ds d r amc a c h e r e g u l a t i o n e a c hm o d u l ew a sd e s i 印e d a tt h eb e h a v i o rl e v e l u s i n gv h d l ( v h s i c h a r d w a r ed e s 耐p t i o nl a l l g u a g e ) ，c o m p i l e d 锄ds h u l a t e db ym o d e l s i ms e6 3 t h e s y i l t h e s i z i n ga i l dt e s to ft l l ea g g r e g a _ t o rw 嬲c o m p l e t c du i l d e ri s ee d as y n t h c s i z i l l g c o n d i t i o n t h en e t l i s tw 蠲i m p l 锄即t e db 弱e d0 nt h ef u j i t c s 8 6s t a n d a r du i l i t1 i b r a r y i nt h i sd e s i 弘m u l t i c h 锄e lh d l cf r a m e r 锄dd e 如m e ri sa c l l i e v e d t h es d ram w 雒u s e d 蕊c a c h i i l gs p a c ef o rh d l cd a ：t a u s i n ga 嘶v eq r l l e i l em a n a g 锄e 心w e c o n 臼0 1 l e dt l l em u l t i c h 猢e ld a t 弱锄dc h 锄g c d6 3c h 锄e l si n t 01 c h 锄e 1 u s i n g t i m e s h a r i n gm 姐a g 锄t t h ep r o c e s s i n gs p e e do fda _ i si n c r e a u s e d ，趾dt h er e s o u r c ei s s a v c d t h en e n i s ti sa v a i l a b l ef o rt l l ef 0 1 l o w 血gi cp h y s i c a ld e s i 乒雄e rs t a t i ct i i i l e a 1 1 a l y s e k e y w o r d ： h d l c q u e u em a n a g e m e n t s d r a ms i m u l a t i o n s y n t h e s i s 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名： 圣j 乏，习1 1 日期 p 口7 ，z 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。 ( 保密的论文在解密后遵守此规定) 本人签名： 导师签名： 夏拇葺 牵炖 ， 日期 口7 正形 日期抄抄7 6 第一章绪论 第一章绪论 1 1 研究背景与研究意义 1 ：1 1 接入网网管系统建设 传统的传输网络按照层次建设，划分为骨干网、城域网和接入网，在网管系 统建设上也主要倾向于骨干网和城域网，而在接入网的网管系统上多采取“尽力 而为”的简化策略，以应对接入网线路复杂、技术方案多种多样、接入网设备厂商 众多的局面。正是这种简化才有力地促进了接入网的发展。然而，近年来随着网 络建设成本的降低和网络的不断普及，电信资费也在不断下降，运营商之间的竞 争也日趋激烈。运营商除了在业务种类、带宽、网络资源方面展开竞争以外，在 提高网络服务质量方面也展开激烈竞争，即运营商和网络使用者都越来越重视网 络服务等级协议( s l a ，s e i c e - l e v e la g r e e m 印t ) 。 在一份典型的服务等级协议中，通常会要求网络带宽调整能力、流量统计、 各类客户的流量优先权以及最大故障时间等。这样对接入网的网管能力就提出很 高的要求，不仅需要灵活的配置能力、统计能力，对于故障定位也要求准确而快 速，否则就无法真正达到服务等级协议的要求。但是由于接入网网管系统长期被 忽视，没有成熟的解决方案，而接入网节点数量众多、成本要求苛刻的特性又使 得骨干网、局域网的网管方式不能原封不动的照搬，因此在接入网网管系统的建 设上面临很大的问题。 1 1 2 国内外研究现状 在国内外网络建设发达地区，经过多年建设，网络资源丰富，对于新增或扩 容的接入网，有足够的网管支撑网络，即可以采用现有的d c n 网( d a t a c 0 n m l u l i c 积o nn e 研o r k ) 对接入网进行监控。但由于d c n 网的公用性质，安全性 上存在问题，因此像银行、公安、电力以及一些大型企业通常要求专网专用，建 立相对独立的接入网及网管系统；另外在网络欠发达地区，接入网常常是最先建 设的网络，也不存在任何支撑网络。 这样产生了借用业务通道实现网管连接的内嵌网管方式【1 1 ，也叫内嵌d c n 网。 这种方式不需要支撑网络，因而得到广泛应用。随着接入网的迅速扩张，需要连 接网管的接入点不断增多，要求在一个中心节点网管汇聚端节点能够处理大 量网管通道的协议转换和数据的汇聚。 目前主要的发展方向一是在s d h ( s y n c l d n o u sd i g i t a lh i e r 鲫c h y ，同步数字系 统) 城域网上实现共享以太网环，在网管汇聚点就可以采用低成本的以太网交换 2 ) l c 通道汇聚器设计与验证 机，但这类方法网络规划和配置比较复杂，虽然网管汇聚端设备成本得以降低， 但每个接入点的成本提升，整体成本仍然比较高。例如利用生成树协议等以太网 技术【2 】实现共享以太网环，但该方法专用性过强，很难得到芯片厂商的支持，目前 应用主要靠设备厂商自行开发f p g a 芯片，例如格林威尔等厂商在接入设备中提 供的共享以太网网管方案，但其中私有协议成分较多，普及推广都很困难；从技 术上看弹性分组环( r p r ，r e s i l i e n tp a c k e t 鼬n g ) 是更先进的共享以太网环方案，但 r p r 发展较晚，目前也仅有英飞凌( h l f h l e o n ) 的f r e a t mp o sf r 锄e 胡冲rm a ci c ， c o r t i n as v s t 锄s 的m a d r i di c 等少数几款芯片，带宽以1 0 g 为主，主要用在城域网 中提供以太网业务，完全不可能用于接入网网管上。 另一个发展方向采用星型拓扑，将每个接入点直接连到网管汇聚端i 这样要 求网管汇聚端设备具有多通道数据处理和协议转换能力，目前没有专用的低成本 芯片。如果考虑接入点成本采用低成本的单通道e 血c n l c to v e rp d h ( p l e s i o c h r o n o u s d i 西t a lh i e r a r c h y ，准数字同步系列) 转换器芯片，例如以色列凡公司的i u o l 7 ， 或者韩国n s y s 公司的x b r i d g e 等，则汇聚端设备就需要采用堆叠方式，集成度低， 线路连接也非常复杂；如果直接采用现有的转换汇聚芯片，例如t m s 、i t c h 公司 推出的e m e r m a p p d h ，能够单芯片汇聚1 6 个接入点，但如果该芯片同时实现接 入点设备，则又造成整体设备成本高昂。 1 1 3 论文研究意义 本项目中针对接入网网管系统的特点，采用大规模集成电路技术实现一种汇 聚端芯片，在传输过程中简化掉以太网层协议，直接将网管数据包用 h d l c ( h i g h 1 e v e ld a t al i i l l ( c o n 仃0 1 ) 协议封装后在e 1 中传送，并使用分时处理的方 法在一颗芯片中实现6 3 路网管信息的汇集和过滤，从而实现低成本网管汇聚设备。 芯片支持s d h 的电信总线，可以从电信总线中提取全部6 3 个t u l 2 c 1 2 ( t 曲u t a 叫u n i t1 2 i n u a lc o n c a t e i l a t i o n l 2 ) 时隙的数据，恢复成e 1 ( 电接口) 数 据，并进行g 7 0 4 解帧和h d l c 解封装处理；借用s d 黜州( s y n c h r o n o u sd y n a m i c r a n d o ma c c e s sm e m o r y ) 进行6 3 路h d l c 数据的缓存和汇集；从汇集的h d l c 数 据中过滤筛选出符合要求的数据传递给汇聚端的上层网管系统。 本文研究了从g 7 0 4 解帧处理以后的数据处理，包括h d l c 成解帧、 f i f o ( f i r s ti n p u tf i r s to u 印u t ，先入先出队列) 缓存、队列管理、s d r a m 控制，即实 现h d l c 通道汇聚器。h d l c 通道中传输的数据符合h d l c 协议，在接收数据后 需要先做解帧处理。h d l c 通道控制器作为汇聚端芯片中的关键部分，成功实现 多通道数据的处理和汇聚，从而实现网管汇聚端成本下降。 1 2 论文涉及内容及主要工作 第一章绪论 3 h d l c 通路汇聚器设计主要是利用s d r a m 的大容量存储数据的能力将6 3 路 h d l c 数据缓存并从一路h d l c 通道输出，达到通路汇聚功能。 h d l c 通道汇聚器需要完成h d l c 成解帧功能、队列管理功能、s d r a m 控 制功能，为实现网管数据包的汇聚，这3 个功能需要特别设计；另外为节省电路 资源实现多路通道处理，还引入了分时处理方法，在f p g a ( f i e l dp r 0 伊锄m a b l eg a t e 艋a y ) 上实现6 3 路h d l c 数据的汇聚输出。 在调研接入网网管控制情况后，本项目采用了星型拓扑网络，重点需要解决 汇聚端通道汇聚广播和降低成本问题。本项目设计的专用汇聚端芯片，简化掉以 太网层次，从电信总线复用解复用e 1 数据，直接取出其中网管h d l c 与网管软 件交互，整个设计采用单个芯片完成全部功能，以降低成本，满足市场需求。h d l c 通道汇聚器作为汇聚端芯片的关键模块，利用s d r a m 存储量大的特点和队列管 理算法，实现了6 3 路进1 路出的功能。在电路实现时考虑了h d l c 协议、分时处 理、s d r a m 存储控制等要素，将在第二章详细介绍。 功能模块划分和技术文档编写是数字i c ( 1 1 1 t e 耐e dc i r c u i t ) 逻辑设计的关犁3 。 只有在功能模块划分清晰可实现的基础上，才能设计出高质量的r t l ( r e 西s t e r t m s 衙l c v e l ) 代码。模块的划分以功能为标准，相关的功能放在一个模块下，模 块间连接要尽量少。本论文在详细分析功能要求和协议的基础上，把h d l c 通道 汇聚器分为5 个大模块：l rb k ：h d l c 解帧模块；f i f ow ：写入s d r a m 前平 滑速率模块；t qb l k ：队列管理模块；f i f o ：从s d 洲读出后平滑速率模块； u 1 fb k ：h d l c 成帧模块。利用d l 语言和分时处理的方法基于原一路代码设 计了h d l c 通道汇聚器。编写项层t e s t b e n c h ，对每个模块都利用m o d e l s i ms e6 3 进行了编译和功能仿真，在软件环境下，验证了电路的行为和设想中的一致。 随着深亚微米工艺技术的发展，f p g a 芯片的规模越来越大，其单片逻辑门数 已超过百万门，已可以实现系统集成。本文使用x i l 破s p a r t 锄5 0 0 e 型号( 1 0 0 万 门逻辑) 的f p g a 实现了汇聚端芯片设计，电路规模达9 3 7 ，3 2 7 门。利用其 r a m ( r 觚d o ma c c e s sm e i n o 剐较多的优点，采用分时处理方法处理6 3 路h d l c 数 据的汇聚。 a s i c 网表生成是半定制电路设计的关键一步，r t l 设计功能验证正确，逻辑 综合成网表，通过时序验证等验证流程，就可以转到代工厂进行后端设计。论文 在f p g a 设计完成后继续做了a s i c 逻辑综合，并用内嵌的静态时序分析工具分析综 合结果，没有违例的网表可用于物理设计。 总之，h d l c 通道汇聚器电路使用了数字集成电路自上而下的设计方法。把 整个设计划分成若干个模块，然后对各个模块和项层模块进行设计。具体电路设 计采用同步电路设计的原则，依据相关设计要求实现或调用i p 模块的r t l 级描述。 利用m o d e l s i ms e6 3 仿真工具对模块进行仿真验证。与汇聚端芯片其他模块一起 4 玎) l c 通道汇聚器设计与验证 在) ( i l i i s p a d t a n 5 0 0 ef p g a 现场可编程实现。使用s y n o p s y s 公司的逻辑综合工 具d c ( d e s i 印c o m p i l e ) 对本设计实现a s i c ( a p p l i c a t i o ns p e c i l f i ci n t e 伊a t c dc i r c u i t ) 逻辑综合并通过静态时序分析，实现芯片预综合。 1 3 论文结构安排 本文内容编排如下： 第一章是绪论，概述了论文研究背景、国内外研究现状、研究意义、设计主 要工作。论文设计属数字电路设计前端范畴，根据h d l c 协议、分时处理方法和 队列管理算法实现h d l c 通道汇聚器电路设计，为实现网管软件数据处理做好 h d l c 数据准备。 第二章是h d l c 通道汇聚器的设计分析，包括网络拓扑、汇聚端芯片等设计 背景介绍；h d l c 协议、分时电路和通道汇聚设计原理介绍；s d r a m 控制和相关 f i f o 缓存容量计算介绍等内容。 第三章h d l c 通道汇聚器行为级设计。介绍h d l c 通道汇聚器的模块划分及 每个模块功能。模块按功能划分，保证设计具有清晰的结构【4 】，在功能仿真时方便 信号查看。 第四章功能仿真。使用v h d l 为第三章的电路设计编写测试程序t e s t b e n c h ， 利用m o d e l s i ls e6 3 仿真工具对各个模块进行编译和仿真测试，分析查看输出信 号是否和预期相同，模块是否达到功能要求。 第五章是h d l c 通道汇聚器的f p g a 设计，利用x i l i l l ) 【的集成综合平台i s e 实现f p g a 设计。目前对大多数的数字集成电路来说f p g a 综合能力足够大，实 现后的功能可以保证和m o d e l s i m 仿真结果一致，所以当f p g a 实现后就可以直接 下载到试验板上进行测试。 第六章是利用s y n o p s y sd c 综合工具在富士通c s 8 6 标准单元工艺库上对 r t l 代码逻辑综合，实现网表。本章介绍了逻辑综合的详细的设计过程并对综合 结果进行时序分析。h d l c 通道汇聚器逻辑综合是芯片a s i c 的预综合，为后端设 计做准备。 第七章对全文的工作进行了总结，并对不足之处提出改进意见。 第三章h d l c 通道汇聚器设计分析 第二章h d l c 通道汇聚器设计分析 2 1 内嵌d c n 网络介绍 在现有接入网网管解决方案的对比和总结中，星型网络因为网络拓扑清晰、 配置简单，应用上比以太网环更具优势，如果能解决汇聚端的成本问题，有希望 得到广泛推广。本节将介绍星型网络拓扑、网管汇聚端设备和汇聚端芯片的具体 内容。 21 _ 1 i d l c 通道汇聚器应用的网络拓扑 内嵌网营通道属于d c n 网( d 口bc o 蛐1 】n i c 撕0 nn 时帅r k ) ，一般是一个基于 t c p ，矿协议f n 锄锄i 鲒i o nc o n 0 1p m t o c o 恤t 锄np r o 协c o l 传输控制网际协议) 的综 合业务及网管数据网络。它具有分布式网络计算环境和多级分布式数据仓库，一 个实际用途就是通过广域网把省公司和各分公司的计算机局域网连接起来，作为 电信业务、运营、计费、网管数据传输、多媒体通信等系统的传输通道和通信平 台。 内嵌d c n 网受制于s d h 接入网的环形网络结构，一般只能实现星型或环形 网络拓扑，实现星型的内嵌d c n 网管需要两个端点的设备支持：接八( 业务) 汇聚 层设备作为网管接入点和运营商网管中心设备作为网管汇聚点，暂时将运营商网 管中心的设备称为网管汇聚端设备。网络拓扑图如图21 ： - 期一一一避 f k _ 一一- “嚣一一。p 。一。日。一日。o o 一一一一 图2 1 内嵌d c n 网络拓扑 如图21 所示，虚线就代表内嵌网管通道，网络拓扑采用星型拓扑，这样既能 简化网络配置难度，也降低对芯片、嵌入式系统的智能化要求提高整个网络系 统的可靠性。接入点的网管信息通过城域网汇集到网管汇聚端设备，由网管汇聚 6 h 】) l c 通道汇聚器设计与验证 端设备将网管信息落地到n m s ( n 咖o r km a i l a g e m e n ts y s t 锄) ，实现全网的网管。 网管接入点设备作为接入( 业务) 汇聚端收集用户接入点的网管信息，进行 h d l c 封装后，加入到一路e 1 信号中，象普通e l 业务数据一样，经过e l 映射、 交叉连接处理，复用到s t m 1 ( s d h 最小复用颗粒) 的某一个时隙内传到网管汇 聚端。这样，网管汇聚端的设备就可以访问到这台设备以及所有相连的用户接入 点。 2 1 2 网管汇聚端设备 网管汇聚端做成1 5 5 c p ( 集中式s d h 光传输系统) 的一个业务插盘，充分保 证以后产品的兼容性。对此业务盘的配置由网管汇聚端的d m u ( d a t a m 2 u l a g 锄e m u n i t ) 来完成。一块网管汇聚端板卡可以完成最多6 3 个远端设备的管理。如图2 2 ， 每一个远端设备通过v c l 2 过来的网管信息由f p g a 芯片接收下来，然后转发给 删( a d v 锄c e dr j s cm a c m n e s ) 处理器，网管软件通过访问a r m 获取远端的信息。 图2 2 网管汇聚端设备c m u ( c n 0 1m o n i t o rl l l l i t ) 图2 2 中f p g a 即汇聚端芯片r c 7 2 5 0 f ，可以从电信总线t e l e c o mb u s 中 复用解复用出6 3 路h d l c 数据，本文h d l c 通道汇聚器a g 乒e g a t o r 实现6 3 路 h d l c 数据存储到s d 洲中并根据站地址选出符合本站地址的h d l c 数据包输 出到a i 洲c 矾。 2 1 3 汇聚端芯片介绍 r c 7 2 5 0 f 用于内嵌d c n 局端，从电信总线中复用解复用6 3 路e l 信号，并 从中提取网管h d l c 帧，实现与删交互功能。 图2 3 是该模块的结构图，包括了内部的子模块分布以及主要的接口信号。 r c 7 2 5 0 fc o r e 主要分为4 部分：e 1 m a pm p i ，t u l 2a d a p t e r ，e la d a p t e r 和 第二章h d l c 通道汇聚器设计分析 h d l c a d a p t e r 。 图2 3 网管汇聚端芯片结构图 ( 1 ) e 1 脚m p i ：处理器接口处理单元 本模块主要功能包括： m p 接口同步化，读、读清、写控制脉冲生成； m p 接口地址译码； 从各个功能模块读出数据合并输出； 全局寄存器的处理； 该模块主要包含s y i u i g e d g e 子模块。该模块的主要功能是将异步网管接口的 r 血i 、w h l i ( 低有效) 同步化为m pr d i 、m p 、砌( 高有效，同步于工作钟的上升沿， 一个时钟周期宽度) 。 在对触发器实现的寄存器操作时，直接使用m pr d i 、m p 、槲和工作时钟。在 对洲实现的寄存器操作时，使用m pr d i 、m p 、而和反向的工作时钟。这样的 目的是，保证处理器接口和内部模块不会同时( 同一个时钟沿) 对删进行读写 操作，避免数据出现混乱态。 ( 2 ) t u l 2a d a p t e r ：本模块完成t u l 2 指针处理c 1 2 开销处理。 在接收方向( t e l e c o mb u s h d l c ) ，同时接收2 条总线上各6 3 个t u l 2 ，解释 指针并接收过滤v c l 2 开销。将c 1 2 通道数据提取出来，并根据2 条总线上的告 警情况自动进行选择，也可以根据单片机设置进行选择。 在发送方向，生成固定的t u l 2 指针，并插入v c l 2 开销。 在发送方向的i m i ( 远端告警指示) r e i 均自动生成。 t u l 2a d 印t e r 支持向h d l c 侧电信总线环回( 所有支路同时环回) ：也支持向 电信总线环回，每次只能环回一个支路。 8 h d l c 通道汇聚器设计与验证 ( 3 ) e 1a d a p t e r ：本模块完成e 1 成解帧处理。 在接收方向，同时处理6 3 个e 1 解帧处理，并提取其中t s l t s 3 ( 时隙号) ， 并按比特复接的方式提供给下游模块。 在发送方向，产生6 3 个e 1 帧结构，并向其中t s l t s 3 填入从h d l c 接口输 入的数据。 在发送方向的r d 豫e i 均自动生成。 ( 4 ) h d l ca d 印t e r ：本模块即h d l c 通道汇聚器，处理接收方向的数据， 完成6 3 路按比特复接的h d l c 数据的解帧过滤处理，并将过滤后的h d l c 数据 写入片外的s d r a m 中进行缓存；缓存后的数据再次被读取，完成组帧后通过 h d l c 接口送给a r m 。 e 1 的标准速率为2 0 4 8 m b i t s ，本设计中要求e 1 支持i t u tg 7 0 4 帧结构， g 7 0 4 帧的3 2 个时隙中使用t s l t s 3 作为传输通道，这样在e 1 解帧处理后， h d l ca d a p t e r 接收到6 3 路h d l c 的总速率为 2 0 4 8 ) 6 3 = 1 2 0 9 6 坳f f s 其中6 3 代表s t m l 中包含6 3 个e 1 ，3 2 代表e 1 帧的有3 2 个时隙，其中有3 个时 隙用于h d l c 数据装载。h d l c 通道汇聚器发送信号速率要求有9 m h z ，两者相 差不大，可以实现汇聚处理功能。 2 2h d l c 协议及帧格式 2 2 1h d l c 协议 h d l c 通道汇聚器输入的h d l c 数据符合h d l c 协议。h d l c 协议是通信领 域中应用最广泛的协议之一，是面向比特的高级数据链路控制规程，具有强大的 差错检测功能和同步传输特点，保证数据的可靠传输【5 1 。 h d l c 是一组用于在网络结点间传送数据的协议。在h d l c 中，数据被组成 一个个的单元( 称为帧) 通过网络发送，并由接收方确认收到。h d l c 协议也管理数 据流和数据发送的间隔时间。h d l c 是在数据链路层中最广泛使用的协议之， 数据链路层是o s i 七层网络模型中的第二层，第一层是物理层，负责产生与收发 物理电子信号，第三层是网络层，其功能包括通过访问路由表来确定路由。在传 送数据时，网络层的数据帧中包含了源节点与目的节点的网络地址，在第二层通 过h d l c 规范将网络层的数据帧进行封装，增加数据链路控制信息，形成一个新 的数据帧。 2 2 2h d l c 帧结构及成解帧方法 第二章h d l c 通道汇聚器设计分析 9 印) l c 协议以帧为基本信息单位传输数据，无论是传输数据信息或是控制信 息，每个帧都采用统一的帧格式，不同的设计者在统一的帧格式上可以装载确定 的内容，本设计h d l c 标准格式详细信息f 6 l 如图2 。4 所示： 图2 4 邱l i c 标准格式 ( 1 ) 起始标志 瑚) l c 协议规定，所有信息的传输必须以一个标志字开始，且以同一个标志 字结束，这个标志字就是“0 1 1 1 1 1 1 0 ”。开始标志到结束标志之间构成一个完整的信 息单位，称为一帧。接收方可以通过搜索“0 1 11 11 1 0 ”来判断帧的开始和结束，以此 建立帧同步。在帧与帧之间的空载期，可连续发送标志字来傲填充。 ( 2 ) 目的地址及零比特插入技术 地址字段表示链路上站的地址。地址字段为8 位，也可用8 的倍数进行扩展， 用于标识接收该帧的站地址。此次设计中用于地址过滤选择的设备和网络地址在 c n l 帅数据报信息字段中，该目的地址恒定为0 x f f 。 为了确保标志字是独一无二的，发送方在发送信息时采用零比特插入技术， 即发送方在发送除标志字外的所有信息时( 包括校验位) ，只要遇到连续的5 个1 ， 就自动插入一个0 ，反之，接收方在接收数据时，只要遇到连续的5 个1 ，就自动 将其后的o 删掉。零比特填充和去填充技术也使得瑚 l c 具有良好的传输透明性， 任何代码都可传输【刀o ( 3 ) 控制字节 控制字节为8 位，发送方的控制字段用来表示命令和响应的类型和功能。 ( 4 ) c n m p 信息字段内包含了用户的数据信息和来自上层的各种控制信息。c n 包中 具备v e f f l a g d a d d r s a ：d d r ，可以作为包过滤的依据。其中地址为2 b y t e ，高字节为 网络地址，目前为o ) 【o o 。低字节为设备地址，用于地址过滤。地址过滤定义为， 目标地址非本地地址就丢弃数据包，是本地地址接受。h d l c 帧的信息长度是可 变的，其长度由收发站缓冲器的大小和线路的差错情况决定，但必须是8 比特的 整数倍。 1 0 h d l c 通道汇聚器设计与验证 ( 5 ) 帧校验序列字段( f c s ) 帧校验序列用于对帧进行c r c 循环冗余校验。在h d l c 协议中采用1 6 位循 环冗余校验码进行差错控制，其校验范围从地址字段的第1 比特到信息字段的最 后1 比特的序列，并且规定为了透明传输而插入的0 不在校验范围内。它的生成 多项式为 g ( 工) = 石1 6 + x 1 2 + x 5 + 1式( 2 。2 ) 综上，接受h d l c 数据时需要做解帧处理，遇到连续的5 个1 ，就自动将其 后的0 删掉，这样可使h d l c 数据整齐划一，便于地址过滤和数据帧向s d r a m 写入。同时对h d l c 数据做c r c 校验，得到的值与帧校验序列中的值比较，两者 相同说明帧传输无误；从s d 洲读出一帧数据后，向上层网管发送数据前做成 帧处理，即遇5 个1 插o 和发送标志字“0 1 1 1 1 1 1 0 ”。 2 3 分时处理 2 3 1 分时处理方法介绍 分时处理的背景情况【8 】：多路复用数据流是由一定数量的相似的数据流通过交 错间插方式而形成的一种连续数据流，例如s d h 通讯标准定义了相似的信息块通 过字节交错间插形成数据流的方法。 在先前的技术中，复用数据流被解复用产生原始的数据流，随后，每一路原 始数据流都通过一个与之一一对应的状态机逻辑进行处理，因此要处理n 路复用 的数据流就需要一个具有n 个独立状态机的结构。所以当n 很大时就需要大量的 重复的状态机逻辑而在某一时间段却只有一个状态机是运作的。 依照分时处理，多路数据通过分时复用成的一个数据流被并行的处理。每路 数据流的特征态矢量被存储在一个己知地址的单独的读写存储器中。在起始时钟 周期，数据字节从输入的单个数据流中被获得，而与此相对应的输入特征态矢量 则从存储器中获得。获得的数据字节和特征态矢量被传递到状态机逻辑，在经过 一个或多个中间时钟周期的处理后，产生输出数据字节和输出态矢量。在结束时 钟周期，输出的数据字节被传送进输出数据流，而输出态矢量被存入原来那个存 储输入特征态矢量的存储器中。这样的过程按序重复。 通常分时处理电路都是由组合逻辑实现的状态机，由d 触发器或洲存储 特征态矢量，以及控制电路实现存储电路的读写控制。对复用数据流中一个支路 数据的处理一般需要多个周期。以3 时钟周期处理一个支路为例，在第一个时钟 周期，一条管道收到一个输入数据字节( 从一路数据流中) ，一个与该数据流对 应的特征态矢量( 从一个预先确定的存储器中) 和存储态矢量的预先确定的这个 存储器的地址。在第二个时钟周期，管道处理输入数据字节和输入态矢量，产生 第二章h d l c 通道汇聚器设计分析 l l 输出数据字节和输出态矢量。在第三个时钟周期，管道将输出数据字节传送进输 出数据流，将输出态矢量存入原先那个存储器中。用装置的控制部分完成同步存 储器和管道的运作。， 图2 5 分时处理状态机结构的示意图 实现处理过程的具体描述： 参见图2 5 ，时钟发生和控制块1 0 确定进来的复用数据流的每一个时间分片 并控制r a m1 2 。被处理的输入数据流所在的信息块的特征态矢量被存储入已经确 定地址的删1 2 中的一个单独的存储器中。一种逻辑方法，即状态机逻辑块1 4 包含的组合逻辑实现所需的状态转换和数据流操作。延时块1 6 a 一1 6 f 可以是 f l i p m o p s 或1 a t c h 型的延时单元，用作使管道1 8 具有一个时钟周期的长度。 在运作过程中，时钟发生和控制块1 0 按照输入数据流时间分片的模式被同步。 当信息块数据的一个字节随着复用数据流进来的时候，时钟发生器从删1 2 中 取得对应时间分片的态矢量。这个态矢量，和存储它的洲的地址以及数据字节 被送入管道。更细节一点的情况是，在第一个时钟周期，态矢量，删地址和数 据字节被分别送入1 6 b ，1 6 a ，1 6 c 。 在随后的( 第二个或中间的) 时钟周期，状态机逻辑块1 4 进行所需的状态转 换和数据操作。这将产生一个从状态机逻辑块1 4 输出的新的态矢量，它在第二个 时钟周期被送入延时块1 6 e ；同时产生的输出数据字节被输出到延时块1 6 f ( 也在 第二个时钟周期) 。新的数据字节与输入的数据字节可能是同样的或不一样的， 这取决于态矢量所指示的操作。当状态机逻辑块1 4 处理态矢量和数据字节时，时 钟发生和控制块1 0 获取下一个时间分片的态矢量。 在下一个时钟周期( 第三个或最后一个) 状态机逻辑块1 4 输出的新的态矢量 1 2 h d l c 通道汇聚器设计与验证 从延时块1 6 e 被写回到r a m1 2 。根据管道设计的特性，相应时间分片的删地 址必须跟态矢量一起传输以保证新的态矢量被写回到正确的洲位置中。这样， 存储原始态矢量的ra m 的地址被送入延时块1 6 a ，再到延时块1 6 d ，然后被用以 回写新的态矢量到删1 2 。如果一个给定时间片的输入数据被忽略，则时钟发生 和控制块1 0 将禁止那个时间片向r a m1 2 的写回操作，这将有效的表明管道中并 没有有效信息。 这个分时处理使得每一个时钟周期都在进行态矢量的处理。由此无需添加状 态机逻辑就可使数据吞吐量翻三倍。说的更详细一点，即起始、中间、结束三个 时钟周期将不停的、成组连续的重复。这样，第一组起始中间结束过程中的结束 时钟周期将与随着第二组中的中间时钟周期和第三组中的起始时钟周期同时发 生。由此，紧接着第一组中的起始时钟周期发动第一组的起始中间结束循环，第 二组中的起始时钟周期产生，并发动第二组的起始中间结束循环，第三组中的起 始时钟周期产生，并发动第三组的起始中间结束循环。 分时处理的特点可以总结如下： ( 1 ) 并行处理一路由较多路数据流分时复用而成的数据流，每一路数据流 又包含较多的数据字节并有一个特征态矢量： 钆存储态矢量的可设定地址的读一写存储器； b 一条管道： i 在起始时钟周期： 从输入数据流获得一个输入数据字节； 从预先确定地址的存储器中获得一个与输入数据相对应的输入特征态 矢量； 获得存储输入态矢量的存储器的地址； i i 在一个或多个中间时钟周期，处理输入数据字节和输入态矢量，产生输 出数据字节和输出态矢量； i i i 在结束时钟周期： 传送输出数据字节进输出数据流； 将输出态矢量传至上述预先确定地址的存储器； c ，通过控制部分使存储器和管道的运作同步。 ( 2 ) 在( 1 ) 中所定义的装置中的管道进一步又包括一级延时部分，二级延 时部分和状态机逻辑部分，其中： 一级延时的目的： i 延迟输入数据字节和输入态矢量到达状态机逻辑部分； i i 延迟存储器地址传输至二级延时部分； 二级延时的目的： 第二章h d l c 通道汇聚器设计分析1 3 i 延迟输出的态矢量和存储器地址到达存储器； i i 延迟输出数据字节的输出。 ( 3 ) 在( 1 ) 中所定义的装置中： 控制部分由一个具有选定时钟周期的时钟组成； 管道具有延时一个时钟周期的特性。 ( 4 ) 在( 1 ) 中所定义的装置中： 控制部分由一个具有选定时钟周期的时钟组成； 管道具有延时多个时钟周期的特性。 ( 5 ) 在( 1 ) 中所定义的装置中，存储器部分是r a m 。 ( 6 ) 并行处理一路由较多路数据流分时复用而成的数据流的方法包括以下步 骤： & 对于每一路数据流，将其所对应的特征态矢量存入预先确定地址的读一 写存储器中： b 在起始时钟周期： i 从输入的复用数据流中接受下一个数据字节，该字节是复用成输入数据 流的众多路数据流中的一个。 i i 从存储器中获得相应数据流的特征态矢量； c 在起始时钟周期后将数据字节和输入态矢量传输到状态机逻辑部分，在随 后的一个或多个中间时钟周期，状态机逻辑处理数据字节和输入态矢量而产生输 出数据字节和输出态矢量。 d 在随着中间时钟周期的结束时钟周期中： i 将输出数据字节传输进输出数据流； i i 将输出态矢量存入原来那个存储输入态矢量的存储器中； 顺序重复上述步骤b ，c 和d 。 从上述的说明中可以获得多种可能的实现分时处理的具体方法，本文在实现 分时处理时，将( 5 ) 中的洲用x i l i n ) 【的分布式洲代替，类似d 触发器的 功能，可以实现在同一周期内读写，省去了三个时钟的限制，存储器地址由通道 号确定。但在a s i c 实现中，不能直接调用a s i c 库中的r a m 块替换，需要重新 用d 触发器搭建。 2 3 2h d l c 输入信号与分时处理分析 h d l c 通道汇聚器实现6 3 个接入通道到1 个汇聚通道的数据转换。其中， h d l c 输入信号是一种多路复用信号，6 3 路采用时分总线方式，每路h d l c 通道 按比特间插，信号l r d i 如图2 6 所示。其它输入有使能信号k 础为高时有效， 输入时钟频率3 8 8 8 m h z ，作为全局同步控制时钟。汇聚端通道信号l rt s i ，范围： 1 4 h d l c 通道汇聚器设计与验证 o 一6 2 。 叫 u | 洲 叫 图2 6 汇聚器输入信号 设计思路：接入通道有6 3 个，如果我们采用并列的h d l c 成解帧控制器，则 需要6 3 个，将占用大量的逻辑资源。因此，我们需要一种6 3 个通道共享一个成 解帧控制器，进行分时的数据处理。 考虑处理能力：根据r s m 系统x e l 帧结构定义，g 7 0 4 帧3 2 个时隙中只有3 个时隙t s l t s 3 用于传送h d l c 数据，因此在e 1a d a p t e r 接收方向经过e 1 解帧 和t s l 一t s 3 时隙提取后，总速率1 2 0 9 6 m h z ，考虑全局时钟3 8 8 8 m h z ，满足带 宽，输入的l rd i 信号可以采用分时处理的方法。 考虑资源使用情况：同步时序电路使用组合逻辑和d 触发器实现电路功能， 主要信号、输出信号和r a m 都由时钟驱动触发器产生。分时处理原则可以理解是 在6 3 个通道的某一通道把当前的状态信息存入r a m 中，当该通道再次到来时读 出这些状态信息再进行处理。这种处理方法分时处理6 3 路h d l c 数据，采用一套 组合逻辑电路和一块洲( 替代d 触发器) 实现，具有快速处理、节省f p g a 资 源的优点。 汇聚器设计中在h d l c 数据汇聚到s d r a m 前使用分时处理的方法。 2 4 通道汇聚设计内容 2 4 1s d 删地址空间划分 6 3 个接入通道在向1 个汇聚通道进行汇聚时，必然需要将接入通道的数据先 进行缓存。这个缓存容量需要比较大，以提高抗突发能力【9 】，使用内部的资源成本 会很高。因此，我们选择了s d r a m 作缓存器件。 s d 删，基于其容量大的特点常用于存储网管数据【1 0 】。本文使用s d r a m 的 型号是现代h y 5 7 v 6 4 1 6 2 0 h g ，数据宽度1 6 比特，容量6 4 m ，以h i r s t 8 ( 一次连 续读取8 组数据) 的方式进行访问。 把s d 删按地址划分6 3 块分别存储6 3 个通道的h d l c 数据，每个块的进 一步划分可以采用等大小和非等大小划分。采用等大小划分的方式能够一定程度 上简化控制，但考虑到网管数据包大小相差悬殊，如果按照等大小划分方式，一 第二章h d l c 通道汇聚器设计分析 旦出现大量小数据包时，s d 洲的利用率将极大降低，因此采用了非等大小划分， 如图2 7 所示，存取的帧前后是连续的方式，可以充分利用资源。 1 7 ，一 ”? 。 s d 蠢a 赫一一鼍 o i 2 3 6 0 i 6 l 6 2 图2 7 通道数据流控制图 2 4 2 通道汇聚设计思路 由于s d r a m 只有一个读写口，所以在写入多通道数据时采取了轮询处理的 方法，由队列管理写模块控制。队列管理写模块从0 通道到6 2 通道的顺序轮流检 查各个通道数据缓存情况，如果缓存中有效8 组数据准备好，则写入s d r a m 中， 如果数据没有准备好则跳到下一通道处理数据。 在通常的多通道数据缓存时，写入与读出通道数量相同。从s d r a m 读出数 据时，也可以采用轮询的方式，从0 路到6 2 路，以b w s t 8 的方式读取通道的数据， 放入f i f o 中缓存，直到当前通道的数据帧全部取出，再转入下一个通道。在本设 计中为了使s d 洲同时完成缓存和汇聚功能，采用了一种更有效率的方法。将 所有写入s d r a m 的数据包的位置、通道号信息通过一个f i f o 传递给队列管理读 模块，队列管理读模块只在发现有数据包写入s d 洲的时候才启动读s d r a m 操作，这样节省了队