（通信与信息系统专业论文）基于嵌入式系统的atm交换控制技术研究.pdf

摘要 a t m 星上交换是卫星通信研究的重要方向，本文针对星上1 0 g b p s a t m 交换 机设计与实现问题，进行了其控制系统m p c 嵌入式软件平台与硬件平台的设计与 研究工作。所完成的工作如下： 1 介绍了星上1 0 g b p s 大容量a t m 交换机的整体设计方案及各部分完成功能。 2 描述了m p c 嵌入式硬件平台设计与实现，包括整个硬件系统的框图设计，m p c 处理器和各个相关外设芯片的选型、功能介绍及其接口原理图设计。 3 完成控制系统软件平台的搭建，包括创建交叉编译环境、配置主机系统、 p p c b o o t 的移植、嵌入式l i n u x 系统的裁剪和移植。 4 完成基于m p c 8 2 8 0 嵌入式l i n u x 系统平台下a t m 交换机信元预处理芯片驱动 程序的设计与实现。 关键词：a t m 交换机嵌入式平台m p c l i n u x a b s 仃a c t a t mo n b o a r ds w i t c h i n gi sav e r yi m p o r t a n td i r e c t i o ni ns a t t l i t ec o m m u n i c a t i o n s a i m i n ga tt h ep r o b l e mo ft h ed e s i g na n dr e a l i z a t i o no ft h e1 0 g b p sa t m o n b o a r d s w i t c h i n g ，t h i st h e s i sm a k e sr e s e a r c ho i lt h em p c e m b e d d e dp l a t f o r mo f t h ec o n t r o lu n i t o f t h es w i t c h m a i nc o n t r i b u t i o n so f t h i st h e s i sa r ea sf o l l o w s ： 1 t h ew h o l es c h e m eo fa t ms w i s hi si n t r o d u c e d i n c l u d i n gt h ef u n c t i o n so fa l l t m i t s 2 t h ed e s i g na n di m p l e m e n to ft h em p ce m b e d d e dh a r d w a r ep l a t f o r ma st h ec o n t r o l u n i to ft h ea t ms w i t c ha r eg i v e n ，i n c l u d i n gt h ef r a m e w o r ko ft h eh a r d w a r e p l a t f o r m 、m p ca r c h i t e c t u r ea n dt h ed e s i g no ft h ef u n c t i o nm o d u l e si n c l u d i n g m e m o r y 、c l o c ka n dt h ei n t e r f a c e s 3 t h ew h o l ec o u r s eo fb u i l d i n gm p ce m b e d d e ds o f t w a r ep l a t f o r mi sp r e s e n t e d i n c l u d i n gt h ef o u n d a t i o no fg u e s t h o s td e v e l o p m e n te n v i r o n m e n t 、s u c c e s s f u l l y p o r t i n gt h ep p c b o o t a n dl i n u xo p e r a t i o ns y s t e m 4 t h ed e s i g na n dr e a l i z a t i o no fc e l l p r e p r o c e s sc h i po nt h ea t ms w i t c hd r i v e rw a s i m p l e m e n t e db a s e do nt h em p c 8 2 8 0e m b e d d e dl i n u xp l a t f o r m k e y w o r d s ： a t ms w i t c h e m b e d d e dp l a t f o r mm p cl i n u x 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果：也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名：垄监日期旦! ! 堕 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。 ( 保密的论文在解密后遵守此规定) 本学位论文属于保密，在一年解密后适用本授权书。 本人签名： 导师签名： 同期o f 。jr 骖 同期豇1 2 ：锣势 第一章绪论 第一章绪论 1 1 研究工作的背景及意义 随着微电子技术、通信技术和全球个人通信的发展，卫星通信系统以其特有 的优势( 如三维无缝隙覆盖能力、任意点对多点和多点对多点广域复杂网络的拓 扑构成能力) 可提供宽带连接、通信距离不敏感性和安全可靠性等，成为地面各 种传输手段必不可少的支持和补充，而且被认为是未来发展中国家通信体系以及 发达国家建设多媒体通信和信息高速公路的关键部分。 新一代卫星通信网将需要处理因特网和多媒体业务，卫星信道将作为主干信 道传递转发大量业务信息，这就要求未来的通信卫星不但具有传统的中继功能， 还必须具有星上交换功能。传统的基于用户或网络信令的电路交换方式无法有效 满足动态改变的分组业务，而a t m 是为宽带i s d n 设计的交换和复用技术，它能 十分方便地提供包括语音、图像和数据在内地综合性业务，并具有按需分配带宽 的灵活性【l 】。a t m 技术的突出特点是可以灵活地支持现有的和将来可能出现的各 种业务、达到很高的网络资源利用率、支持高速交换。将卫星通信和a t m 技术有 机结合的卫星a t m 网络可将所提供的服务扩展到更广泛的地理区域。 a t m 与卫星相互取长补短的组合，既能发挥卫星投资少、见效快、通信容量 大等特点，又能充分发挥a t m 的灵活性和适应性。卫星通信与a t m 相结合有两 种方式【2 j 。第一种采用“弯管”卫星，这是一种透明的a t m 网络，它不改变a t m 的高层协议，所有交换及协议处理都在地面完成，因此能够利用现有的卫星资源 和其他设备。第二种采用具有a t m 交换功能的卫星( o b p ：o n b o a r dp r o c e s s i n g ) ， 这样的卫星具有完全的星上信号再生能力，星上处理单元完成多路复用，分用、信 道编码解码和利用多波束配置的星上快速分组交换等功能，因此可以提供与a t m 的无缝连接并支持小而便宜的用户终端。 本文针对星上1 0 g b p s a t m 交换机设计与实现问题，进行了其控制系统m p c 嵌入式软件平台与硬件平台的设计与研究工作。 1 2 嵌入式系统概述 嵌入式系统是以应用为中心，以计算机技术为基础，软硬件可裁剪，适应于 特定应用系统，对功能、可靠性、成本、体积、功耗有严格要求的专用计算机系 2基于嵌入式系统的a t m 交换控制技术研究 统。它一般由微处理器、外围硬件设备、嵌入式操作系统和特定的用户应用程序 等四个部分组成，用以实现对其他设备的控制( c o n t r 0 1 ) 、监视( m o n i t o r ) 或管理 ( m a n a g e m e n t ) 等功能p j 。 嵌入式系统区别于通用计算机系统的最大之处在于它是面向特定应用的，或 者说是与应用紧密结合的，因而它对硬件和软件有着特殊的要求。 硬件方面，嵌入式系统要求具有体积小、重量轻、成本低、可靠性高等特点， 所以其c p u 一般使用专用的嵌入式c p u ( 又称嵌入式微处理器或嵌入式微控制 器) 。嵌入式微控制器一般可由嵌入式处理器、相关硬件、嵌入式操作系统和应用 软件等部分组成，这些将在后面的章节中具体介绍。它可应用于家电市场、工业 市场、商业市场、通讯市场和国防市场，应用的产品形态丰富多样，如掌上电脑、 机顶盒、数字电视、数字音像设备、手机、可视电话、车载智能设备、数控机床、 商业终端、教育终端、智能控制设备等，而通信终端是嵌入式系统重要的应用领 域之一。本文使用的m p c 8 2 8 0 集成了多种通信协议接口控制器，是一款性能优越 的适合通信领域的嵌入式c p u 。 ， 软件上，嵌入式系统一般要求响应速度快，并具有处理异步并发事件的能力， 相当一部分系统还要求具有实时处理的能办；由于嵌入式设备硬件资源有限，因 此编写的软件还需具有体积小、代码效率高等特点。 作为嵌入式系统，它主要有如下特点【4 1 ： 1 系统内核小，系统精简。由于嵌入式系统一般是应用于小型便携式电子设备， 系统资源相对有限，所以内核比传统的操作系统要小得多。比如同样是微软公 司的系统，图形界面的w i n d o w sc e ，其内核一般为2 9 m ，而w i n d o w sx p 却 至少要1 g 。 2 专用性强。嵌入式系统的个性化很强，其中的软件系统和硬件系统的结合非常 紧密，一般要针对硬件进行系统移植，即使在同一品牌、同一系列的产品中也 需要根据系统硬件的变化和增减不断进行修改。同时，针对不同的任务，往往 需要对系统进行较大更改，有时甚至需要重新编译系统内核。 3 实时性高。高实时性的操作系统软件是嵌入式软件的基本要求，而且软件需要 固化存储，以提高速度。 4 支持多任务。嵌入式软件丌发要想走向标准化，就必须使用多任务的操作系统。 嵌入式系统的应用程序可以没有操作系统而直接在芯片上运行，但是为了合理 的调度多任务，利用系统资源、系统函数以及专家库函数接口，用户必须自行 选配r t o s ( r e a l t i m eo p e r a t i n gs y s t e m ) 开发平台，这样才能保证程序执行 的实时性、可靠性并减少开发时间。 嵌入式系统开发需要专门的丌发工具和环境。由于嵌入式系统本身不具备自 主开发能力，即使设计完成后，用户通常不能对其中的程序功能进行修改，因此， 第一章绪论 必须有一套开发工具和环境才能进行开发。开发时往往有主机和目标机的概念， 主机用于程序的开发，目标机作为最后的执行机，开发是需要交替结合进行。 本文开发的控制系统是基于嵌入式l i n u x 操作系统的，所以后面的讨论都是在 嵌入式l i n u x 操作系统基础上进行的，这也是本文研究的重点。 。 1 3 本文的主要研究工作及内容组织 本文研究的重点是基于嵌入式系统的星上1 0 g b p s a t m 交换控制系统的设计 与实现，包括软硬件平台的搭建。先介绍a t m 交换机控制系统硬件平台的建立， 然后阐述a t m 交换机驱动模块的设计与实现。 本文共四章，内容安排如下： 1 第一章为绪论。简要介绍研究工作的背景及意义，嵌入式系统概述以及论文的 主要内容与结构安排。 2 第二章为控制系统嵌入式硬件平台设计。其中包括整个硬件系统的框图、 p o w e r p c 处理器和各个相关外设芯片的选型、功能介绍及其接口原理图设计。 3 第三章系统软件平台的搭建。在第二章的基础上，完成基于m p c 8 2 8 0 的嵌入 式l i n u x 软件平台的设计与实现，包括创建交叉编译环境、配置主机系统、 p p c b o o t 的移植、嵌入式l i n u x 系统的裁剪和移植。 4 第四章为a t m 交换机驱动模块的设计与实现。首先介绍了l i n u x 设备驱动， 然后阐述在m p c 8 2 8 0 嵌入式系统平台下信元预处理芯片驱动程序设计实现与 测试。 第二章a t m 交换机控制系统硬件平台的建立 第二章a t m 交换机控制系统硬件平台的建立 本章介绍了m p c 8 2 8 0 处理器体系结构及其特点，并对嵌入式系统a t m 交换 机系统硬件平台和硬件功能作了分析。 2 1m p c 8 2 8 0 体系结构及特点 m p c 8 2 8 0 是m o t o r o l a 公司开发的应用于高端通信系统的嵌入式通信m p u ( 微 处理器) ，采用双内核结构，包含两个内核即p o w e r p cm p c 6 0 3 e 内核和通信处理 模块c p m 专用内核c p 。两个内核工作在不同频率，6 0 3 e 内核执行高层代码，完 成对外设的控制管理，c p m 处理底层的通信任务。由于采用双处理器体系结构， 通信处理器模块( c p m ) 分担了p o w e r p c 核的外围工作任务，其功耗低于传统的 体系结构的处理器，在各方面都有较高的性能，具有更大的灵活性、扩展能力和 更高的集成度。它有三个主要组成部分：嵌入的p o w e r p c 内核、系统接口单元( s i u ) 和通信处理模块( c p m ) 。c p m 模块包括：3 2 位r i s c 通信处理器( c p ) ，能够独 立执行底层通信任务和d m a 控制，从而将6 0 3 e 内核释放出来执行高层任务；两 个串行d m a ( s d m a ) ；三个快速通道控制器( f c c ) ，可支持a t m 、快速以太网、 h d l c 总线和透明传输等多种协议，其结构【5 】如图2 1 所示： 图2 1m p c 8 2 8 0 的基本功能模块 6基于嵌入式系统的a t m 交换控制技术研究 2 1 1p o w e r p c 6 0 3 e 内核的组成 m p c 8 2 8 0c p u 内核( c o r e ) f 6 】f 7 】为高性能、低功耗的m p c 6 0 3 e 精简指令集计 算机( r j s c ) 微处理器，采用了高性能超标量体系结构。该处理器集成了四个执 行单元：整数单元( i u ) 、分支处理单元( b p u ) 、装载存储单元( l s u ) 和系统 寄存器( s r u ) ，可以并行执行四条指令，内核6 0 3 e 主频最高可达到3 0 0 m ，一般 运行频率为1 0 0 2 0 0 m h z 。在1 0 0 m h z 频率时可以实现1 4 0 0 m i p s 指令速度，在 2 0 0 m h z 时为2 8 0 o m 口s 。 内核支持8 位、1 6 位、3 2 位的整数型数据和3 2 位、6 4 位的浮点型数据，尽 管内核没有浮点运算单元( f l o a tp o i mu n i t ，f p u ) ，但具有3 2 个6 4 位浮点寄存器 f p r s ，可以用来存放3 2 个“位操作数。内核还包括3 2 个3 2 位通用寄存器( g e n e r a l p u r p o s er e g i s t e r ，g p r ) ，可以用来存放3 2 个3 2 位操作数，f p r 与g f r 可以实现 数据互换。 内核还提供独立的1 6 k b 指令高速缓存( 1 ic a c h e ) 和1 6 k b 数据高速缓存( 1 d c a c h e ) 。高速缓冲存储器的利用缓解了c p u 与外部存储设备速度上的差异，避免 了过多地插入等待周期，尽可能地实现了c p u 与低速存储设备的速度匹配，最大 限度的发挥了c p u 的性能。 内核有激活和非激活两种工作模式，在多处理器系统中可以让m p c 8 2 8 0 内核 工作在非激活状态，此时的m p c 8 2 8 0 可以作为从设备，主要利用其内部的通信处 理器实现不同协议数据的处理和转换。 2 1 2 系统接口单元( s i u ) 系统接口单元s i u ：包括c p u 的复位、中断控制器、时钟配置等功能。内部 包括6 0 x 总线控制器、p c i l o c a l 总线到6 0 x 总线的桥接器、存储器控制器、时 钟控制器等。m p c 8 2 8 0 的存储控制器部分集成了s d r a m 控制器，通过设置寄存 器即可完成与s d r a m 的接口配置。其关键特性如下： 1 6 4 位6 0 x 系统总线。支持6 4 、3 2 、1 6 、8 位四种宽度数据端口，拥有内部总 线仲裁器： 2 3 2 位本地总线。提供3 2 个数据位、3 2 个内部地址位和1 8 个外部地址位，主 要用来拓展高速通信控制器的操作，通常用来存取a t m 连接表和通信通道的 缓冲区描述符。该总线与6 0 x 总线保持同步，运行在相同的总线频率上： 3 存储控制器。支持1 2 个存储组，每组可以独立的配置由6 0 x 总线或本地总线 控制。它包括g p c m 通用控制器、s d r a m 控制器和u p m 用户编程器三种接 口，可以为s d r a m 、s r a m 、e p r o m 、f a s he p r o m 和其它外围设备提供 第二章a t m 交换机控制系统硬件平台的建立 7 控制接口； 4 系统配置和保护( 提供各种监视器和定时器，如硬件总线监视器、中断监视器、 软件看门狗定时器、周期中断定时器等) ； 5 总线监视器，防止出现总线死锁； 6 符合i e e e l l 4 9 1 边界扫描测试( b s t ) 标准的测试端口( t a p ) ，供系统调试 时使用； 7 实时时钟、中断控制器和其它系统功能。 2 1 3 通信处理模块( c p m ) c p m 模块是高性能的通信处理器( c p ) 模块，其中包括一个3 2 位的r i s c 微 控制器( 可以认为是除p o w e r p c 内核外的另一个c p u ) ，运行频率可以设置在 1 0 0 2 0 0 m h z 之间，它可与p o w e r p c 内核并行工作，处理通信控制中的底层任务， p o w e r p c 内核则主要进行高层操作，这种双处理器体系结构功耗要低于传统体系 结构的处理器。2 个c p u 之间通过内部存储空间进行数据交互，c p m 内部还包括 d m a 通道、用于内部交换数据的3 2 k 双口r a m 、中断控制器、波特率发生器， 计数器等。另外，c p m 还集成了4 个时分复用t d m 接口、3 个媒体无关接口和非 时分复用串行接口n m s i 三种物理层接口，它们之间的选择由串行接口s i 模块控 制。 c p m 最主要的功能模块是它所集成的大量可同时使用的通信控制单元，包括： 1 个多通道通信控制器m c c 、3 个快速通信控制器f c c 、4 个串行通信控制器s c c 、 2 个串行管理控制器s m c 、1 个i 2 c 控制器、1 个s p i 控制器。 c p m 的主要特点有： 1 p o w e r p c 和c p m 可以工作在不同频率； 2 支持串行比特率达到7 1 0 m b i t s 1 3 3 m h z ； 3 并行i o 寄存器； 4 片内2 4 k b 双口r a m ； 5 1 个多通道控制器( m c c ) ，支持1 2 8 条全双工的6 4 k b i 讹h d l c 线； 6 虚拟d m a 功能： 7 双总线结构：1 个6 4 位p o w e r p c 6 0 x 总线和1 个3 2 位本地总线； 8 4 个时分复用t d m 接口、3 个媒体无关接口m i i 时分复用串行接口、n m s i 三种物理层接口，它们之间的选择由串行接口s i 块控制： 9 内部电压2 0 v ，i o 电平为3 3 v ； 1 0 1 3 3 m h z 时功耗为2 5 w 。 c p m 模块包括以下几个部分： 基于嵌入式系统的a t m 交换控制技术研究 1 3 2 位r i s c 通信处理器( c p ) ，能够独立执行底层通信任务和d m a 控制，从 而将6 0 3 e 内核释放出来执行高层任务： 2 两个串行d m a ( s d m a ) ； 3 2 4 k 字节双端口i 认m ： 4 四个通用1 6 位定时器或两两组成二个3 2 位定时器； 5 四个串行通信控制器( s c c ) 。可以支持以太网、h d l c s d l c 、i7 a r t 、b i s y n c 和透明传输协议； 6 两个串行管理控制器( s m c ) 。支持传输速率相对较慢的u a r t 模式和透明传 输。s m c 工作在u a r t 模式比较简单，它的时钟来自一个内部波特率发生器 或者一个外部时钟信号。硬件平台的r s - 2 3 2 串口设计正是利用了s m c l 的 u a r t 模式； 7 两个多通道控制器( m c c ) ，最多可以处理2 5 6 个6 4 k b p s 的h d l c 和透明传 输通道，2 5 6 个通道可以任意分组复用到8 个t d m 接口； 8 三个快速通信控制器( f c c ) ，可以支持a t m 、快速以太网( e t h e m e t ) 、h d l c 总线和透明传输等多种协议。两个u t o p i a 接口，能够实现1 5 5 m b p s a t ms a r 功能。f c c 的时钟( 发送和接收时钟) 最大能达到c p m 时钟的1 3 ，可以通 过一个外部输入时钟或内部时钟获得。内部时钟由波特率发生器( b r g ) 产生。 硬件平台正是利用了f c c 2 口的快速以太网模式实现了1 0 1 0 0 m 快速自适应以 太网口的设计； 9 一个串行外围设备接口( s p i ) ； l o 一个1 2 c ( i n t e r - i n t e g r a t e dc i r c u i t ) 总线控制器； 1 1 四组通用并行i o 端口，分别为p a 0 3 1 、p b 4 3 1 、p c i 0 3 1 、p d 4 3 1 】； 1 2 8 个波特率发生器( b r g ) ，可以为f c c 、s c c 和s m c 等提供时钟信号。 c p m 在几个不同的通信组件上可以同时收发数据，1 3 3 m h z 最大的处理能力 为7 1 0 m i p s ，所有的通信组件可以独立地工作。 2 2 星上1 0 g b p s a t m 交换机硬件平台的总体方案 图2 2 给出交换样机的硬件实现总体方案原理框图，它由如下三部分组成：线 路接口、交换和控制与管理。线路接口分为输入和输出两部分，包括光电转换和 s d h 处理芯片两部分，前者完成光信号与差分电信号的转换，输入方向s d h 处理 芯片完成接收时钟恢复和数据恢复。交换模块完成1 6 个端口间的信元交换，为增 加样机实现的可行性，采用共享缓存交换体制。控制与管理完成输入线路接口、 输入处理与缓存、交换模块、输出缓存和输出线路接口的初始化、工作方式设置， 根据管理终端的连接设置，修改输入信元处理中的交换变换表，并将测试信元添 第二章a t m 交换机控制系统硬件平台的建立 9 加到合适的输出信元缓存端口。我们采用嵌入式微处理器m o t o r o l ap o w e r p c 8 2 8 0 核心板及其应用平台作为控制与管理软件的运行平台。 r (到 b一 垡呱蕊h 线辫卜 - 一一一一f 6 0 x 总线垡嘻m 净f p g a 哦8 2 t 7 交换模块 一l o c a l 总线 瓤哥c 卜 一 r $ - 2 3 2 一厂一 ttt i t a g ，【詈。卜 i 。l 。o c a li 纠接怒h 线辫卜 h 仿真嚣h _ 图2 2a t m 交换机硬件实现原理框图 2 3a t m 交换机控制系统硬件平台组成及模块设计 星上a t m 交换机控制部分的主要功能是完成对样机电路部分( 光模块、s d h 芯片、信元预处理芯片、信元交换芯片) 、样机控制部分的通信接口的三总线控制 功能，包括读、写、片选、中断信号处理、芯片的初始化、状态信息的获取与处 理。 ， 根据m p c 8 2 8 0 嵌入式控制系统硬件平台的总体设计方案，按照功能将硬件平 台的结构划分为几个功能模块，硬件框图如2 3 所示。本节将详细地阐述系统硬件 平台各个功能模块的具体设计与实现。 图2 3a t m 交换机控制系统硬件框图 l o 基丁嵌入式系统的a t m 交换控制技术研究 1 主处理器m p c 8 2 8 0 m p c 8 2 8 0 的c p u 内核完成整个系统核心任务的处理、存储区的访问和外围设 备的控制与管理，通信处理模块c p m 负责以太网口的和串行口的控制，1 0 1 0 0 m 以太网口通过f c c 2 的e t h e r n m e t 模式实现，r s 2 3 2 串口是通过s m c l 的u a r t 模式实现。 j 主处理器提供多种存储器控制接口。g p c m 接口模式编程比较简单，但不支 持突发( b u r s t ) 操作，主要用于操作简单、性能要求较低的设备接口。硬件设计 中f l a s h 存储空间与m p c 8 2 8 0 的接口采用的就是g p c m 模式。s d r a m 接口模 式提供s d r a m 接口，支持突发读写、内存的背靠背模式，性能比较高。硬件设 计中8 片s d r a m 与m p c 8 2 8 0 采用的就是s d r a m 接口模式。u p m 模式可以由 用户编程实现处理器与其它任意设备的接口，该模式在硬件平台上没有运用。 硬件平台上m p c 8 2 8 0 涉及到主从设备的问题。一般而言，在通过j t a g 口进 行调试的过程中，m p c 8 2 8 0 应设置为从设备模式。当操作系统映像加载完毕，需 要m p c 8 2 8 0 进行自举启动时，m p c 8 2 8 0 应设置为主设备模式。主从设备的设置 通过r s t c o n f ；管脚信号在上电启动时的采样获得，管脚的高低电平分别为从主设 备模式。m p c 8 2 8 0 内部时钟模块主要包含两个数字锁相环电路，以输入时钟信号 c l k i n 作为时钟源，通过锁相环倍频产生核心处理器和c p m 模块的时钟信号。 c l ，k 矾信号通过外部时钟模块获得，6 0 x 系统总线和本地总线的时钟均为c u ( i n 。 倍频因子由m o d c kh 和m o d c k 1 3 1 决定。当m p c 8 2 8 0 为从设备模式时， m o d c kh 为0 0 0 0 ，为主设备时m o d c kh 的值通过硬配置字进行设置； m o d c k i - 3 由硬件电路拨码开关所决定。在硬件平台中，主从设备c p m 模块和 内核的倍频因子均设为2 。 。 2 闪速存储器( f l a s h ) 模块【8 】 在系统硬件平台上采用了大容量闪存设备f l a s h 用于非易失性的代码和数据 存储，在实际应用中主要用来存储b o o t r o m 映像、操作系统映像和用户应用程序等。 选用8 m 的f l a s hr o m 作为程序存储器，其存取速率能够和6 0 x 总线的操作速 率协调，这样不用附加缓冲器。由于f l a s hr o m 常用作系统上电复位时最先读 取的存储器，而当系统上电复位的时候，m p c 8 2 8 0 会自动从片选信号c s 0 所指定 的存储区的最低地址空间读取复位配置字，所以使用c s 0 作为f l a s hr o m 的片 选信号，使用g p c m 存储控制机制。f l a s hr o m 的最起始空间存储m p c 8 2 8 0 的复位配置字。f l a s hr o m 的数据宽度为1 6 位，所以在进行寻址的过程中最低 地址位a 3 1 不用。 使用g p c m 方式时，存储控制器会输出相应的控制信号，对于f l a s hr o m ， 相应的控制信号如表2 1 所示。 第二章a t m 交换机控制系统硬件平台的建立 1 i 表2 1g p c m 机制控制信号 6 0 x 总线l o c a l 总线相应描述 c s o - 11 】 设备片选 p w e 0 7 】l w e 0 - 3 】 写周期内写使能信号 p o el o e 读周期输出使能信号 f l a s h 选用i n t e l 的t e 2 8 f 6 4 0 j 3 a 芯片，单片容量为8 m 字节，内部分成6 4 块 ( b l o c k ) ，每块大小1 2 8 k 字节。提供字节编程、字编程、片擦除和块擦除等多种 操作，能够实现快速擦除和编程，单次访问周期最大1 2 0 n s ，单字节编程仅需6 8 u s ， 拥有l o 万次的擦除寿命。t e 2 8 f 6 4 0 采用3 3 v 供电，擦除和编程均可在正常工作 的电压( 3 3 v ) 下进行，不需要额外的编程高电压【9 1 ，连接方式如图2 4 所示。 m p c 8 2 8 0 f l a s hr o m 地址总线 a 9 - 3 0 1 a 2 1 - o 1 数据总线 、 d 【4 8 - 6 3 - 3 0 1d 【1 5 - 0 p w e o - ij w e 0 - l 】 啊 o e 圆 c e 图2 4 f l a s hr o m 的连接方式 3 s d r a m 内存模块 。 m p c 8 2 8 0 提供三种存储器控制接口：g p c m 、s d r a m 和u p m 。m p c 8 2 8 0 专 用的s d r a m 接口，可以灵活实现对s d r a m 各种读写模式的支持，6 0 x 总线和 本地总线上均提供有s d r a m 接口。选用6 0 x 总线提供的s d r a m 接口实现内存 模块的设计，芯片选用现代公司的h y 5 7 v 5 6 1 6 2 0 。该s d r a m 具有访问速度快、 容量大、功耗低、性价比高等优点。h y 5 7 v 5 6 1 6 2 0 是4 b a n k s x 4 m x1 6 b i t s 的s d r a m 存储芯片，共有4 个区，两个区选择信号，1 3 行9 列，内部具有自动刷新电路， 刷新周期6 4 m s ，支持突发式( b u r s t ) 读写，所有的操作时序都参照输入的同步时 钟源，采用3 3 v 供电，封装为t s o p ，体积小，占用很少的布局空间【1 0 】。设计中 使用8 片h y 5 7 v 5 6 1 6 2 0 ，总存储容量达到2 5 6 m b y t e s ，能够满足硬件平台的设计 要求。 4 电源模块 就整个电路板而占，m p c 8 2 8 0 的u 0 端口电压v d d h 为3 3 v ，处理器内核电 压v d d l 为1 8 v ，外围电路器件采用的均是3 3 v 电压供电。因此，电源模块只 需提供3 3 v 与1 8 v 电压即可。 1 2基于嵌入式系统的a t m 交换控制技术研究 在电源模块的设计中，选用l m 2 6 7 x 系列电源转换芯片，该系列芯片可以满 足上述要求。该系列芯片的输入电压为+ 3 v 到+ 6 v ，因此可以采用单一输入电压 + 5 v 。通过t p s 5 4 3 1 4 转换得到输出电压+ 1 8 v 输出电压，通过l m 2 6 7 6 转换得到 + 3 3 v 输出电压。为了得到稳定的输出电压，输出的+ 3 3 v 、+ 1 8 v 电压必须经过 必要的滤波整形电路。 5 时钟模块 整个硬件平台对时钟模块的要求颇为苛刻。时钟模块不仅对m p c 8 2 8 0 提供时 钟输入，s d r a m 也需要时钟模块的时钟输入，而且s d r a m 与m p c 8 2 8 0 必须保 证完全的时钟同步，否则可能不能正确实现数据驱动和采样。所以系统必须提供 一个稳定的时钟源模块。 时钟模块核心部件为高稳定性的i o o m h z 石英晶振，它为系统提供基准 1 0 0 m h z 时钟。在时钟模块中还采用了一个单输入、多输出的时钟驱动芯片 i d t 7 4 f c t 3 8 0 7 。i d t 7 4 f c t 3 8 0 7 是个单输入输出、3 3 v 的时钟分配器。通过驱动 芯片后的各个时钟信号相互间相位差很小，能够保证输出时钟同步，提高了驱动 能力，可以为时钟网络提供点到点时钟信号，为不同设备提供同步的时钟输入， 还可以减小时钟信号相互间的影响，能更好的实现时钟信号的匹配。 6 r s 一2 3 2 串曰通信模块 r s 2 3 2 接口是硬件平台的调试端口和低速数据通信接口，在调试过程中，硬 件平台通过r s 2 3 2 接口将硬件平台的引导信息定向到p c 机的超级终端显示。系 统运行过程中，硬件平台可以通过r s 2 3 2 接口配置一些受控设备，通过r s 一2 3 2 接1 2 1 接受监控设备传来的测量数据，并通过r s 2 3 2 接口向受监控设备发送命令字。 r s 2 3 2 接口采用u a r t 异步通信协议。通用异步收发( u a r t ) 协议是典型 的面向字符的协议，常用于设备之间的低速数据通信。与p c 机连接的r s - 2 3 2 接 口由于不需要使用对方的传送控制信号，因此只需三条接口线，即发送数据t x d 、 接收数据r x d 和信号地g n d ，这也是串口通信中最为简单且常用的接法。 m p c 8 2 8 0 c p m 的s m c l 接口配置为u a r t 控制器，用于实现r s 2 3 2 总线接 口，在设计中采用m p c 8 2 8 0 内部波特率发生器产生的时钟作为收发数据的抽样时 钟信号，不需外部提供收发时钟，波特率定为1 1 5 2 0 0 b i t s s 。 为了提高抗干扰能力和增加传输距离，r s 一2 3 2 采用负逻辑电平，而m p c 8 2 8 0 输入输出采用t t l 电平，串口设计中要完成t t l 电平与r s 2 3 2 电平之间的转换。 设计中采用低成本、低功耗、3 3 v 供电的m a x 3 2 2 2 来实现这种转换。r s - 2 3 2 串口通信模块的接口具体连接电路如图2 5 所示。 7 1 0 1 0 0 m 以太网接口通信模块 尽管r s 2 3 2 串口通信模块可以完成设备问的信息交换，完成b s p 映像和系统 内核映像的下载，但r s 一2 3 2 串口通信速率较慢，不能有效地发挥处理器的性能， 第二章a t m 交换机控制系统硬件平台的建立 影响硬件平台的整体性能。因此，硬件平台的设计包含了一个1 0 1 0 0 m 快速以太 网通信接口，实现数据的快速交换。 匝雯匦d - 翌皿班 _ i c r x d i - 图2 5m p c 8 2 8 0 的r s - 2 3 2 接口具体连接电路 m p c 8 2 8 0 的s c c 和f c c 通信接口均支持以太网协议，但s c c 接口只能支持 1 0 m 以太网，因此选择f c c 接口实现1 0 1 0 0 m 以太网接口。m p c 8 2 8 0 的3 个f c c 均可通过m i l 接口支持快速以太网，实现以太网中的m a c 层功能，硬件平台选用 f c c 2 接口作为以太网接口。以太网物理层收发器p h y 选用i n t e l 公司的l x t 9 7 1 ， 变压器选用p u l s e 公司的h 1 1 0 2 ，采用r j 4 5 物理接口。以太网口硬件设计简图如 图2 6 所示。 l x t 9 7 1 支持1 0 b a s e t ，1 0 0 b a s e t x 双绞线和1 0 0 b a s e f x 光纤三种物理 接口，拥有半双工、全双工、自协商等多种工作模式，拥有内嵌的l e d 驱动显看乇 网口的工作状态，采用通用的3 3 v 供电【1 2 】。l x t 9 7 1 通过m i l 接口与m p c 8 2 8 0 f c c 2 互连，l x t 9 7 1 提供有串行控制管理接口( m d i o 和m d c ) ，m p c 8 2 8 0 通过 该接口可以对l x t 9 7 1 内部寄存器进行配置，实现工作模式的选择。但由于l x t 9 7 1 是完全自适应的，因此，在实际的工作中不需要对l x t 9 7 1 进行任何配置。需要 注意的是，m p c 8 2 8 0 的管脚存在复用的问题，因此，软件必须将所涉及到的管脚 设为对应的f c c 2 通信口的功能。 以太网的数据收发几乎不需要处理器内核的控制。处理器内核激活以太网发 送器后，以太网控制器每隔2 5 6 个时钟周期查询f c c 发送缓冲区描述符( b d ) 表 中首个发送描述符( t x b d ) 一次，确定是否有数据需要发送。当用户有数据帧要 发送时，通过设置内部寄存器t o d r 停止这样的查询，以太网控制器从数据缓冲 区读取数据，使t xe n 信号有效，依次发送引导符、帧起始标识、目的地址、源 地址、数据长度和帧数据，并计算产生c r c 帧校验序列( f c s ) 。发完后使t xe n 无效，通知物理层控制器该帧传送完毕。发完f c s 后以太网控制器重新对发送描 述符进行配置，清除发送数据准备好( t xr e a d y ) 状态位。 1 4基丁二嵌入式系统的a t m 交换控制技术研究 图2 6 以太网口接口具体连接电路 第二章星上a t m 交换机控制系统软件平台的建立 1 5 第三章星上a t m 交换机控制系统软件平台的建立 在建立了a t m 交换机控制系统硬件平台后，本章主要介绍如何建立一个嵌入 式控制系统软件平台，包括搭建开发环境、移植p p c b o o t 、移植l i n u x 内核和文件 系统。 3 1 开发环境的组成 绝大多数的l i n u x 软件开发都是以n a t i v e 方式进行的，即本机开发、调试，本 机运行的方式。这种方式不适合于嵌入式系统的软件开发，因为对于嵌入式系统 的开发，没有足够的资源在本机( 即板子上系统) 运行开发工具和调试工具。通 常的嵌入式系统的软件开发采用一种交叉编译调试的方式1 3 】，如图3 1 所示。 运行l i n u x 的p c ( 宿主机)目标板 图3 1 嵌入式系统软件开发模式示意图 交叉编译调试环境建立在宿主机( 即一台p c 机) 上，对应的硬件平台叫做目 标板。开发时使用宿主机上的交叉编译、汇编及连接工具形成可执行的二进制代 码( 注：这种可执行代码并不能在宿主机上执行，而只能在目标板上执行) ，然后 把可执行文件下载到耳标机上运行。本系统采用串口烧写程序到f l a s h 。 宿主机和目标板的处理器一般都不相同，此项目所用的宿主机为i n t e l 处理器， 而目标板为m o t o r o l a 的p o w e r p c 8 2 8 0 ，所以要先搭建交叉编译环境为开发嵌 入式系统软件做准备。 1 主机系统的硬件配置及操作系统 主机系统就是移植l i n u x 需要用到的计算机，一般情况下是个人p c ，这里我 们用到的个人p c 的硬件配置如下： c p u ：t e l1 5 3 g h z 主频 r a m ：1 g b d d r h a r dd i s k ：16 0 g b 1 6基于嵌入式系统的a t m 交换控制技术研究 网卡：1 0 1 0 0 m 自适应网卡 串口：r s 一2 3 2 主机操作系统为：r e d h a t “m 9 0 ( l i n u xk e r n e l2 4 2 0 ) 。 2 目标系统 目标系统是需要将嵌入式l i n u x 移植过去的系统，即是前面己经介绍地硬件平 台环境。主要配置如下： c p u ：【p c 8 2 8 0 ，3 3 m h z ( c o r e2 0 0 m h z ，b u s3 3 m h z ，c p m1 0 0 z ，p c i3 3 m h z ) s d r a m ：2 5 6 m b ( 用作内存) f l a s h ：8 m b ( 用于存放启动代码、内核镜像、文件系统和应用程序) 网口：f c c 2 ，1 0 1 0 0 m 网卡 串口：s m c l ，r s 一2 3 2 。 3 2 配置主机系统 嵌入式l i n u x 的移植最好在真正的l i n u x 平台上完成，主机系统上移植环境的 搭建非常重要，完整、正确的移植环境可以使移植工作顺利的进行下去。 3 2 1 主机配置 对主机系统的配置主要包括防火墙的配置、t f t p 服务器的配置、n f s 服务器 的配置等，这些配置在移植l i n u x 系统时是需要用到的。 、 1 关闭防火墙 在终端模式下运行s e t u p ，选择f i r e w a l lc o n f i g u r a t i o n