（通信与信息系统专业论文）基于amba总线的高效图像压缩ip核接口设计.pdf

摘要 随着微电子技术的飞速发展，集成电路规模按照摩尔定律飞速提高，微芯片 上集成的晶体管数哥每1 8 个月蘸一番，片上系统( s o c ) 技术成为国际超大规模集 成电路的发展趋势。在s o c 设计中，片内总线作为s o c 集成的互连结构，可以把 各个功能模块互连起来，使知识产权核( pc o r e ) 的移植、设计、复用变得容易。在 市场现有的各种冀内总线中，由a r m 公司开发的高级微处理器总线架构( a m b a ) 市场占有率最高，成为一种最流行的工业标准片内总线结构。其中高级高性能总 线( a h b ) 用于系统中高性能、高时钟速率模块间通信，a h b 接口设计技术也成为 了片上系统设计的基本技术之一。 基于静止图像编码标准j p e g 2 0 0 0 的高效图像压缩礤核瞄的在于提高压缩图 像质量，提高性能和降低带宽，提高编码算法的灵活性以及码流的渐进性。它并 不是针对a h b 总线设计的，也没有相应的接口来实现与片上总线的连接，要把它 集成到s o c 中有一定的难度。 本文在详细介绍了a m b a 总线协议后，按照a m b a 总线接口标准，针对高 效图像压缩m 核，设计并验证了用于连接此i p 核与a h b 总线的i p 核接口。利用 此接日可将高效图像压缩p 核成功地挂载到a m b a 总线上，辅以挂载其他穗关功 能模块，使之便捷、高效地集成在一个芯片上，构成一个片上系统。 关键词：a m b a 总线图像压缩i p 核接口 a b s t r a c t w i t ht h ed e v e l o p m e n to fm i c r o e l e c t r o n i c st e c h n o l o g y ，s c a l eo fi n t e g r a t e dc i r c u i t i n c r e a s e sa tt h es p e e do fm o o r e sl a w 。强en u m b e ro fi n t e g r a t e dt r a n s i s t o r sd o u b l e s e v e r y18m o n t h s 。殛et e c h n o l o g yo fs y s t e mo fc h i p ( s o c ) i st h et r e n do fv e r yl a r g e s c a l ei n t e g r a t e dc i r c u i t i ns o cd e s i g n ，o n - c h i pb u sc a nc o n n e c tf u n c t i o n a lm o d u l e s t o g e t h e r ，a n df a c i l i t a t et h ed e s i g no fi n t e l l e c t u a lp r o p e r t y ( i p ) c o r e 。i na l lk i n d so f o n - c h i pb u s e sa v a i l a b l ei nt h em a r k e t , a d v a n c e dm i c r o c o n t r o l l e rb u sa r c h i t e c t u r e ( a m b a ) w h i c hi sd e s i g n e da n ds t a n d a r d i z e db ya r mc o m p a n yi so n eo ft h em o s t p o p u l a ri n d u s t r i a ls t a n d a r d s i nt h ea m b as y s t e m ，t h ea d v a n c e dh i 曲p e r f o r m a n c e b u s ( a h b ) c a np r o v i d eh i g hp e r f o r m a n c ea n ds p e e df o rc o m m u n i c a t i o nb e t w e e n f u n c t i o n a lm o d u l e s t h et e c h n o l o g yo fa h bi n t e r f a c ed e s i g ni so n eo ft h em o s t i m p o r t a n ts o ct e c h n o l o g i e s t h eh i g h e f f i c i e n c y i m a g ec o m p r e s s i o ni p c o r ei sb a s e do nt h es t i l l i m a g e c o m p r e s s i o ns t a n d a r dj p e g 2 0 0 0 砥si pc o r ec a ni m p r o v et h ep e r f o r m a n c ea n dq u a l i 锣 o fi m a g ec o m p r e s s i o n ，r e d u c et h eb a n d w i d t h ，a n di m p r o v et h ef l e x i b i l i t yo ft h ec o d i n g a l g o r i t h m b u ti ti sd i f f i c u l tt oi n t e g r a t et h i si pc o r ei ns o cb e c a u s ei ti sn o ts p e c i a l l y d e s i g n e df o ra h b 。 a f t e ri n t r o d u c i n gt h ea m b a p r o t o c o li nd e t a i l s ，t h i sp a p e rd e s i g n e da n dv e r i f i e d a ni n t e r f a c es p e c i a l l yf o rt h ei pc o r ea c c o r d i n gt ot h ea m b ap r o t o c 0 1 t h r o u g ht h i s i n t e r f a c e ，t h ei pc o r eo fh i g h - e f f i c i e n c yi m a g ec o m p r e s s i o nc a nb ec o r r e c t l yc o n n e c t e d t ot h ea m b a ，a n dt h e nt h ei pc o r ec a nb ei n t e g r a t e di nt h ec h i pw i t he a s e k e y w o r d ：a m b ai m a g ec o m p r e s s i o n i pc o r ei n t e r f a c e 创新性声明 秉承学校严谨的学风帮优良的科学道德，本人声鹗所呈交的论文是我个 人在导师的指导下进行的研究工作及取得的研究成果。尽我所知，除了文中 特别加以标注和致谢中所罗列的内容以外，论文中不包含其它人已经发表或 撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学 位或证书丽使用过的材料。与我一同工作的同志所做的任何贡献均已在论文 中做了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名： 主蕴遭 一 目期： 垫2 ：墨 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保窝和使用学位论文的规定，帮： 研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本 人保证毕业离校震，发表论文或使用论文工作成果时署名单位仍然为西安电 子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校 可| 以公布论文的全部或部分逡容，可以允许采用影印、缩零、或其它复制手 段保存论文。( 保密的论文在解密后遵守此规定) 本人签名： 导师签名： 嗣期：竺i ：! ：篁 日勰；迦星f ：2 第一章绪论 第一章绪论 1 1 选题背景 i p 核( i n t e l l e c t u a lp r o p e r t y ) 就是具有知识产权的模块，集成电路设计过渡到了 片上系统设计，口核设计与使用在芯片设计中起到了重要作用。在s o c ( s y s t e mo f c h i p ) 设计中采用m 核，可以缩短设计周期、降低风险、提高系统的性能和可靠性。 s o c 的设计方法要求l p 核具有很好的移植性和复用性。 由于i p 核开发标准的不统一和其它原因，国际i p 核市场还有很多i p 核不是 针对某种总线设计的，也没有相应的接口电路来实现p 核与片上总线的连接，要 把它们集成到s o c 中有一定的难度。片上总线为不同的鎏核提供了统一的接口标 准，设计者可利用i p 核接口通过片上总线将不同功能的p 核便捷、高效地集成在 一个芯片上，构成一个片上系统。 片上总线技术是掰核集成的关键技术u 】。片上总线技术包括两个方面，一是 选用国际上公开通用的总线结构，二是根据特定领域开发的需要自主开发片上总 线。a r m 公司开发了一种开放性的片上总线标准a m b a ( a d v a n c e dm i c r o c o n t r o l l e r b u sa r c h i t e c t u r e ) 2 ，并成为业界标准。它独立于处理器和工艺技术，具有高速、低 功耗等特点。该总线结构广泛应用予片上系统设计中，其中a h b ( a d v a n c e dh i 薛 p e r f o r m a n c eb u s ) 用于系统中高性能、高时钟速率模块间通信【3 】。a h b 总线接口设 计技术是片上系统设计的重要技术。采用该总线结构可以显著简化系统设计，改 善系统可扩充性，并提高系统可测缝。 目前广泛使用的a m b a 2 0 已经成为一种成熟的片上总线标准规范。因此，本 课题选用a m b a 总线作为片上总线。 1 2 a m b a 总线标准 a m b a 总线协议于1 9 9 6 年被提出，目的是要推崽片上总线的规范，并被a r m 处理器广泛用作片上总线结构。最初a m b a 总线a m b a l 。0 只有a r m 外设总线 a p b ( a d v a n c e dp e r i p h e r a lb u s ) 与a r m 系统总线a s b ( a d v a n c e ds y s t e mb u s ) ，总线 协议都是三态总线，而a m b a 2 0 增加的高性能总线a h b 能更方便设计者，并且 总线改用多元架构，增加了新特性l 。 a h b 能够提供比a s b 更高的数据吞吐率，因为它不同于a s b 的双向总线设 计。a h b 是基于集中多总线机制的。这种改变使得a h b 总线能够在更高的时钟 2 基于a m b a 总线的高效图像压缩i p 核接翻设计 速度下进行，并成为第一个支持6 4 位和1 2 8 位宽度的a r m 总线。a r m 的a h b 总线结构还弓l 入了两个交体：多层a h b 和a h b 1 i t e 。原来的a h b 在任何时候都 只允许一个主设备活动在总线上，而多层a h b 允许多个活动的总线主设备。 a h b 1 i t e 是标准a h b 总线的一个子集，也只允许一个总线主设备。这种总线是针 对那些不需要标准a h b 全部特性的情提而设计的。标准的a h b 和多层a h b 的主 从协议是相同的，但有不同的甄联。多层a h b 新的互联有利于多处理器系统，它 允许并发操作和更高的吞吐率。 典型的a m b a 架构的片上系统是由系统总线a h b 和外围设备总线a p b 所构 成的，如图1 1 。a h b 总线负责连接例如a r m 之类豹处理器、d m a ( d i r e c tm e m o 搿 a c c e s s ) 控制器和片上存储器等对时间和性能要求很高的模块；a p b 总线则用来连 接速率较低的系统外设模块比如g p i o ( g e n e r a lp u r p o s ei n p u t o u t p u t ) 嘲， u a r t o j n i v e r s a la s y n c h r o n o u sr e c e i v e rt r a n s m i t t e r ) t 习等，其协议较a h b 篱单，频 率通常为a h b 的一半，与a h b 之间通过桥( b r i d g e ) 相连，以减轻a h b 的负荷。 图1 1 舆型的a m b a 总线片上系统 1 3 论文内容 南于a r m 公司的a r m 系列处理器有众多系列来满足不同领域的需求，且有 着体积小、低功耗、低成本、高性能等很多优点瞪，因此本课题s o c 选用a r m 公 司的微处理器a r m 9 e 系列。 本文主要做了以下工作：首先采用a m b a 总线标准，根据s o c 设计需求， 设计了高效图像压缩i p 核接叠，用来实现离效图像压缩糟核与a r m 微处理器闻 的通信；其次设计了a h b 总线所必需的片外f l a s h 与a h b 总线之间的接口 s m if l a s h ，这样就可以使得a r m 程序可以在f l a s h 中启动；最后对所设计的 高效圈像压缩p 核接口和s m if l a s h 进行了验证。 论文内容由五章组成： 第一章：绪论。简述了当前i p 核的发展，以及片内总线的发展。介绍了本文 第一章绪论 酶研究内容及章节组成。 第二章：a m b a 总线标准分析。分析了a m b a 总线标准，重点分析了a h b 总线和a p b 总线的时序。 第三章：基于a m b a 总线的攀核接隧设计。介绍了高效强像聪缩印核熊所 使用的愿缩标准，并且介绍了本课题所采用的a r m 处理器的体系结构。设计了连 接高效图像压缩i p 核与a h b 总线的接口，同时设计了片外f l a s h 与a h b 总线 的接口s m lf l a s h 。 第豳章：礤核接口验证。在介绍了s o c 验证方法与过程嚣，针对第三章新设 计的口核接口徽了r t l 级仿真及嚣彷分析。 第五章：结束语。简单回顾了论文，总结了本文的研究内容及研究成果，并 提出了进一步的设想。 第二章a m b a 标准分析 第二章a m b a 标准分析 2 1 引言 a r m 研发的a m b a 提供一种特殊的机制，可将r i s c ( r e d u c e d i n s t r u c t i o ns e t c o m p u t e r ) 处理器集成在其它i p 核和外设中。2 0 版a m b a 标准定义了三组总线： a h b ( a m b a 高性能总线) 、a s b ( a m b a 系统总线) 、和a p b ( a m b a 外设总线) 网。 a h b 总线应用于高性能、高时钟频率的系统模块，它构成了高性能的系统骨 干总线。它主要支持的特性是： 数据突发传输( b u r s tt r a n s f e r ) ； 数据分割传输( s p l f ft r a n s a c t i o n ) ； 流水线方式； 一个周期内完成总线主设备( m a s t e r ) 对总线控制权的交接； 单时锋沿操作； 内部无三态实现； 更宽的数据总线宽度( 最低3 2 位，最高达1 0 2 4 位，推荐不要超过2 5 6 位) 。 a s b 是第一代a m b a 系统总线，同a h b 相比，它的数据宽度要小一些，支 持的典型数据宽度为8 位、1 6 位、3 2 位，主要特征如下： 流水线方式； 数据突发传送； 多总线主设备； 内部有三态实现。 a p b 是本地二级总线，通过桥和a h b a s b 相连。它主要是为了满足不需要 高性能流水线接口或不需要高带宽接霸的设备的互连。a p b 的总线信号经改进后 全和时钟上升沿相关，这种改变的主甏优点如下： 更易达到高频率的操作； 性能和时钟的占空比无关； s t a 单时铮沿简化了； 无需对自动插入测试链作特别考虑； 更易与基于周期的仿真器集成。 a p b 只有个a p b 桥，它将来融a h b a s b 的信号转换为合适的形式以满足 挂在a p b 上的设备的要求。桥要负责锁存地址、数据以及控制信号，同时要进行 二次译码以选择相应的a p b 设备。 本章详细分析了a m b a 总线标准中应用最为广泛的2 种结构，即a h b 和a p b 。 6 基于a m b a 总线的高效图像压缩i p 核接豳设计 2 2 1a h b 总线简介 2 2a h b 总线分析 a m b a - a h b 豳主设备、从设备、基础结构组成【l o 】。所有a h b 总线上的传输 都是南主设备发毒，由麸设备豳应。a h b 总线主要通过仲裁器和译码器两个模块 来对主设备和从设备间的数据通信进行控制。 因为a h b 总线支持多个主设备，所以就需要结构为中央选择器的仲裁器来判 断总线的使用权魉哪个主设备使用。面译码器则是负责地址解码，从多个从设备 中选择要回应的从设备。 图2 1 是针对3 个主设备和4 个从设备的a h b 总线的应用结构图。 2 2 2a h b 基本传输 图2 。1a h b 总线应用结构图 一次完整的a h b 总线传输分为2 个阶段，即地址阶段和数据阶段。其中地址 阶段传输的是地址与控制信号，数据阶段传输的是读写数据及回应信号。a h b 基 本传输如图2 - 2 所示。 第二章a m b a 标准分擀 7 h c k 篡 h a d d r 3 1 ：0 h w d a t a 貉1 h r d a t a 3 1 。a d d r e s sp h a s e 。d a t a p h a s e 。 |l l 以a磁艇 趔c o n t r o l) o 艇 ：0 1 慰秘鬻艇 燃| | | ：0 】 删w 似黑汛k 图2 。2 a 船基本传输 如果在数据阶段传输无法在1 个时钟周期内完成时，从设备可以用h r e a d y 信号去延长传输。h r e a d y 为低时，表示当前传输尚未结束，为商时，表示当前 传输结束。传输结束的状态需要观看从设备麴回应信号h r e s p 。 由于一次传输需要2 个阶段才能完成，为了增进总线的性能，a h b 将多重传 输p i p e l i n e 起来，传输间的地址阶段和数据阶段是o v e r l a p 在一起的。从图2 3 中 可戳看到由于当前传输的数据阶段与下一次传输的地址阶段是o v e r l a p 薛，所以若 当前传输的数据阶段被延长时，下一次传输的地址阶段也要跟着被延长。 l 泓a麟b ) ( c 以舡 饿c o n t r o l 怂掣掀 c o n t r o l 懋嬲撒f 矗、 f c 、 ：o 】 以) 泓鬻秘 d a t a ) 陬篱燃 ( b ) | |v| | 一 v| | ：翻 燃w ? 7 双黑? ) 7 ，f 吣l 攮v ￥d 瓤 1 ) a众“ 图2 3 a h b 的p i p e l i n e 传辏 8 基于a m b a 总线的高效图像压缩i p 核接阴设计 2 2 3a h b 总线信号 a h b 总线上的信号，可以分为时钟信号、仲裁信号、地址信号、控制信号、 数据信号、回应信号【1 1 1 。本小节主要介绍控制信号和回应信号。 a h b 总线上的控制信号分为5 种： ( 1 ) 传输类型信号h t r a n s 1 ：铺，由主设餐发出。a h b 总线上有4 种传输类型： i d l e 、b u s y 、n o n s e q 、s e q ，分别用h t r a n s 1 ：0 1 = 2 b o o 、2 b 0 1 、2 b 1 0 、2 b l l 表示。i d l e 指示从设备必须忽略当前传输，当主设备没有数据传输时，会发出此 类型信号。铁设备在接收到此信号时需要在传输豹数据阶段匿应一个时钟周期的 o k e y 回应。在突发传输中，主设备会发出连续的传输给从方，若主设备因某种 原因无法及时将数据准备好，需发出b u s y 传输类型信号通知从设备，从设备在 接收到此信号时需要在传输的数据阶段鼷应一个时钟周期的o k e y 回应。 n o n s e q 指示当前传输的地址及控制信号与上一次传输无关。s e q 指示当前传输 的地址信号与上一次传输有关，控制信号与上一次传输相同，通常用在突发传输 中。 2 ) 突发类型信号h b u r s t 2 ：0 ，由主设备发出。突发类型信号用予主设备发 出地址相关、控制信号相同的连续传输。a h b 总线支持8 种突发类型用来指示突 发传输的个数与地址间的关系。每次传输数据的大小由h b u r s t 2 ：0 定义：3 b 0 0 0 表示单笔资料传输，3 b 0 0 1 表示无限定长度的位址递增传输，3 b 0 1 0 表示长度为4 的位址包装传输，3 b 0 1 l 表示长度为4 的位址递增传输，3 b 1 0 0 表示长度为8 的 位址包装传输，3 b 1 0 1 表示长度为8 的位址递增传输，3 b 1 1 0 表示长度为1 6 的位 址包装传输，3 b l l l 表示长度为1 6 的位址递增传输。其中递增传输，每一次传输 的地缝是前一次传输的地址加上传输大小。a h b 对传输范匿规定不超过1 k b ，递 增传输的大小可以为任意数目，但是不能超过1 k b 的范围。包装传输时，当传输 地址要跨越界限时，下一笔传输地址会绕回边界的起点。 ( 3 ) 保护控制信号h p r o t 3 ：0 ，由主设备发出。主设备可利用信号h p r o t 3 ：0 】 来提供额外的保护信息。保护信息包括：o p c o d ef e t c h ，d a t aa c c e s s ，u s e ra c c e s s ， p r i v i l e g e da c c e s s ，n o tb u f f e r a b l e ，b u f f e r a b l e ，n o tc a c h e a b l e ，c a c h e b l e 。但是并不是 所有主设备都要求精确的保护信息。 ( 4 ) 传输大小信号h s i z e 2 ：0 ，由主设备发出。a h b 总线支持8 种传输大小， 用信号h s i z e 2 ：0 表示。总线支持的8 种传输大小为8 位，1 6 位，3 2 位，6 4 位， 1 2 8 位，2 5 6 位，5 1 2 位，1 0 2 4 位，分别用h s i z e 2 ：0 = 3 b 0 0 0 ，3 b 0 0 1 ，3 b 0 1 0 ， 3 b 0 1 l ，3 b 1 0 0 ，3 b 1 0 1 ，3 b 1 1 0 ，3 b 1 1 1 表示。 ( 5 ) 传输方向信号h w r i t e ，由主设备发出。标志传输方向的信号h w r i t e ， 当其值为高时，主设备会在数据阶段将数据放在写数据线h w d a t a 3 1 ：0 】上，让 第二章a m b a 标准分析 9 从设备去采取数据；当其值为低时，从设备会在数据阶段将数据放在读数据线 h r d a t a 3 1 ：o 】上，让主设备去采取数据。 a h b 总线上从设备的回应信号有3 种：h r d a t a ，h r e a d y 和h r e s p 。 从设备可以通过h r e a d y 信号去延长传输，并且在传输结束时( 数据阶段 h r e a d y 为高) ，用h r e s p 1 ：0 】逶知主设备传输结束时的状态。 传输结束时的状态有四种：o k e y ，e r r o r ，r e t r y ，s p l i t 。其中，o k e y 表示传输成功完成；e r r o r 表示传输失败；r e t r y 和s p l i t 表示目前传输未完 成，主设备需要再重新发送一次相同的传输。其中r e t r y 和s p l i t 的区别在于仲 裁器的主设备优先权管理。在回应r e t r y 时，仲裁器内的主设备优先权不变，当 有更高优先权的主设备申请总线时，仲裁器就会把总线使用权交给高优先权的主 设备。如果被回应r e 研w 的主设备优先权最高时，那么它将继续占用总线。在回 应s p l i t 时，仲裁器会将被隧应s p l i t 的主设备m a s k 起来，使其不能获得总线 使用权。如果所有的主设备都收到s p l i t 回应时，仲裁器会把总线使用权交给虚 拟主设备【l2 ，当回应s p l i t 的从设备处理完传输后，发出h s p l i t 信号给仲裁器， 仲裁器就会解除对相应主设备的m a s k ，使主设备恢复优先权。毖起r e t r y 阐应， s p l i t 回应能够让低优先权的主设备在合理的情况下取得总线的使用权，但是相应 的设计难度也会增加。首先仲裁器必须去观察h 】腿s p 信号，并且要当收到s p l i t 回应信号时能改变圭设备优先权。其次，从设备要记录下主设备号以便以藤要通 知姊裁器恢复哪个主设备的优先权，从设备可以从仲裁器发出的h m a s t e r 信号 查到。在a h b 系统中最多允许有1 6 个主设备，所以h m a s t e r 信号是4 位，然 而通知仲裁器可以u n m a s k 的信号h s p l i t 因是独热方式，所以就需要1 6 位。 霾静躐斑状态中，o 跹y 回应需要一个周期，其余三个均需要2 个周期。在 这2 个周期中，h r e a d y 在第一个周期为低，第二个周期为高，而回应状态h r e s p 保持不变。a h b 总线的操作是p i p e l i n e ，当前传输的数据阶段与下一传输的地址阶 段是o v e r l a p 在一起的。在除o k e y 外的三种回应中，可能因为当前传输未成功两 影响下一传输的存取，使主设备需要取消预备要进行的下一个传输。r e 删s p l i t 是代表当前传输尚在处理，所以下一个传输必须要取消，而e r r o r 回应则表示传 输失败，在某些情况下，主设备仍然会尝试下一传输，因此当主设备收到e r r o r 匿应时，继续存取下一传输是允许的，不过e r r o r 圆应此时还是需要花两个周期。 由图2 4 ，可看出主设备原本要进行地址a a + 4 的传输，但在传输a 的数据阶段 的第一个周期即a “的地址阶段，主设备监测到r e t i w 回应信号，h r e a d y 为 低，既表示a 传输的数据阶段被延长，也表示a 传输未开始，所以主设备在下 个周期将a + 4 传输换成空传输。否则如果r e t r y 回应只有个周期，那么a 传 输收到r e t r y 回应的同时，a + 4 传输也开始进行了，同时它很有可能收到r e t r y 回应，如此下去，可能以后的传输都无法完成。在r e t r y 回应的第二个周期，为 1 0 基于a m b a 总线的高效图像压缩i p 核接阴设计 了仲裁器能顺利地完成仲裁，主设备改成发出i d l e 传输。 t l1 陀t 3t 4t 5 illli l 燃n o n s e q燃s e q删i d l e泓n o n s e q憋 0 】 删 a 燃a + 4删魁a燃 ：o 】 贼) 7 - x d a t a 卿感 f a ) | |v| | l 掀删r e t r x 厂以r e t 鼢x 必。一) 倒 图2 4 从设备回应r e t r y 的a h b 传输 在从设备决定回应何种回应之前，可能需要多个周期去衡量，在此周期内要 将h r e a d y 置为低，同时将h r e s p 置为o k e y 。 2 2 4 仲裁器 a h b 总线支持多个主设备，所以就需要仲裁器去裁判某个主设备何时使用总 线。用于仲裁的信号有h b u s r e q ，h g r a n t ，h m a s t e r ，h l o c k 。 a h b 总线的仲裁是隐含的【1 3 1 ，一次仲裁可以在前一次总线访问期间完成，从 而仲裁不必占用a h b 总线周期( 总线空闲时除外) 。当主设备要使用总线时，就会 把鸯已的h b u s r e q 信号拉高。但是同一时闻可能会有多个主设备申请使用总线， 仲裁器会在h c l k 的上升沿去采取各个主设备的h b u s r e q 信号，将优先权最高 的主设备的h g r a n t 信号拉高，即允许它使用总线。如果要使原来使用总线的主 设备失去使用权，只需要把相应主设备的h g r a n t 信号拉低即可。仲裁器通过 h g r a n t x 信号指明哪个主设备为当前最高优先权主设备，但此时并不表瞬该主设 备就获得了总线，只有等到h r e a d y 被采样为高电平( 前一个传输完成) 时，它才 真正获得总线所有权，开始总线访问。h m a s t e r 信号会显示正在使用总线的主 设备编号。 在进行固定长度的突发传输时，如果有更高优先权的主设备申请使用总线， 仲裁器可以等待突发传输结束后再将总线使用权交给新的r 手设备，也可以中断原 来的传输，让薪的主设备使用总线。被中断的主设备需要发出新的审请，被允许 后继续突发传输。但是，如果主设备的传输是不可中断的，主设备可以在申请时 同时将h l o c k 拉高，通知仲裁器所申请的传输不可中断，进行锁定序列传输。 第二章a m b a 标准分析 这样主设备获褥总线使用权后，直至圭设备自行将h l o c k 控低，仲裁器不会进 行仲裁操作，不会将总线使用权交给其它主设备。在一个锁定序列传输完毕之后， 仲裁器还将让该主设备继续保持使用总线进行个附加传输以确保锁定序列的最 后一个传输成功完成。 2 3 1a p b 总线简_ 介 2 3a p b 总线分析 a p b 外围总线作为局部的二级总线，为系统总线提供了低功耗和接口设计简 单的协议扩展。其实，它整体上可看作一个a h b 从设备。a p b 数据传输协议相对 a h b 协议要简单许多，它仅支持一个主设备( 外曝总线桥) 与多个从设备之间的数 据通信，不支持性能高的数据传输带宽。具体接翻规范特性如下： 非流水特性：地址和控制信号在整个数据访问期间保持有效。 静态特性：在外围总线不使用时，接口功耗为零。 菲时钟接口特性：透过解码选通脉冲产生时序，不必将高频率时钟广播到 每个外围设备。 整个访问期间写数据有效。 2 。3 2a p b 传输 a p b 传输比较简单，不需要仲裁器，也不是p i p e l i n e 操作。a p b 传输分为两 个周期，不需要等待周期，也不需要麟应信号。基本a p b 传输流程如图2 。5 新示。 图2 5 a p b 基本传输流程 1 2 基于a m b a 总线的高效图像压缩p 核接阴设计 总线上需要的信号非常少，控制信号仅有p s e l 、p e n a b l e 和p w r i t e ，其 中p s e l 用于从设备选择，p e n a b l e 用于表示数据是否有效，p w r i t e 用来控制 读写。 ( 1 ) 初始状态为i d l e ，无传输，也没有从设备被选择。 ( 2 ) 当有传输要进行时，p s e l x = i ，p e n a b l e = 0 ，进入s e t u p 阶段，并且在 此状态停留1 个周期，当p c l k 下一个上升沿到来时就会进入e n a b l e 阶段。 ( 3 ) 进入e n a b l e 阶段时，在s e t u p 阶段的p a d d r 、p s e l 、p w r i t e 保持 不变，只有p e n a b l e 拉高。传输在此状态停留1 个周期。 经过s e t u p 和e n a b l e 阶段后，一次传输完成。著有新的健输就会再进入 s e n j p 阶段，若无传输就会进入i d l e 阶段。 图2 6 介绍了基本的a p b 写传输。时间t 2 - - ) t 4 为一个a p b 写传输，第一个 周期t 2 - - ) t 3 为s e 弼p 阶段，第二个周期t 3 - t 4 梵e n a b l e 阶段，在传输中， 地址信号、控制信号、数据信号都保持不变。传输结束后，p e n a b l e 会被拉低， 而p s e l x 信号视情况而定，若对同一个从设备继续有传输则p s e l x 保持不变，否 则p s e l x 被拉低。 霾i 使接下来无传输要进行，为了节省资源，地址信号和写信号会傈持不变， 直到有新的传输要进行。 t l睨下3t 4t 5 lllll p a d d r p w r i t el ： ： 1。，。j川 i il i i lii 溉l li 纩1 飞i p e n a b l 本ll 旷1l l l ： ； 1 。j 。i 、。l p w d a t 二二致 二至三二工泓二工 lllll ， 图2 。7 介绍了基本的a p b 读抟输。除了p w r i t e 为低，其他信号时序均与写 传输相同。从设备必须在e n a b l e 阶段，器pp w r i t e 为低，p s e l 和p e n a b l e 为高时，将数据给a p b 桥，采样时刻为t 4 。 p c l k p a 矜d r t l i p v 膳u t e p s 嚣l p e n a b l 眨 i t 3 i t 4 i t 5 i !八 li ii ili j| | li 入 一二二 忸丑盈二至 匝 liiil 图2 7 a p b 读传输 第三章基于a m b a 总线的i p 核接口设计 1 5 第三章基于a m b a 总线的羔p 核接口设计 3 1 引言 在第二章中已经介绍了a m b a 总线协议的内容，a h b 总线及a p b 总线的具 体时序。本章将研究并完成a h b 总线从模块接口的时序及功能设计。本文所采用 的a m b a 总线系统架构如图3 1 。 a 珏b 图3 1a m b a 总线架构设计 本章研究与高效图像压缩口核相连的i p 核接口设计，并且分析研究连接片外 s m i f l a s h 的静态存储器接( s t a s t i cm e m o 巧i n t e r f a c e ) s m k f l a s h 的设计。 3 2 高效图像压缩p 核接口 为了实现a r m 微处理器和高效图像压缩p 核间的通信，本文设计了一个i p 核接口，使其完全符合a m b a 2 0 总线协议并能够完成高速数据传输、处理与控制。 我们可瑷通过此p 核接瑟，利用a r m 来完成一些硬件较难实现的算法或控制。 本小节在简单介绍了a r m 9 e 的体系结构和高效图像压缩礤核之后，重点研 究了连接两者的i p 核接口设计。 1 6 基于a m b a 总线的高效图像压缩i p 核接阴设计 3 。2 1 高效图像压缩i p 核 高效图像压缩婵核对图像的处理是基于j p e g 2 0 0 0 标准的。j p e g 2 0 0 0 的基本 系统结构如图3 2 所示，首先对原始图像数据预处理，随后进行离散小波变换，然 后对小波系数进行量化和具有优化截断的嵌入式块编码e b c o t ，最后缝织成符合 格式的输出压缩码流瑟4 1 。高效图像压缩礤核中有3 种数据要经过a r m 处理与控 制，分别是原始图像数据( o r i ) 、小波系数( p e o ) 、码流数据( p e 3 ) 。 蓄引预处理图刖预处理 3 2 1 1 预处理 小波 变换 r 一一一一一一一一一一一一一一一一一一 ： e b c o t l l 乙一l 一 i ll i - - - t 1 。t 2 。1 图3 2j p e g 2 0 0 0 的基本结构框图 在进行离散小波变换之前，可以对图像进行一些适当的预处理： ( 1 ) 分块处理：图像可以被分割成互不重叠的矩形块，每一块看作完全独立的 图像分别进行编码。采用分块处理能够使j p e g 2 0 0 0 处理超大分辨率的图像，减少 存储器容量并且易于并行处理，而且在解码端可以只对部分图像进行解码，使得 码流更加灵活。 ( 2 ) 电平移位：对于字长为r 比特的无符号的样本值通过减去2 舻使其关于零 点对称。电平移位本身并不影响编码效率，只是有利于实现，比如可以防止数据 溢出。 ( 3 ) 分量变换：由于视觉系统对亮度分量y 比对色度分量c r 、c b 更加敏感。 因此对于彩色图像进行分量变换有利于对亮度和色度分壁区别处理。分量变换可 以采取不可逆分量变换( i c t ) 或可逆分量变换( r c t ) 。不可逆分量变换把图像数据从 r g b 空间交换到y c b c r 空闻，适于有损压缩；可逆分藿变换把匿像数据从r g b 空间变换到空间，适于无损压缩。 3 2 。1 2 小波变换 小波变换具有以下优点： ( 1 ) 小波变换具有熵保持特性，能够有效地改变图像的能量分布，同时不损伤 第三章基于a m b a 总线的i p 核接口设计 1 7 原始图像所包含的信息； ( 2 ) 小波分解后大部分能量集中在低频子图的少量系数上，而大量的高频子图 系数值普遍较小，且存在明显的相关性，有利于获得较高的编码增益； ( 3 ) 小波变换作用于图像的整体，既能够去除图像的全局相关性，又可将量化 误差分散剿整个匿像内，避免了方块效应的产生； ( 4 ) 多级分解后形成的不同分辨率和频率特征的子带信号，便于在失真编码中 综合考虑视觉特性，同时有利于图像的逐渐浮现传输； 离散小波变换w 可戬是不可逆的，也可以是可逆的。不可逆d w t 采用浮 点9 7 小波变换，适于有损压缩或近无损压缩；可逆d w t 采用整数5 3 小波变换， 适于图像的无损压缩。计算小波可以采用传统的褥积运算或者采用构造第五代小 波的提升算法。提升结构的主要优点是有利于硬件实现，而且能进行快速的原位 运算，不需要额外的存储空闻，此外可逆整数提升小波还能实现图像的无损压缩。 3 2 1 3 量化 在小波变换后，所有系数都需进行量化，量化使得系数的精度降低。j p e g 2 0 0 0 中使用了嵌入式恒域量化器。嵌入式的含义在于码流能够根据需要被截断，并且 满足质量渐进的特性，因此这就要求码流由一组不断细化的量化器生成。精细量 化器的量化区闯必须要被完全包含在粗糙量纯器的量纯区间之内。恒域d e a d z o n e 指量化索引值为0 的量化区间。对于由d c t d w t 变换生成的l a p l a c e 信号，率失 真的最优标量量化器是具有恒域的均匀量化器。l a p l a c e 分布的方差越小，恒域的 尺寸越大，但最佳尺寸总小于量化步长的2 倍。j p e g 2 0 0 0p a r tl 中选择了恒域为 量化步长两倍的嵌入式恒域量化器强弱，如图3 3 所示。 恒域 2 a b4 a b2 a b a ba ba b a b2 a ba b a b a b a b | 图3 3 嵌入式恒域量化示意图 3 。2 。1 4 具有优化截断的嵌入式块编码 原始图像经过小波变换和量化后，进入其核心算法e b c o t 编码器。 1 8 基于a m b a 总线的高效图像压缩i p 核接豳设计 j p e g 2 0 0 0 中的熵编码采用了具有优化截断的嵌入式块编码僻b c o t ： e m b e d d e db l o c kc o d i n gw i t ho p t i m i z e dt r u n c a t i o n ) 算法。e b c o t 算法分为t l 和 t 2 两部分：t 1 由内嵌比特平面编码和m q 算术编码器组成，m q 算术编码器和 j b i g 、j p e g 所采用m q 编码器基本类似，m q 编码器也应用于j b i g 2 标准；t 2 部分完成率控制和码流组织。在做e b c o t 编码时，各小波子带划分为更小昀码块 ( 如6 4 6 4 ) ，以码块( c o d e b l o c k ) 为单位独立作t l 编码。不同的码块产生的比特流 长度是不相同的，它们对恢复图像质量的贡献也是不同的。因此对于所有码块产 生的比特流，t 2 采用了率失真优化技术进行后压缩处理o c r d ：p o s tc o m p r e s s i o n r a t ed i s t o r t i o n ) ，邸对各码块的鹃流按对恢复图像的质量贡献分层，完成码流的率 控制和组织。 3 2 2a r m 9 e 体系结构 3 2 2 1a r m 简介 a r m ( a d v a n c e dr i s cm a c h i n e s ) 是微处理器行业的一家知名企业，设计了大量 高性能、廉价、耗能低的刚s c 处理器、相关技术及软件。a r m 架构是面向低预 算市场设计的第一款r i s c