（通信与信息系统专业论文）b3g测试平台的软硬件开发.pdf

摘要 摘要 在b 3 g 项e t ( n 家“8 6 3 ”f u t u r e 计划) 中，电子科技大学负责下行链路设计， 主要是基于现场可编程门阵列( f p g a ) 进行开发。b 3 g 项目需要开发专用的调试工 具( b 3 g 测试平台) 将各模块计算产生的大量数据传输到计算机上，再通过仿真链路 来验证模块的设计。b 3 g 测试平台还提供了误码率测试的功能。 b 3 g 测试平台的硬件是基于内嵌p o w e r p c t m4 0 5 硬核的f p g a 进行开发。在 p o w e r p c t m4 0 5 的外围总线上开发了串口控制器、b 3 g 狈1 试工具、双倍数据流( d d r ) 内存控制器、中断控制器等外设；整个系统还需要时钟、辅助逻辑等模块；为了 方便b 3 g 测试平台的调试，将c h i p s c o p e t m 核也嵌入到了平台中。 串口控制器实现了兼容r s 2 3 2 c 协议的串口异步发送和接收数据的功能，它是 p o w e r p c “4 0 5 和计算机进行通信的硬件基础。 b 3 g 测试工具基于a u r o r a 协议实现了高速数据流( 传输速率为g b p s ) 的传输， 数据先保存在d d r 内存中，再通过串口将数据传送到计算机上，以便对数据进行 分析。通过这种方式来验证b 3 g 项目的各个模块设计。b 3 g 测试工具还利用了伪 随机( p n ) 序列对整个系统进行误比特率( b e r ) 的测试。 时钟模块通过数字时钟管理器( d c m ) 为整个系统提供所需的时钟。而辅助逻 辑主要是用来捕获并锁定p o w e r p c t m4 0 5 的处理器局部总线( p l b ) 和片上外围总线 ( o p b ) 的错误，并通过l e d 灯进行显示。 b 3 g 测试平台的软件一部分是嵌入在f p g a 内部的，还有一部分是在 w i n d o w s t m 环境下开发的。通过w i n 3 2 的应用程序接( a p i ) ，实现了串口的异步 通信，完成了对b 3 g 测试平台硬件的控制。 b 3 g 测试平台通过了计数器等辅助设备的验证，同时也在b 3 g 项目的实际使 用过程中得到了检验，满足设计需求。 b 3 g 测试平台不仅为b 3 0 项目提供了一种调试手段，也可以应用到其它高速 数据捕获和传输的场合( 如采用f p g a 对复杂算法进行仿真，其结果的输出等) 。 关键词：a u r o r ab e rf p g ap n 序列p o w e r p co p b 异步串口通信 a b s t r a c t u e s t cj si nc h a r g eo ft h ed o w r d i n ko ft h eb 3 gp r o j e c t 廿1 a tb a s e so nf p g a t h e s y s t e mn e e d sat o o lt od e b u gt h el o g i ci nf p g a t h eb 3 gt e s tp l a t f o r mc a nc a d t u r et h e d a t ao fc o m p u t a t i o ni ne v e r ym o d u l ea n dt r a n s m i tt h ed a t ac a p t u r e di n t op e r s o n a l c o m p u t e r w ec a nd e b u gt h em o d u l eb ya n a l y z i n g 血e s ed a t a i na d d i t i o n t h eb 3 gt e s t p 1 a t f o i t ns u p p o r t st h eb i t se r r o rr a t i o0 3 e r ) t e s t 一 t h eh a r d w a r eo ft h eb 3 gt e s tp l a t f o r mi sb a s e do nx i l i n xx c 2 v p 3 0f p g a e m b e d d e dp o w e r p c t m4 0 5 t h ep e r i p h e r a le q u i p m e n t w h i c hi n c l u d e ss e r i a lc o n t r 0 1 b 3 gt e s tt o o l s ，d d rc o n t r o l ，i n t e r r u p tc o n t r o l ，c o n n e c tt h eo n c h i pp e r i p h e r a lb u so f p o w e r p c t ”4 0 5 i na d d i t i o r t , t h ee l o c km o d u l ea n dt h em i s c l o g i cm o d u l ea r e n e c e s s a r i l vt om a k et h eb 3 gt e s tp l a t f o r mw o r k i no r d e rt od e b u gt h eb 3 gt e s t p l a t f o i t l l t h ec h i p s c o p e t mc o r ei sa d o p t e d t h es e r i a lc o n t r o li m p l e m e n t st r a n s m i t t i n ga n dr e c e i v i n gd a t au n d e rt h er $ 2 3 2 c p r o t o c 0 1 t h es e r i a lc o n t r o li ss t a n d a r di n p u ta n do u t p u te q u i p m e n t6 fp o w e r p c t m4 0 5 e m b e d d e di nf p g a t h eb 3 gt e s tt o o l si m p l e m e n th i g hs p e e d ( a b o v eg i g a b i tb p s ) d a t at r a n s m i s s i o n u s i n ga u r o r ap r o t o c o lo fx i l i n x t h eb 3 g t e s tt o o l ss a v et h eh i g h s p e e dd a t ai n t od d r s d r a ma n ds e n dt h ed a t at op e r s o n a lc o m p u t e r 1 1 1 ed a t ac a p t u r e db vb 3 gt e s tt o o l s i su s e df o rd e b u g g i n gt h em o d u l ea n da n a l y s i n gp e r f o r m a n c e i na d d i t i o n ，t h eb 3 gt e s t t o o l ss u p p o r tb i t se r r o r r a t i ot e s tb a s e do np s e u d o - r a n d o mn u m b e r t h ec l o c km o d u l ep r o v i d e st h ec l o c ko ft h es y s t e m t h ec l o c km o d u l ei sb a s e do u d i g i t a lc o l c km a n a g e ro f x i l i n x t h em i s cl o g i em o d u l ec a nc a p t u r ea n d1 0 e kt h ee r r o r s o fp r o c e s s o rl o c a lb u sa n do n c h i pp e r i p h e r a lb u s t h e s ee r r o r sc a nb es h o w nb y l i g h t e m i t t i n gd i o d el i g h t t h ec h i p s c o p e _ i l ac o r ei su s e df o rd e b u g g i n gt h ef p g al o g i ca n dt i m i n g t h e c h i p s c o p e _ o p b _ i b ac o r e i su s e df o rd e b u g g i n gt h ei n t e r f a c el o g i co fo n c h i p p e r i p h e r a lb u s t h es o f t w a r eo ft h eb 3 gt e s tp 1 a t f o m lc o n s i s t so ft h es o f t w a r ee m b e d d e di n f p g am a dt h es o f t w a r ed e v e l o p e di nw i n d o w s t m t h es o f r w a r ee m b e d d e di nf p g ai s u s e dt oc o n f i ga n dc o n t r 0 1t h ep e r i p h e r a le q u i p m e n t t h es o f t w a r ed e v e l o p e di n w i n d o w s t mi sb a s e do nw i n 3 2a p p l i c a t i o np r o g r a mi n t e r f a c e i tc a nc o m m u n i c a t ew i t l l p o w e r p c r m4 0 5a n dc o n t r o lt 1 1 ep e r i p h e r a le q u i p m e n to f o n c h i pp e r i p h e r a lb u s 。 t h eb 3 gt e s tp l a t f o r mn o to n l yp r o v i d e st e s tm e t h o do f b 3 gp r o j e c t ，b u ta l s ou s e s f o rh i g h s p e e dd a t at r a n s m i s s i o n f o re x a m p l e ，t h eb 3 gt e s tp l a t f o r mm a yg e tt h ed a t a o fs i m u l a t i o nu s i n gf p g a k e y w o r d s ：a u r o r a b e rf p g ap np o w e r p co p ba s y n c h r o n i s ms e r i a l c o m m u n i c a t i o n i i 图表目录 图表目录 图1 1m l 310 器件连接示意图2 图1 2 多吉比特收发器内部结构示意图一4 图1 - 3x p s 集成开发环境架构示意图5 图2 - 1b 3 g 测试平台的数据传输示意图8 图2 2 误码率测试示意图9 国3 - 1 硬件整体设计框图1 2 图3 2b 3 g 测试工具的整体框图1 4 图3 - 3 从设备的典型读写时序1 7 图3 - 4 地址译码逻辑原理图1 8 图3 5o p b 总线对寄存器读写逻辑图1 9 图3 - 6 发送控制模块原理图2 0 图3 7 主设备获取总线控制时序图2 1 图3 8d d r 内存突发方式写时序一2 2 图3 - 9 接收控制模块原理图2 3 图3 1 0 接收数据状态转换示意图2 4 图3 - 11 边沿敏感触发类型2 6 图3 1 2 中断模块原理图2 7 图3 1 3 伪随机码产生器原理图一2 8 图3 1 4 伪随机数验证设计框图2 9 图3 1 5a u r o r a 协议流模式原型示意图3 0 图3 1 6a u r o r a 流模式发送数据时序图3 2 图3 1 7a u r o r a 流模式在插入时钟补偿时的发送时序图3 3 图3 1 8a u r o r a 流模式接收数据时序图3 3 图3 1 9a u r o r a 流模式整体连接框图3 4 图3 2 0a u r o r a 时钟模块原理图3 4 图3 2 1a u r o r a 和f i f o 之间的接口逻辑原理图3 5 图3 2 2d c m 标准原型示意图3 6 图3 2 3 系统时钟模块原理图一3 8 图3 2 4 辅助逻辑原理图一3 9 v 图表目录 图3 - 2 5 串口通信连接示意图一4 0 图3 2 6 异步通信中的数据帧格式一4 1 图3 2 7 串口模块整体设计框图4 2 图3 2 8 串口接收数据采样示意图4 3 图3 2 9 串口发送数据状态转换示意图，4 3 图3 3 0 串口接收数据状态转换示意图4 4 图3 31d d r 时钟约柬示意图4 7 图3 3 2 测试平台( t e s t b e n c h ) 示意图4 9 图3 3 3f p g a 设计流程与仿真验证5 0 图3 3 4 接收数据状态机的行为仿真波形截图5 1 图3 3 5c h i p s c o p e 和计算机连接示意图5 2 图3 3 6 突发模式写d d r 内存的调试波形图5 3 图4 1 中断初始化流程图5 6 图4 2 串口初始化流程图6 0 图4 3 串口监视线程流程图6 1 图4 - 4 接收数据流程图6 2 图4 5 异步读取串口数据流程6 3 图4 6 发送数据流程6 4 图4 7 按键的监视流程6 5 图5 - 1b 3 g 测试平台数据传输功能的验证6 6 图5 - 2b 3 g 测试平台误码率测试功能的验证6 7 表3 1o p b 总线信号说明表 表3 2p o w e r p c4 0 5 中断控制器接口信号表 表3 - 3a u r o r a 流模式引脚说明 表3 4 数字时钟管理器标准原型引脚说明 表3 5b 3 g 测试平台资源占用情况表 表3 - 6 时钟综合结果表一 v i m弘如始钙勰 缩略语表 b 3 g b b d c p m d c m d c r d d r d m a e d a e d k e i c f i f o f p g a f s m i t u j i ：a g l c l e d l u t i v d s m f c m ( 玎 m i m o m h s m p d m s s 缩略语表 b e y o n d3 r dg e n e r a t i o n b l a c kb o xd e f i n i t i o n c l o c k p o w e rm a n a g e m e n t d i 西t e dc l o c km a n a g e r d e v i c ec o n t r o lr e g i s t e r d o u b l ed a t ar a t e d i r e c tm e m o r ya c c e s s e l e c t r o n i cd e s i g na u t o m a t i c e m b e d d e dd e v e l o pk i t e x t e r n a li n t e r r u p tc o n g o u e r f i r s ti n p u tf i r s to u t p u t f i e l dp r o g r a m m a b l eg a t ea r r a y f i d t es t a t em a c h i n e i n t e r n a t i o n a lt e l e c o m m u n i c a t i o nu n i o n j o i n tt e s ta c t i o ng r o u p l o g i cc e l l l i g h t - e m i t t i n gd i o d e l o o k - u pt a b l e l o w v o l t a g ed i f f e r e n t i a ls 弛1 a 1 m i c r o s o f tf o u n d a t i o nc l a s s e s m u l t i - c _ r i g a b i tt r a n s c e i v e r m u l t i - i n p u tm u l t i o u t p u t m i c r o p r o c e s s o r h a r d w a r es p e c i f i c a t i o n m i c r o p r o c e s s o rp e r i p h e r a ld e f i n i t i o n m i c r o p r o c e s s o rs o f t w a r es p e c i f i c a t i o n v i i 超三代移动通信系统 黑盒定义 时钟电源管理 数字时钟管理器 设备控制寄存器 双倍数据流( s d r a m ) 直接内存访问 电子设计自动化 嵌入式开发套件 外部中断控制 先进先出 现场可编程门阵列 有限状态机 国际电信联盟 联合测试行动小组 逻辑单元 发光二极管 查找表 低电压差分信号 微软基础类 多吉比特收发器 多入多出 微处理器硬件描述 微处理器外设定义 微处理器软件描述 缩略语表 0 c m o f d m 0 p b p a 0 p c s p l b p m a p n r i s c r t l u c f u i s a x m p x p s v h d l o nc h i pm e m o r y o r t h o g o n a lf r e q u e n c y d i v i s i o n m u l 却l e x o n - c h i pp e r i p h e r a b u s p e r i p h e r a la n a l y z eo r d e r p h y s i e a lc o d i n gs u b l a y e r p r o c e s s o rl o c a lb u s p h y s i c a lm e d i aa t t a c h m e n t p s e u d o r a n d o mn u m b e r r e d u c e di n s t r u c t i o ns e tc o m p u t e r r e g i s t e rt r a n s f o r m a t i o nl e v e l u s e rc o n s t r a i n tf i l e u s e ri n s l r u c t i o ns e ta g 掣e g a t e x i l i n xm i c r o p r o c e s s o rp r o j e c t x i l i n xp l a t f o r ms m d i o v h s i c ( v e r i yh i g hs p e e di c ) h a r d w a d e s c r i p t i o nl a n g u a g e v i i i 片上存储器 正交频分复用 片上外围总线 外设分析顺序 物理编码层 处理器局部总线 物理连接层 伪随机数 精简指令集计算机 寄存器传输级 用户约束文件 用户指令集 x i l i n x 微处理器工程 x i l i n x 集成开发平台 硬件描述语言 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电予科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名：鲞固鍪日期：驯年月石日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：堑鲴蠡导师签名： 日期：如6 年，月6 日 第一章引言 第一章引言 在国家“8 6 3 ”f u t u r e 计划第二阶段中，电子科技大学负责下行链路设计。 根据系统需求分析，b 3 g 下行链路采用m i m o + o f d m 的基本框架，采用t d m a + o f d m a 的多址方式。b 3 g 项目主要是基于现场可编程门阵列( f p g a ，f i e l d p r o g r a m m a b l eg a t ea r r a y ) 进行开发。 1 1 测试的基本需求 对于f p g a 的测试一般采用了c h i p s c o p e t m 和逻辑分析仪。c h i p s c o p e t m 可以 捕获f p g a 芯片内部的信号，而逻辑分析仪主要是对芯片的输出信号进行观测分 析。对于b 3 g 项目来说，需要对每个模块的大量输出数据进行捕获，并将数据放 回到系统链路中进行验证，有时还需要取得运算的中间结果进行分析验证。这样 测试可以确保最终实现的硬件方案和原先的系统仿真方案在性能上没有大的损 失。所以需要研发一个针对b 3 g 项目的测试平台。 要对b 3 g 项目的各模块进行调试，需要测试平台的基本处理能力：能将 1 6 g b p s 的数据流完整的保存下来。 b 3 g 项目下行链路的设计目标【i j 是要实现在1 0 0 m b p s 速率下传输数据的误码 率为1 0 一。所以测试平台提供的误码率测试模块的测试精度要高于要求的1 0 “。 1 2 开发工具简介 b 3 g 测试平台是以m l 3 1 0 开发板【2 】为基础，采用了x p s t 3 1 ( x i l i n xp l a t f o r m s t u d i o ) 做为嵌入式p o w e r p c t m4 0 5 的开发工具，使用了v e r i l o g 硬件描述语言【4 】【5 l 6 】 完成了测试平台硬件部分的设计，并利用v c + + 开发了测试平台的终端控制程序。 下面将对各个开发工具分别进行介绍。 1 2 1m l 3 1 0 开发板 m l 3 1 0 开发板提供了强大的功能，集成了x c 2 v p 3 0 6 f f 8 9 6 c f p g a ，3 3 v 和 5 v 的p c i 总线槽，8 个可配置的l e d ( l i g h t - e m i t t i n gd i o d e ) 灯，串口逻辑转换芯片 m a x 3 2 3 2 ，i n t e l8 2 5 5 91 0 1 0 0 m 的以太网芯片，2 5 6 md d r 内存，a l lm 1 5 3 5 d + 南桥芯片等。其连接如图1 1 所示。 第章引言 第一章引言 在国家“8 6 3 ”f u t u r e 计划第二阶段中，电子科技大学负责下行链路设计。 根据系统需求分析，b 3 g 下行链路采用m i m o + o f d m 的基本框架，采用t d m a _ - o f d m a 的多址方式。b 3 g 项目主要是基于现场可编程门阵列( f p g a ，f i e l d p r o g r m r a n a b l eg a t ea r r a y ) 进行开发。 1 1 测试的基本需求 对于f p g a 的测试一般采用了c h i p s c o p e t r a 和逻辑分析仪。c h i p s e o p e t m 可以 捕获f p g a 芯片内部的信号，而逻辑分析仪主要是对芯片的输出信号进行观测分 析。对于b 3 g 项目来说，需要对每个模块的大量输出数据进行捕获，并将数据放 回到系统链路中进行验证，有时还需要取得运算的中间结果进行分析验证。这样 测试可以确保最终实现的硬件方案和原先的系统仿真方案在性能上没有大的损 失。所以需要研发一个针对b 3 g 项目的测试平台。 要对b 3 g 项目的各模块进行调试，需要测试平台的基本处理能力：能将 16 g b p s 的数据流完整的保存下来。 b 3 g 项目下行链路的设计目标【lj 是要实现在1 0 0 m b p s 速率下传输数据的误码 率为1 0 。所以测试平台提供的误码率测试模块的测试精度要高于要求的1 0 1 。 1 2 开发工具简介 b 3 g 测试平台是以m l 3 1 0 开发板嘲为基础，采用了x p s n ( x i l i n xp l a t f o r m s t l l d i 0 1 做为嵌入式p o w e r p c a “4 0 5 的开发工具，使用了v e r i l o g 硬件描述语言h 阁旧 完成了测试平台硬件部分的设计，并利用v c + + 开发了测试平台的终端控制程序。 下面将对各个开发工具分别进行介绍。 1 2 1m l 3 1 0 开发板 m l 3 1 0 开发板提供了强大的功能，集成了x c 2 v p 3 0 6 f f 8 9 6 cf p g a ，3 3 v 和 5 v 的p c i 总线槽，8 个可配置的l e d ( l i g h t e m i t t i n gd i o d e ) 灯，串口逻辑转换芯片 m a x 3 2 3 2 ，i n t e l8 2 5 5 91 0 1 0 0 m 的以太网芯片，2 5 6 md d r 内存，a l lm 1 5 3 5 d + 南桥芯片等。其连接如图1 - 1 所示。 南桥芯片等。其连接如陶1 - 1 所示。 电子科技大学硕士学位论文 u s b p s 2 x c 2 v p 3 0 现场可编程 门阵列 3 3 v p c i d d r 内存 高速用户接口1 高速用户接1 ：1 2 a l i m 1 5 3 5 d + 南桥芯片 硬盘接口| | 声音接i ：1 固j 1 0 ，i i 洲n t e l 8 网2 5 络芯5 9 片 习李 p u 4 5 图1 - 1m l 3 1 0 器件连接示意图 现在版本的b 3 g 测试平台并没有使用到全部资源。我们通过串口和个人计算 机交互并传输数据：通过l e d 灯指示b 3 g 测试平台的状态；利用d d r 内存来存 储高速大容量的测试数据；使用高速用户接口1 和测试模块相连；并通过配置芯 片下载f p g a 的设计。详细情况可参考第一章。 1 2 2x c 2 v p 3 0f p g a x c 2 v p 3 0 6 f f 8 9 6 c 7 】【8 】属于x i l i n x 公司的v i r t e x i ip r o t m 系列高端f p g a 产品。 采用了o 1 3 9 m 的9 层全铜工艺生产，无缝嵌入了p o w e r p c t m4 0 5 和r o c k e t l o t m 多 吉比特收发器( m g t , m u l t i - g i g a b i tt r a n s c e i v e r ) 。x c 2 v p 3 0 具有8 个r o c k e f l o t m ，2 个p o w e r p c4 0 5 内核，3 0 8 1 6 个逻辑单元( l c 。l o g i cc e l l ) ，2 4 4 8 k 比特b l o c k r a m ， 8 个数字时钟管理器( d c m ，d i g i t a lc l o c km a n a g e r ) 以及最多可以提供6 9 2 个用户输 入，输出( i 0 ) 端口。 兰丽 第一章引言 1 2 2 1p o w e r p c4 0 5 处理器模夹【9 】 x c 2 v p 3 0 内嵌的p o w e r p c4 0 5 处理器模块包括3 2 位的i b mp o w e r p c t m4 0 5 r i s c ( r e d u e e di n s t r u c t i o n s e tc o m p u t e r ) 硬核、片上存储接口( o c m ，o nc h i p m e m o r y ) 控制器、c p u f p g a 接口等部分。i b mp o w e r p c t m4 0 5r i s c 硬核具有以 下的特点： 高性能r i s c ，运行速度可达3 0 0 m h z ； 支持低功耗，0 9 m w m h z ； 支持p o w e r p c t m 用户指令集( u i s a ，u s e ri n s t r u c t i o ns e t a g g r e g a t e ) ： 支持多种调试方式和两级中断； 支持专用的i b mc o r e c o r m e c t t m 总线结构和专用的片上存储接口。其中 i b mc o r e c o n n e c t t m 总线结构包括处理器局部总线( p l b ，p r o c e s s o rl o c a l b u s ) 、片上外围总线( o r b , o n c h i pp e r i p h e r a lb u s ) 和设备控制寄存器总线 ( d c r ，d e v i c ec o n t r o lr e g i s t e r ) 。 片上存储接口控制器主要用于控制p o w e r p c4 0 5 内核与b l o c k r a m 的高速连 接，它支持6 4 比特的指令b l o c k r a m 连接( i s b r a m ，i n s t r u c t i o n s i d eb l o c k r a m ) 和3 2 比特的数据b l o c k r a m 连接( d s b r a m ，d a t a - s i d eb l o c k r a m ) 。 c p u f p g a 接口主要用于p o w e r p c4 0 5 模块和f p g a 其它资源的连接，主要 包括处理器局部总线接口、设备控制寄存器接口、片上存储接口、外部中断( e i c ， e x t e r n a li n t e r r u p tc o n t r o l l e r ) 接口、时钟电源管理( c p m ，c l o c k p o w e rm a n a g e m e n t ) 接口等。 1 2 2 2 多吉比特收发器( m g t ) 多吉比特收发器 9 1 1 1 1 】1 1 2 1 是速率可调的全双工串行收发器，半速为 5 0 0 m b p s 1 g b p s ，全速为8 0 0 m b p s 3 1 2 5 g b p s 。多吉比特收发器包括物理连接层 ( p m a ，p h y s i c a lm e d i aa t t a c h m e n t ) 和l 物理编码层( e c s ，p h y s i c a lc o d i n gs u b l a y e r ) 两 部分。 如图1 2 所示，发送数据经过8 b 1 0 b 编码后要经过外部参考时钟2 0 倍的时 钟进行串行化，形成比特流。比特流是通过双端差分信号传输，以提高抗干扰能 力。 电子科技大学顼士学位论文 物理编码层物理连接层 _ _ 一 c t r 一8 编b 码1 0 器b 卜 x c f 水和 发送 校 i 缓冲 f 验努谟时姊产毕 0 5 0 1 5 6 2 5 m h z 的参考时钟 回 环 ，接收器 lc r c 时钟校正+ - 1 校验 接收时钟恢复，、 t 霉 i ，、i 。i8 b 1 0 bi 。 - q 解串k 接收 i r j 解码器i 、 -l缓冲 图l - 2 多吉比特收发器内部结构示意图 多吉比特收发器提供了内部回环测试功能，可以测试整个收发器能否正常工 作，包括测试8 b 1 0 b 编解码器。使用此功能时发送引脚需要做终结( t e r m i n a t i o n ) 处理。通常，将一个多吉比特收发器的输出引脚连接到另一个多吉比特收发器的 接收引脚上。或者在发送引脚的底板( b a c k p l a n e ) 上连接一5 0 n 电阻。 在b 3 g 测试平台中采用的a u r o r a 协议就是以多吉比特收发器为物理层开发的 数据链路层协议。a u r o r a 协议的具体内容可参考3 2 6 1 。 1 2 3x p s 对于嵌入式p o w e r p c4 0 5 的开发，x i l i n x 公司提出了软硬件协同设计的完整流 程，并提供了嵌入式开发工具e d k ( e m b e d d e dd e v e l o pk i t ) 。x p s 是e d k 的集成 开发环境，通过x p s 集成开发环境可以管理基于p o w e r p c4 0 5 内核的软硬件系统， 并调用多种设计开发工具。如图1 3 所示，x p s 集成开发环境采用了工程形式管理 基于p o w e r p c4 0 5 内核的软硬件系统。 x i l i n x 公司微处理器工程( x m p , x i l i n xm i c r o p r o c e s s o rp r o j e c t ) 文件是嵌入 p o w e r p c4 0 5 平台开发的工程文件，管理整个开发工程。 微处理器硬件描述( m h s ，m i c r o p r o c e s s o rh a r d w a r es p e c i f i c a t i o n ) 文件用于完整 第一章引言 的描述嵌入p o w e r p c4 0 5 平台的f p g a 硬件系统结构，主要包括当前f p g a 设计 的处理器类型、总线结构、外围接口、中断处理和地址空间。 图1 - 3x p s 集成开发环境架构示意图 微处理器软件描述( m s s ，m i c r o p r o c e s s o rs o f t w a r es p e c i f i c a t i o n ) 文件用于完整 描述嵌入式p o w e r p c4 0 5 平台的软件系统结构，主要定义了当前平台设计的软件 库、驱动程序和文件系统。 m a k e 文件定义了如何将整个系统组合在一起。通过p l a t g e n 工具将各个硬件 模块经过综合布线等最终生成f p g a 设计文件( b i t 型文件) ：l i b g e n 工具将用户程 序和各硬件的驱动等所有软件经过编译等最后生成软件代码文件( e l f 型文件1 。而 d a t a 2 b l o c k r a m 工具就是将软件代码文件、f p g a 设计文件、b l o c k r a m 初始化 数据( b m m 文件1 转换成新的f p g a 设计文件和存储数据。 自己开发专用设备时还会用到m p d ( m i c r o p r o c e s s o rp e r i p h e r a ld e f i n i t i o n ) 、 p a o ( p e r i p h e r a la n a l y z eo r d e r ) 、b b d ( b l a c kb o xd e f i n i t i o n ) 文件。 m p d 文件定义了外设的接口，主要包括引脚列表、引脚在总线中的缺省连接、 参数列表及其缺省值。需要注意的是在综合时，m p d 文件中的参数值将被m h s 文件中的参数值所覆盖。 电子科技大学硕士学位论文 p a o 文件主要是定义了v e r i l o g 或者v h d l 文件的综合顺序，而b b d 文件主 要是管理在外设中使用的黑盒( b l a c k - b o x ) 模块。 1 2 4v e r i l o g 硬件描述语言 v e r i l o g 硬件描述语言提供了一种在广泛的抽象层次上描述数字系统的方法， 可以用于多个抽象设计层次的数字设计建模。v e r i l o g 提供了基元集，包括逻辑门 和用户自定义的基元；并提供了丰富的结构，这些结构不仅用于硬件的并发行为 的建模，而且用于硬件时序和结构的建模。 v e r i l o g 具有结构清晰、文法简明、 并在1 9 9 5 年被i e e e 接纳为正式标准。 用了v e f i l o g 硬件描述语言。 功能强大、高速模拟和多库支持等优点， 据报道，全世界近9 0 的半导体公司都使 在b 3 g 测试平台的f p g a 硬件部分的开发中采用了v e r i t o g件描述语言进行 设计和仿真验证。 1 2 5m o d e l s i m m o d e l s i m t m 是业界公认的专用e d a ( e l e c t r o n i cd e s i g na u t o m a t i c ) 仿真工具，它 可以对x i l i n x 公司的全部f p g a 产品进行高精度的仿真验证。m o d e l s i m 支持 v e r i l o g 和v h d l 等语言。 在m o d e l s i m t m 仿真验证过程中，主要包括创建仿真库、逻辑库映射、编译设 计文件、仿真验证等步骤。其中，仿真库包含了工作库和资源库。工作库由所有 编译后的设计文件组成，资源库包含了当前设计中引用资源的定义和说明。 一般在使用m o d e l s i m 对x i l i n x 公司系列器件进行仿真之前，需要调用 c o m p x l i b 命令预先编译x i l i n x 器件的本地库。 1 2 6c h i p s c o p e 随着f p g a 设计规模和速度的不断增大，利用传统逻辑分析方法调试高密度、 大容量f p g a 设计非常困难。x i l i n x 公司为此推出了新一代f p g a 逻辑分析工具一 c h i p s c o p e 7 ”【l ”。c h i p s c o p e t m 将逻辑分析仪( i l a ) 和总线分析仪( i b a ) 嵌入到f p g a 设计中，这些嵌入的模块允许用户观察f p g a 内部的所有信号和节点，并通过下 载电缆对f p g a 设计进行实时调试。具体使用可参考3 8 。 第一章引言 1 2 7v c + + v c + + 是在w i n d o w s t m 环境下开发应用程序最佳工具，提供了可视化的集成开 发环境和强大的m f c ( m i c r o s o f tf o u n d a t i o nc l a s s e s ) 库。b 3 g 测试平台开发中采用 v