（通信与信息系统专业论文）e1无差错传输系统的设计方案.pdf

南京邮电大学 硕士学位论文摘要 学科、专业：工学通信与信息系统 研究方向：i p 与宽带网络技术 作者：2 0 0 3 级研究生周玲芳指导教师傅永根 题目：e l 无差错传输系统的设计方案 英文题目：d e s i g no fe1e r r o rf r e et r a n s m i s s i o ns y s t e m 主题词：e l 无差错传输系统e l 信号 s r a m 读写地址控制同步逻辑单元时钟 k e y w o r d s ： e1e r r o rf r e et r a n s m i s s i o ns y s t e m el s i g n a lr e a d i n ga n dw r i t i n gc o n t r o lo fs r a m u n i t eo fs y n c h r o n i z a t i o nl o g i cc l o c k 摘要 在某些应用场合，对于传输系统的时效性要求比较高，e l 无差错传输系统正是这样的 一种传输系统，当满足一定的设计条件，接收的两路e 1 码流通过此系统，能够实现无差 错的倒换，使得接收端能够最快、最准确地接收其中的一路e l 码流。 本文首先介绍了e l 无差错传输系统的组成，接下来说明了实现这一系统的技术要求 和原理，然后在熟悉x i l i n x 公司f p g a 芯片结构及其开发流程的基础上结合x i l i n x 公司提 供的f p g a 丌发工具i s e 7 1 i 及m e n t o r 公司的仿真工具m o d e l s i m s e 6 0 详细介绍了e f t s 中的存储与同步控制逻辑单元的设计方案及具体实现技术。最后，就本论文完成的所有工 作及设计中还存在的不足作了归纳、总结。 a b s t r a c t i ns o n 2 ea p p l i c a t i o na r e a s ，i n s t a n tt r a n s m i s s i o ni sv e r yi m p o r t a n t u n d e rs o m et e c h n i c a l c o n d i t i o n s ，e 1e r r o rf r e et r a n s m i s s i o ns y s t e m ( e f t s ) i st h et r a n s m i s s i o ns y s t e mt h a te 1s i g n a l c a rb er e c e i v e dt i m e l ya n dp r o p e r l yw h e nt h ee 1s i g n a lp a s s e do v e rt h es y s t e mb e f o r ea r r i v i n gt o t h er e c e i v e r t h ea i mo ft h i sp a p e ri st od e s i g nt h ec i r c u i to fe f t s f i r s t l y ，i ti n t r o d u c e st h ec o n s t r u c t i o n o fe f t sa n dt e c h n i c a li n d e x e s s e c o n d l y , m e a n so fd e t a i l e dd e s i g no ft h eu n i t so fm e m o r ya n d s y n c h r o n i z a t i o nl o g i cc o n t r o la r ed e s c r i b e do nt h eb a s i so ff p g ac h i p ss t r u c t u r ea n de x p l o i t i n g f l o w sp r o v i d e db yx i l i n xc o m p a n y e m p h a s e so ft h i sp a p e ra r em o d u l ed e s i g np r o g r a mo f s r a ma n ds y n cl o g i ca n dt h ee m u l a t o r a tt h ee n do f t h i sp a p e r , k e yt e c h n i q u ea n dd i f f i c u l t i e s o ft h ed e s i g na r ec o n c l u d e d 南京邮电大学硕士研究生学位论文 引言 引言 e l 无差错传输系统( e f t s ：e r r o rf r e et r a n s m i s s i o ns y s t e m ) 是指将待传输的e 1 信 号在e 1 无差错传输设备( e f t d ：e r r o r f r e e t r a n s m i s s i o n d e v i c e ) 内被复制成两个相同的 信号，经由不同的路由传输到对方，接收端检测两路信号的段开销，获取同步、差错、故 障等方面的消息后做出择优选择，当满足一定的设计条件，即使其中一路信号出现故障而 另一路由传送正常时，可以无差错地传输信号。它的研制对于某些应用场合，特别是对信 号的无差错传输及时效要求特别高的场合，如金融结算、灾害预警、重要的机构指挥控制 系统及重要移动基站的主备份传输系统等具有十分重要的意义。这些系统除了对差错控制 有要求外，对时效性也有要求。差错控制可以通过纠错编码或其他校验或重发机制完成， 但时效性要求必须对传输系统的可用性提出要求，因此主备用系统就十分必要。 本课题的主要工作就是e f t d 设备中同步逻辑控制单元的设计。同步逻辑控制单元是 e f t d 设备中需重点设计的功能单元，它提供了信号同步扑捉、择优选择逻辑、r a m 读 写地址控制等状态机功能。当信号经复制传输到接收端后，接收端必须对两路信号进行比 较，看其是否有误码、是否同步及如何解除失步状态等才能判断究竟输出哪路信号，而这 些工作必须在极短的时间内完成，否则会对用户造成较长等待时间。 本论文分为五章，从五个部分分类介绍这一系统的实现，包括其基本结构组成、技术 指标、相关理论标准以及设计原理、方案、存在的问题分析等。 第一章概要的介绍了e f t s ，包括e f t s 的系统结构、技术指标、e f t d 设备的技术 参数、择优倒换策略，e 1 标准及位同步、帧同步等设计中的相关概念。 第二章从v e r i l o gh d l 、f p g a 设计、数字设计技术等方面来说明在本课题的完成中 所涉及的技术资源。主要包括v e r i l o gh d l 开发流程、f p g a 数字设计流程、基本资源以 及结构等，并且还就设计中所需的部分芯片做了概要的介绍，这一章是下面两章内容的铺 挚。 第三章和第四章是本论文的重点部分，也是我在研期间完成的主要工作之一。在第三 章中详细描述组成e f t d 各模块的设计原理，并就此基础提出了可行的设计方案；第四章 则具体介绍了实现这些模块的硬件设计且给出了部分模块的仿真波形。 第五章是对整个论文的总结，总结本课题完成的所有工作及存在的不足之处。 南京邮电大学硕士研究生学位论文第一章e 1 无差错传输系统概述 第_ 章e 1 无差错传输系统概述 在通信技术同新月异的今天，各类传输设备层出不穷。无线、光、微波、s d h 等传输 设备发展各有千秋，然而并没有专门的设备用于对信号时效性要求特别高的场合，而e f t d 设备正是这样的一种设备，能够保证信号能及时、无差错的传输到对方，即使当信号在传 输过程中出现了差错，也能够使接收方接收到正确的信号，并且不会泄漏通信内容。 本系统的设计，主要包括串并转换电路，时钟发生、控制电路，比较选择电路，同步 扑捉，存储芯片读写地址控制电路，c p u 控制电路等。 本章先是从总体上介绍了e f t s 系统结构，然后介绍了设计时需满足的技术要求、设 计指标，最后还介绍了与传输信号相关的b l 帧标准及设计过程中涉及的概念、原理等。 1 1e f t s 系统结构 所谓的e l 无差错传输系统是指，由e l 呒差错传输设备( e f t d ：e r r o rf r e et r a n s m i s s i o n d e v i c e ) 组成的传输系统，系统结构如图1 1 所示。在此图中清晰的描绘了e f t s 组成，待 传输端的e l 信号经e f t d 设备传输接收之后，接收端能够完整的接收原传输信号，其中 e f t d 设备主要完成信号的判决接收，保障接收的无差错性。 首先，待传输的e 1 信号在e l 无差错传输设备内被复制成两个相同的信号，经由不同 的路出传输到对方，接收端检测两路信号的段开销，获取同步、差错、故障方面的消息后 做出择优选择，当满足一定的设计条件时，t 即使其中一路信号出现故障而另一路由传送正 常时，可以无差错地传输信号。 e 1 路由1 e f t d e 1 路由2 e f t d 圈ile 1 光差错传输设备e f t d 组成的传输系统( e f t s ) 示意图 2 壹室塑皇查兰堡圭翌塞生堂堡堕奎苎二妻! ! 墨差堂焦塑墨竺苎堕 要使两路经由不同路由传输e 1 信号能够被接收端同时接收，且当其中一路出现故障 时，接收端能够实现无差错接收，这两路信号必须满足一定的传输条件，其技术条件归纳 如下： e l 信号电气性能符合i t u tg 一7 0 3 建议，具备g 7 0 4 帧结构，t s 0 用于帧同步及 其它链路开销，其它时隙为业务信道，设计系统的抖动指标符合g 8 2 3 。 两路信号时延差不大于t d 。t d 设为一帧信号1 2 5 u s 的整数倍，但当两路信号时延 差过大时( 例如一条链路经卫星，另一链路经地面传送) ，用户可选择主备用路由 方式，即主选短时延信道，仅在主用信道故障时倒换到备用信道，但不保证无差 错倒换。 1 2e f t d i 2 1e f t d 设备框架与功能单元 图1 2 1 是所设计的e f t d 设备框图，由e 1 接口、存储与逻辑单元、电源与时钟恢复、 微程序控制器四部分组成。 e l 接口单元，由a ，b ，c 三个e l 成帧接口组成，接口采用m t 9 0 7 5 b 芯片，具有片 内成帧及接收帧分析，故障与缺陷检出能力。a 接口是用户e l 接h ，b 、c 是两路传输信 号接口。由a 口接收的信号在设备内复制到b 、c 接口出发，由b 、c 接收的两路远端信 号在设备内存储并同步，出判决逻辑选择其中之一，在a 口送出。 存储与逻辑单元，是设备要重点设计的功能单元，由存储器及可编程器件组成，这也 是我硕士论文期问需完成的主要工作及本论文的重点部分。在此应完成两路信号的存储控 制、同步扑捉及按既定原则择优输出的有限状念机，该状态机具有在外部给定条件下自动 完成同步扑捉、保持、择优输出等状态转换能力，以减轻微控制器不能适应的实时处理负 担。 电源与时钟恢复单元，应完成系统电源转换及纯净时钟提取，使设备满足可设定的外 同步及抖动指标。采用- - 4 8 v 机房电源到5 vd c d c 模块，m t 9 0 4 2 b 数字锁相环。 微程序控制器是设备的智能控制、统计、检测核心，完成接口及可编程器件配鼹、故 障检测、告警显示。控制器采用a t m e l 公司的a t m e g a t 2 8 芯片。 南京邮电大学硕士研究生学位论文第一章e l 无差错传输系统概述 图1 2 1e l 无差错传输设备e f t d 方框图 1 2 2e f t d 设备技术参数 在传输中，两路信号的传输时延是制约整个系统性能的标准，根据课题要求列出两路 信号传输与处理时延关系如图1 2 2 所示。 注：t l 一两路信号中较小时延路径的传输时延； t d 一两条路径最大传输时延差值； 对 端 菹 迸 射 越 e ， t b l 、t b 2 一两路径接口成帧器接收缓冲贮存器随机时延( - 0 m s 。 4 h 盘 瑚 输 f 时 阁 堕塞坚皇查兰堡主翌塞生堂垡丝壅 苎= 兰坠垂兰筻堕塑墨竺竖堕 e f t d 设备应满足的条件如下： t m t d t 。t d t 一接收电路可修复差错的检测时间，t m ：e f t d 设备应延迟的输出接 收信号( 即设备为达到两路信号同步并能择优输出而在各自路径上引入的存储时 延) 。否则，输出信号在发现差错时就已经输出，不能实现择优输出。 为实现择优输出，短时延路径必须引入比另一路径更大的附加时延t m l 以同步跟 踪附加时延为t m 2 的解调信号，实现择优输出。 界定t m 的调整范围： m i n ( t m ) t m 0 ，取= 0 5 m s ，作为处理 保护间隔。 m a x ”= m a x ( t r n l ) _ m a x ( t d q - t b l - t b 2 l + t m 2 ) 或 m a x ( t m l ) _ m a x ( t d ) + m a x ( i t b 2 - - t b l l ) + m a x ( t d t ) + a 一一一一( 2 ) 其中，t b l 、t b 2 是接收两路信号的接口成帧器件内作为存在的输入输出时钟差异而设 置的受控滑动缓冲存储器时延，在m t 9 0 7 5 ( e l 接口成帧器) 中，容量为两帧时延( 即各 路信号通过缓存器的时延在o o 2 5 m s 之间变化) ，因此， m a x ( i t b l - t b 2 1 ) = 0 2 5 m s 一一( 3 ) 因此，( 2 ) 式可表达为： m a x ( t m i ) m a x ( t d ) + m a x ( t d t ) q - o 7 5 ( 4 ) m a x ( t d ) ，是设备另一重要的参数，决定了设备能够无差错倒换时两路信号允许的 最大时延差值。信号的传播时延在物理可实现系统中是不可避免的，它或由电磁场传播的 有限速度引起，或由结点设备的信号存储、加工处理引起，在不同的传输系统中呈现很大 差别。例如，经由赤道同步卫星一跳的单向链路时延可达到2 5 0 m s ，而经地面的光纤传输 视路径长短，在几个毫秒到几百毫秒之间，大部分国内电路的传输时延在几十毫秒以内。 而近来采用的t d m o v e r i p 技术，为吸收面向无连接的分组网络产生的时延抖动，该类设 备将引入一个不小于几十毫秒的保护时延。 m a x ( t d ) 参数的设定应照顾设备的整体时延性能，当两路信号时延差很大时( 例如 一路地面，一路卫星) 可以根据需要采用地面为主，仅在地面电路故障时才倒换到卫星电 路的策略，此时不必照顾到两路信号无差错倒换，否则地面系统将引入很大的时延才能与 堕室些皇查堂塑主堡塞生堂堡丝奎 墨二兰! ! 墨茎堕堡塑薹竺堡堕 卫星同步，这大大恶化了e f t d 的整体时延特性，反而达不到系统优化。 m a x ( t d t ) 是e f t d 设备对设定的可修复缺陷从发生到检出所需的最大时间，它除了 必须考察各类缺陷的i t u t 定义，后果及采用器件中事件检出所需肘延外，还应包含微控 制器状态轮询周期或响应中断所需的处理时延，后者和处理器设计有关。另外，应合理选 择e f t d 设备的择优倒换策略，使设备以较小的时延代价获得良好的传输性能。 在处理器设计与选型时。应该考虑e f t d 单元中承担的任务，卡上同时安装的e f t d 单元的数量。在本课题要求的系统中，一般的8 位单片机例如经过缩短指令机器周期的 d a l l a s 公司d s 8 0 c 3 2 0 ，或a t m e l 公司的a t m e g a l 2 8 将可以满足要求，前者为8 位 单片机，指令集与i n t e l 的8 0 3 1 兼容，时钟频率可达到3 3 m h z ，指令周期为4 个时钟周 期，处理能力为8 m p s 左右；后者也是8 位单片机，但具有1 6 位指令集，内部有1 2 8 k 字 节f l a s hr o m ，用于程序保存，最高时钟为1 6 m h z ，大部分指令是单时钟周期，处理能力 为1 6 m p s 左右。单片机将用于配置通用可编程器件的上载，e l 接口及状态机的配置，缺 陷检测与倒换控制。为了快速检出并响应系统差错，应采用较短的故障轮询周期或中断响 应时间。 根据上述分析，可确定e f t d 系统指标如下： e f t d 系统单向时延 2 4 m s ；分配如下： 发送部分 o 5 m s ； 接收部分 2 3 5 m s ，其中：两路时延差t d 不大于1 6 m s 。故障检出时间t d t 6 5 m s ，检 测单元故障检测时延 2 5 m s ，处理器轮询周期为4 m s ； e l 接口输入缓冲存储器时延不大于o 2 5 m s ；含的时延裕量0 7 5 m s 。 当两路时延差大于1 6 m s 时，系统给出自动测试到的真实时延差值t d 0 ，要能够测试 两路信号时延差值，必须设置一个较大的时延测试容限值，这将对设备缓冲存储区的大小 提出要求。测试两路信号时延差后，监控系统应作出提示，当测得的时延差超过其预定的 范围，e f t d 系统进入两路信号的主备用模式，采用主选短时延路由，仅在短时延路由故 障时倒换到备用路由的方法，此时不再保证无差错倒换传输。 确定设备内信号存储器时延范围 由( 1 ) 式：t m 2 = m a x ( t d t ) + = 6 5 + 0 5 = 7 ( m s l 由( 4 ) 式：m a x ( t i n l ) = m a x ( t d ) + m a x ( t d t ) + 0 7 5 = 1 6 + 2 5 6 + 6 5 + 0 7 5 = 2 7 9 2 5 ( m s ) 当m a x ( t m l ) 取值5 1 2 m s 时，两路e l 信号在设备内缓冲存储时延应在7 - 5 1 2 m s 之间。 南京邮电大学硕士研究生学位论文第一章e 1 无差错传输系统概述 1 2 3e f t d 设备择优倒换策略 在e 1 链路中缺陷类型有：信号丢失( l o s ) 、收到全l 码( a i s ) 、帧失步( l o f ) 、 误码误块过大( e r r ) 、滑动( s l p ) 等。对于前3 种故障定义时间为几个帧时，即总时间 在l m s 以内，但一经出现，表示该路传输中断，e f t d 必须立即响应。 误码误块是随机过程统计，反映传输系统的降质程度，一般需1s 或更长的时间对差 错事件做出评定。在e l 中不停业务检测基于i t u tg 7 0 4 建议，一般采用两种方法： 帧头误块检测，利用偶序列帧t s 0 中确知码型x 0 0 1 1 0 1 1 中的7 位帧头作为检测对象， 样本速率为2 8 k b p s ，优点是差错计数精确，缺点是样本子集只占对象的7 5 1 2 ，会漏检， 需要较长时间做出误码超常判断( 3 5 秒) ： c r c 4 校验，参与校验的码流为全速率2 0 4 8 k b p s ，校验子块长度为8 帧，1 0 2 4 b i t ，两 个子块合成一个复帧( 1 6 帧，2 m s ) 。必须收齐一个子复帧信号算出校验码，再收齐一 个子复帧取出前一子复帧的校验码给以验证，为此将延迟两个子复帧即2 m s 才能检出 块错误消息优点是样本为全体，差错检出概率高，缺点是发现误块时不知其中有多 少个比特错误。 对误码误块发生时的倒换策略可以有两种：其一，快速响应：其二，慢速响应。前者 对较小时间间隔内的误码事件做出响应，可以剔除小的误码突发，响应时间设在几毫秒以 内，优点是可以矫正突发误码，缺点是对处理系统要求高，响应时间短而快，切换频繁。 后者根据两路传输系统的统计特性在若干秒级时间做出倒换的决定，缺点是可能忽略某些 短突发，优点是切换频次低，处理器要求降低。 滑动，是指e l 信号在接收芯片的缓冲器内产生的受控滑动，发生的周期受到输入信 号与系统时间的频差及飘动指标的影响，发生间隔少则几秒，多则几天或几个月。但是， 一旦滑动发生，将造成输出码流的重读一帧或削除一帧，造成择优选择电路重新扑捉两码 流的同步。该项滑动的检出时间较短，不会大于l m s 。 根据以上分析，可归纳如下： 对l o s 、a i s 、l o f 、s l p 故障或缺陷，损伤后果严重，检出时间又短，应全部纳入系 统矫正范围，e f t d 应立即做出判断并完成向无差错电路倒换： 对误码误块缺陷应选择择优策略，快速响应系统对突发差错稀少的传输系统有较好的 效果，对两路都频繁出现突发差错的系统由于对误块中的个别差错难以正确计量，此 时按统计特性实现慢速响应反而更优。 南京邮电大学硕士研究生学位论文第一章e 1 无差错传输系统概述 1 3 相关标准建议与技术条件 1 3 1p c m 规范与e 1 标准概述 1 3 1 1p c m 规范 p c m ( 脉冲编码调制) 是一种将模拟语音信号变换成数字信号的编码方式。国际标准化 的p c m 码组是八位码组代表一个抽样值。8 位码的具体排列如下：m 1 ( 极性码) m 2 m 3 m 4 ( 段落码)m 5 m 6 m 7 m 8 ( 电平码) 。 第一位码表示信号的极性，“1 ”表示正极性，“o ”表示负极性。第2 至4 位码表示信号 的绝对值处在哪个折线段，3 位码共可以表示8 个段落，但在a 律1 3 折线近似时，将段落 码0 0 0 、0 0 1 划分为第一段，其余每个段码独立成段，加上符号，这样就形成1 4 段，但分 布在0 值附近的正，负首段处在同一直线，故形成1 3 折线压扩。也就是说，m 2 m 3 m 4 代 表个段落的起始电平值。第5 至8 位表示任一段落内的1 6 个量化电平值，在每段内量化 电平是等间隔分布的。但量化间隔大小是随段落序号的增加而以2 倍递增的。国际上通用 的p c m 有两种标准，即a 律和u 律p c m ，其编码规则和帧结构均不相同。由于抽样频率 为f s = 8 0 0 0 h z ，故每帧的长度为1 2 5 u s 。 1 3 1 2e l 标准概述 本系统中e l 码流的帧结构可参照c c i t tg 7 0 3 、g - 7 0 4 或g 7 0 6 建议给出的p c m 基群 3 0 3 2 路系统帧结构得到。 ( 1 ) 所谓的e 1 标准，指的就是a 律p c m 基群帧结构。 在a 律的p c m 基群中，一共有3 2 个时间间隔，称为时槽。各个时槽从0 到3 l 顺序编号， 分别记作t s 0 ，t s l ，t s 2 t s 3 1 ，其中t s l 至t s l 5 和t s l 7 至t s 3 1 这3 0 个时槽用来传送3 0 路 电话信号的8 位编码码组，t s 0 分配给帧同步，t s l 6 专用于传送话路信令。每个路时槽包 含8 位码，占时3 9 1 u s ，每位码占4 8 8 n s ，一帧共含2 5 6 个码元。 帧同步码组为x 0 0 1 1 0 1 1 ，它是每隔一帧插入t s 0 的固定码组，接收端识别出帧同步码 组后，即可建立正确的路序。其中，第一位码x ”保留作国际电话间通信用。在不传帧同 步的奇数帧，t s 0 的第2 位固定为1 ，咀避免接收端错误识别为帧同步码组。在传送话路信 令时，可以将t s l 6 所包含的总比特率6 4 k b s 集中起来使用，成为共路信令( c c s ) 传送： 也可按规定的时间顺序分配给本群3 0 个话路，直接传送各话路所需的信令，称为随路信令 ( c a s ) 传送。 采用t s l 6 随路信令传送方式时，必须将1 6 个帧构成一个更大的帧，称为复帧。复帧的 南京邮电大学硕士研究生学位论文 第一章e 1 无差错传输系统概述 重复频率5 0 0 h z ，周期2 0 m s 。复帧中各帧顺次编号为f o ，f 1 ，f 1 5 。其 f o 的t s l 6 前4 位码用来传送复帧同步码组0 0 0 0 ，f i 至f 1 5 的t s l 6 用来传送各话路的信令。每个信令用 4 位码组来表示，因此，每个t s l 6 时槽可以传送两路信令。这种帧结构中每帧共有3 2 路时 槽，但真e 能用于传送电话或数据的时槽只有3 0 路，因此有时称为3 0 3 2 路基群。 采用u 率的2 4 路基群则用另一种帧结构。每帧长1 9 3 个码元，其中第1 9 3 位码用作同步码， 每个时隙也由8 位码元构成，其中每6 帧第8 位码用来传送随路信令。1 2 帧构成一个复帧， 复帧周期为i 5 m s 。1 2 帧中奇数帧的第1 9 3 位码元构成1 0 1 0 1 0 帧同步码组。而偶数帧的第1 9 3 位码元构成复帧同步码0 0 0 1 1 1 。这种帧结构同步建立时间( 又称为同步捕捉时间) 要比 p c m 3 0 3 2 帧结构长，因为同步码组分散地配置在相同间隔的各帧内。此外，每帧长度为1 9 3 码元，不是2 的整数倍，实现上也不如3 0 3 2 制式合理方便。 e 1 有成帧，成复帧与不成帧三种方式。成帧的e l 中第0 时隙用于传输帧同步数据及 其他开销，其余3 1 个时隙可以用于传输业务数据或码流；成复帧的e 1 中，除了第0 时隙 外，第1 6 时隙是用于传输c a s 信令的，只有第1 到1 5 ，第1 7 到第3 1 共3 0 个时隙可用于传 输有效数掘；而不成帧的e l 中，所有3 2 个时隙都可用于传输有效数据。在e l 信道中， 8 b i t 组成一个时隙( t s ) ，由3 2 个时隙组成了一个帧( f ) ，1 6 个帧组成一个复帧( m f ) 。 在一个帧中，t s 0 主要用于传送帧定位信号( 队s ) ，c r c 4 ( 循环冗余校验) 和对端告警 指示。t s l 6 主要传送随路信令( c a s ) 、复帧定位信号和复帧对端告警指示，t s l 至t s l 5 和t s l 7 至t s 3 1 共3 0 个时隙传送话音或数据等信息，我们称t s l 至t s l 5 和t s l 7 至t s 3 1 为净荷，t s 0 和t s l 6 为开销。如果采用带外公共信道信令( c c s ，优先t s l 6 ，但也可指 定任意非0 时隙) ，多数t s l 6 就失去了传送信令的用途，该时隙也可用来传送信息信号， 这时帧结构的净荷为t s l 至t s 3 1 ，开销只有t s 0 了。 ( 2 ) p c m 3 0 与s t b u s 的帧格式对比 这里给出p c m 3 0 帧格式的简要形式及s t b u s 的帧格式图，如1 3 1 。 p c m 3 0 ( e 1 ) 的一帧有2 5 6 位长，又分为3 2 个时间槽( t i m es l o t ) ，共占时1 2 5 p s ，因 此传输速率为2 0 4 8 m b p s ，每个时间槽的速率恰好为6 4 k b p s 。p c m 3 0 的一个时间槽内的8 位 是按先发时间由高位到低位排列。在p c m 3 0 中，时间槽0 是系统保留用来实现帧的定位和 传递维护信息的，剩下的3 0 3 1 个时间槽称为通道，用来传递p c m 编码的语音或数字数据。 时阳j 槽和通道的对应关系如表1 3 1 2 所示。 南京邮电大学硕士研究生学位论文第一章e 1 无差错传输系统概述 复帧结构 帧结构 偶帧 t s o 奇帧 t s 0 f 0lf 1lf 2lf 3lf 4if 5if 6lf 7lf 8lf 9if 1 0 if 1 1 if 12 if 1 3 lf 1 4 lf 1 5 3 2 路时隙，2 5 6 b i t ，1 2 5 u s 3 1 c 话h 1 路- - 时c h 艄1 5 刊卜c 话h 1 路6 - 时- c 雕h 2 r _ 多 帧同步时隙爿l 一倍令时隙 u ! l ! i ! l ：i 竺i ：i ! l 降蓿叶茬叫 bdbd c h l c h l 6 - ) bd a lb d - c h 2 i c 1 冷 i 。 ab c ld abcd c h 3 0 l 啪1 ：二 图l _ 3 1p c m 3 0 帧格式的简要形式及s t b u s 的帧格式图 p c m 3 0 时隙 ol ，2 1 5 1 61 7 3 1 数据语音通道 x1 ，2 1 5x1 5 3 0 表1 3 1 2t i m es l o t 与c h a n n e l 的对应关系 时间槽0 中的基本帧分为帧定位信号( f a s ) 和非帧定位信号( n f a s ) 两种。其中的区别就 在时间槽中的第二位上，是o 则是f a s 帧，是l 贝0 是n f a s 帧。f a s 帧是为了实现基本帧对齐， 只要识别, q l , f a s 帧时间槽的末七位“0 0 1 1 0 1 1 ”，就表明找到了f a s 帧。n f a s 帧中的“a ”位是 用来指示远端基本帧的告警标志，s a 4 s a 8 国内应用位则可以用来传递控制信息和性能监控 信息。 在e l 使用接口传送数据时，双方的e 1 不能有信号丢失帧失步复帧失步滑码告警， 并且，e 1 接口参数配黄上应保持完全一致，因为个别特性参数的不一致，有时不会在指示 灯或者告警台上有任何告警，但是会造成数据通道的不通误码滑码失步等情况。 0 南京邮电大学硕士研究生学位论文 第一章e 1 无差错传输系统概逮 1 3 2 设计中几个基本概念 时钟同步：发端码流和收端码流的时钟频率取得一致； 帧同步：收端实现了对接收码流的帧头扑捉，从而使接收端的时隙脉冲排列规律和接 收到的码流中时序排列规律一致； 复帧同步：完成比帧具有更长周期的复帧码流顺序的同步； 扑捉时间：帧同步系统确认失步开始到同步建立为止所经历的这段时间； 抖动：数字信号的特定时刻( 如最佳抽样时刻) 相对其理想时间位置的短时间偏离； ( 短时偏离：变化频率高于1 0 h z 的相位变化) 漂移：数字信号的特定时刻( 如最佳抽样时刻) 相对其理想时间位置的长时间偏离； ( 长时偏离：变化频率低于i o h z 的相位变化) 滑动：指由于缓冲存储器的读出和写入的速率不一致，导致在同步或准同步传输的码 流中一组比特丢失或重复插入的现象； 建立和保持时间：建立时间，是同步时钟脉冲有效沿之前的一段时间，在这段时间内 要求输入信号保持稳定：保持时间，是同步时钟有效沿之后的一段时间，在这个时间内 要求输入信号保持稳定。 南京邮电大学硕士研究生学位论文第二章e 1 存储与同步逻辑单元设计基础 第二章存储与同步逻辑单元设计基础 由图1 2 1 可知，要实现这样一个系统，存储与同步逻辑控制单元是设计的关键。而 如何选择晟优的方法及使用何种器件实现这一系统则是设计的基础，也是本章主要阐述的 内容。同步逻辑控制单元的硬件开发是在f p g a 中进行设计的，所以本章主要介绍了f p g a 的特点及其编程语言_ v e r i l o gh d l ( v e r i l o gh a r d w a r ed e s i g nl a n g u a g e ) 和开发环境 i s e 7 1 i ，由于硬件编程毕竟不同于其它的编程方式，它和器件的设计紧密相关，所以 在本章最后介绍了设计中使用的部分芯片。 2 1 数字设计 2 1 1 数字设计一般原理 数字设计中最基本的器件口q 做门电路( g a t e ，或简称“门”) ，它源予其具有允许或阻止 ( “门控”) 数字信息流通的功能。一般地，一个门电路具有一个或多个输入，产生一个输 出，该输出是当前输入值的函数。输入和输出也可以是模拟的量，例如：电压、电流、甚 至水压，但是必须将它们转换成只有两个离散值的序列，即0 和1 的序列。其中最重要 的三类门包括，与f - j ( a n dg a t e ) ，它的两个输入都是1 的时候，就产生1 ，否则就产生0 输出：或门( o rg a t e ) ，当它的一个或两个输入是1 的时候，就产生1 输出当且仅当两 个输入同时为0 的时候，才产生0 输出：非门( n o tg a t e ) ，常被称为反相器，它产生一 个与输入值相反的输出，任何数字功能都可以用这三类门电路产生。一般而言，数字设计 都遵循以下几点进行： 1 对设计进行语法分析： 2 按照目标结构对设计进行最小化和最优化处理； 3 用选定的库模块或核心模块代替已验证过的结构元素； 4 时序和资源需求的评估： 5 将设计转换成网表( 网表文件：电子设计交换格式输入文件，可由第三方设计工具 生成) ； 6 连接设计元素和模块，用库模块或内核模块网表来代替“黑匣子”模块； 7 平面规划并进行斫i 线尝试，直至时序和资源的约束条件被满足； 南京邮电大学硕士研究生学位论文第二章e l 存储与同步逻辑单元设计基础 8 从设计中提取时序和资源报告，创建一个时序标注网表以支持后布线仿真 9 创建器件配置文件。 2 1 2 数字设计的软件技术 数字系统是处理以二迸制形式表示的离散信息值，数字设计又称为“逻辑设计”。在过 去数字设计不需要软件工具，只需手工画出原理图，然而今天，随着数字设计的日益复杂， 软件工具已逐渐成为数字设计的重要部分。硬件描述语言( h d l ) 的可用性和实践性，以 及随之而来的电路模拟和综合工具，已经完全改变了数字设计的整个面貌。一般的用于数 字设计的软件工具有以下几个： 原理图录程序：这是数字设计者的“字处理器”，用它能“在线”画出原理图，而无需使 用纸和笔，也可以用更加先进的原理图录入程序来检查出常见的差错，如输出短路、无去 向信号等； h d l ：硬件描述语言，最初用于电路建模，现在却越来越多的用于硬件设计。小至单 个功能模块，大到多芯片的数字系统，都可以用h d l 进行设计，这也是数字设计的一个 趋势。本课题的设计就是基于v e r i l o gh d l 进行的，有关v e r i l o gh d l 的其它信息将会在 下一节中详细介绍。 h d l 编译器、模拟器和综合工具：h d l 软件包通常包含几个组件，在典型的语言环境 中，设计者先写出基于文本的“程序”，然后用编译器分析程序，并找出语法错误。如果编 译f 确，设计者即可将程序移交到综合工具，综合工具针对特定的硬件技术产生相应的电 路设计图。在大多数情况下，设计者在综合之前都要使用编译器的结果作为输入，送给“模 拟器”，以验证设计的正确性。本课题中所使用的编译环境是x i l i n xi s e 7 1 i 。 模拟器：一个定制的单片数字集成电路的设计周期是比较长的，而且也是昂贵的。第 一片芯片一旦构建出来，再要通过内部连接或者改变门电路及其互连来排除故障，那是很 困难的，常常也不可能实现。通常，必须改变原始设计数据库，然后制造出新的芯片，才 能体现出要求的变化。模拟器可以帮助设计者预先观察到芯片的电气和功能特性，而无需 实际去构建它，在芯片投入制造之前就可以发现绝大多数故障。模拟器也可用于对“可编程 逻辑器件”的设计，并且后来也用于对由很多单元元件联合构成的系统进行整体设计。 测试平台：测试平台是根据设计而构建的一组程序，自动地演练它的功能并检验其功 能以及定时特征。当要对设计进行小的改动的时候这种测试平台特别有用，它能够保证 找出故障点，或者能“改进一块区域的设计而不会做任何地破坏。测试平台程序可以用与 妻塞墅皇查兰堡主旦塞皇堂垡堡苎苎三主! ! 登堕兰旦生里堡苎垂丝盐苎型 数字设计相同的语言来编写，或者用c 或c + + ，或者用包括脚本语言在内的混合语言。在 本文中所使用的仿真工具是m o d e t s i m6 。o s e ，测试了部分设计模块的设计。 定时分析器和验证器：在数字设计中，时间尺度是非常重要的。对应于输入的改变， 所有的数字电路都要经历一定的时间才能产生新的输出值，而且设计者往往要花费很多的 努力来保证输出以最快的速度发生变化。使用专门的程序，能够自动完成那些单调乏味的 任务( 如。绘制定时图、规范和验证复杂系统中不同的信号之间的定时关系) 。一般的，在 开发工具中都会集成这些工具，开发者只需根据设计要求自行设定所需的数值即可。 进行数字设计的方法不少，比较常用的主要有电路示意图和h d l ，对于这两种方法， 使用电路示意图容易实现更紧凑、更快速和更简明的f p g a 设计。但是电路示意图方式不 具备可移植性，而且在包含1 0 或2 0 层以上的设计会变得难以处理。并且，在本课题中的 同步逻辑控制单元的状态转移的设计实现的是一种功能，和具体的工艺无关，一旦发现在 状态转移的设计中出现了问题，用h d l 易于修改。 2 2 v e r i l o gh d l 2 2 1 用v e r i l o gh d l 进行电路系统设计流程 硬件描述语言( h d l ) 是硬件设计者和e d a ( 电子设计自动化) 工具之间的界面，设 计者使用h d l 来描述自己的设计方案，设计要求或设计意图，并把这个描述( 称为设计 输入) 告诉给e d a 工具，然后在e d a 工具的帮助下进行详细的设计验证，最后可以通过 简单的选择秘设置就可以让e d a 工具最终完成设计。 v e r i l o gh d l 是目前最流行的，标准化的h d l ( h a r d w a r ed e s c r i p t i o nl a n g u a g e ) ，且设 计与具体工艺、设计方法无关，也不局限于某一特定的仿真工具和工业部门，i c 设计者在 语言范围内自由选择工艺和设计方法。为了适应集成电路工艺和不断变化和发展，v e r i l o g h d l 具有把新的工艺方便地插迸现有的设计中的抽象能力语言不仅定义了语法，而且对每 个语法结构都定义了清晰的模拟、仿真语义，使用这种语言编写的模型可以方便地使用 v e r i l o g 仿宾器进行验证，其从c 语言中继承了多种操作符和结构，提供了扩展的建模能力 和扩展模块。特点如下： 1 基本逻辑门和开关级基本结构模型都内置在语言中； 2 可采用多种方式对设计建模，这些方式包括：行为描述方式、数据流方式、结构化方 式：v e r i l o gh d l 中有线网数据类型和寄存器数据类型两种数据类型，线网类型表示构 查塞坚皇查堂堡主堑塞生堂垒堡苎苎三兰! ! 童堡皇旦生望堡苎耍丝盐苎型 件间的物理连线，而寄存器类型表示抽象的数据存储元件： 3 能够描述层次设计，可使用模块实例结构描述任何层次； 4 设计的规模可以是任意地，语言不对设计的规模大小施加任何限制； 5 v e r i l o gh d l 语言的描述能力能够通过使用编程语言接1 2 1 机制进一步扩展，编程语言接 口允许外部函数访问v e r i l o g 模块内信息、允许设计者与模拟器交互的例程集合： 6 设计能够在多个层次上加以描述，从开关级、门级、寄存器传送级( r t l ) 到算法级， 包括进程和队列级。 运用v e r i l o gh d l 系统设计流程如下： 设计输入：把我们的设计思想，算法或电路的功能，行为，结构等用文本或者图形的方式 输入计算机，以便让它自动实现我们的设计；输入方法一般有：h d l ( v h d l ，v e r i l o g ) ， 状念机和原理图； 编译：目的是生成仿真使用或者进行下一步处理的格式； 验证：又有称模拟或仿真，主要是检验设计是否达到预期的目的： y 图2 2 1 v e r i o gh d l 系统设计流程 综合：把设计输入转变成可以实现的电路形式( 门，触发器) ，一般有v e r i l o gh d l 代码 翻译，最小化及满足时间约束( 此过程由人工完成称为叫设计，由计算机完成称为叫综合) 。 最小化是指布尔函数的化简等工作； 设计实现：包括工艺映射、优化、布局布线等步骤。工艺映射是在工艺元件库的同一元件 南京邮电大学硕士研究生学位论文 第二章e 1 存储与同步逻辑单元设计基础 的多种实现中选择一种；优化是最小化和工艺库在发生冲突时根据代价的折衷过程； 布局是在资源阵列中安排一个元件或功能块的位曼( 考虑面积约束，即考虑设计的电 路所占的空间) ；布线是进行元件或功能块的连接( 考虑时间约束，即考虑电路运行 的速度) ； 芯片编程：用编程器或下载电缆实现最终的硬件设计。 2 2 2v e r i l o gh d l 程序的基本结构 作为高级语言的一种，v e r i l o g 语言以模块集合的形式来描述数字系统，其中每一个模 块都有接口部分，用来描述与其它模块之间的连接。一般说来，一个文件就是一个模块， 但并不绝对如此。这些模块是并行运行的，通常用一个高层模块来定义一个封闭的系统， 包括测试数据和硬件描述，这一高层模块将调用其它模块的实例。一个基本的v e r i l o gh d l 程序含有三个部分：模块、模块调用、模块测试。系统设计总是将整个系统划分成模块， 规划各个模块的接口，然后对模块编程并连接各模块完成系统设计。当划分模块出现某个 大的模块包含多个功能子模块时，v e r i l o gh d l 就通过“模块调用”的方式实现这些子模块 与高层模块问的连接；在完成程序描述之后为了确认这个模块是否正确，应当对模块进行 测试，即从模块输入端输入信号，再从输出端得到信号，对这些输入输出信号进行分析可 以检查这些模块是否正确。 模块代表硬件上的逻辑实体，其范围可以从简单的门到整个大的系统，比如，一个计 数器、一个存储子系统、一个微处理器等。模块可以根据描述方法的不同定义成行为型或 结构型( 或者是二者的组合) 。行为型模块通过传统的编程语言结构定义数字系统( 模块) 的状态，如使用i f 条件语句、赋值语句等。结构型模块将数字系统( 模块) 的状态表达为 具有层次概念的互相连接的子模块。其最底层的元件