（通信与信息系统专业论文）lte系统中信道编码的研究及其实现.pdf

电子科技大学硕士学位论文 输入信息比特为q ；经过内交织器的信息比特为；和气分别为分量编码 器l 输出的系统比特和校验比特；x t 和分别是分量编码器2 输出的系统比特和 校验比特。为了实现栅格终止，在所有的信息比特输入到编码器后将移位寄存器 中的状态信息重新送入编码器来完成。在实现栅格终止时输出的比特为尾比特， 因编码器寄存器数量为3 ，尾比特长度也为3 。令输入信息比特长度为k ，则分量 编码器l 输出的系统比特噍的长度为( k + 3 ) ，其组成如下： 栌j c k 。拈0 ，1 一，肛1( 5 - 1 1 ) 投。1 尾比特七：k ，k + l ，k + 2 p d l j 对于缸、，和长度也为( k + 3 ) 且具有类似的组成。 整个t u r b o 码编码器的输出比特有三路，分别为系统比特础、分量码l 校验 比特z 和分量码2 校验比特。因为尾比特长度为3 ，所以两个分量编码器的尾 比特及尾比特输入编码器的编码输出共有3 x 4 = 1 2 个比特。这1 2 比特分为三路输 出时，每路需要输出4 个比特，所以霞、露、祝的长度为d = k + 4 ，输出的规 则如下： 1 对于k = 0 ，l ，2 ，k - 1 = x k ，破= z k ，= z ：； 2 对于k = k ，k - i - l ，k + 2 = k ，+ 。= h ，+ ：= ，+ ，= z ：+ 。； 以= 气，以+ 。= 柑砍+ ：= z 二，以+ ，= + ：； = k + p + 。= 缸珈+ ：= x l m + ，= 五+ ：； 将钟、破、输出便完成了t u r b o 码的编码工作。 5 3 2t u r b o 码内交织器 l t e 系统的高数据率要求信道便译码器也要有相当的数据吞吐率，上一节也 分析过单个t u r b o 码译码器无法满足吞吐率的要求，于是需要将t u r b o 码译码器进 行有效的并行化。 并行化译码器有两种，外部并行和内部并行。若采用外部并行，输入块可以 被分为n 个片段，产生n 个码字，通过在n 个码字上并行运行至少n 个t u r b o 码译码器以获得处理速度的提高。这种情况下，每个码字中使用较短的t u r b o 码 交织器会导致的性能损失。基于上述原因，考虑使用内部并行，然而内部并行多 电子科技大学硕士学位论文 表5 - 2交织器长度k 所对应步长 k 的取值范围步长 4 0 k 5 1 28 5 1 2 k 1 0 2 41 6 1 0 2 4 足2 0 4 83 2 2 0 4 8 足4 0 9 66 4 4 0 9 6 k 6 1 4 41 2 8 q p p 交织器具有如下特点： 1 实现简单，仅需要两个参数就可以描述交织器的结构，有别于其他需要大 量存储空间的交织器。 2 对于大部分的q p p 交织器，其解交织器也是一个q p p 交织器。 3 q p p 交织器具有“最大无争用 特性，使接收端可以采用并行译码，具有 较强的灵活性。 q p p 交织器还提供支持并行的灵活性，七的每个因子都可以是并行系数。例 如，七：1 0 2 4 ，支持的并行系数有 l ，2 ，4 ，1 6 ，3 2 ，6 4 ，1 2 8 ，2 5 6 ，5 1 2 ，1 0 2 4 ) 【3 6 1 。 5 3 31 、曲。码译码器 由于本系统是基于m s c 8 1 5 6d s p 平台来完成，而m s c 8 1 5 6 提供了针对m 系统的t i 曲。译码器的硬件模块，所以系统采用的译码方案即m s c 8 1 5 6 所提供的 t l 曲。译码硬件模块的方案。 该方案的分量译码器基于混合线性l o gm 印算法，该算法基本同第二章所介 绍的l o gm a p 算法一致，仅仅是使用了不同的校正函数。该校正方程如下： 三( “，) = m a x 伽，v + 厂 ， 矿)( 5 一1 4 ) 校正函数为： m ，蝴- 等一掣巾叫 可函) ，v ，= 2 2 r 一 ( 5 1 5 ) 【 o ， d w 其中姘为线性校正因子。 译码器采用p c c c 对应的译码结构，先由d e c l 进行译码，待d e c l 译码完 成将软信息厶( 反) 输出并交织后，d e c 2 才开始译码，d e c 2 将交织后的信息厶( d 。) 作为外部信息完成译码并输出软信息解交织返回给d e c l ，如此循环直至完成迭代 次数。由d e c 2 的软输出经解交织和硬判决译码输出。该译码器结构如图5 3 所示。 第五章l t e 的信道编码方案设计 图5 3p c c c 译码结构 5 4l t e 信道编码方案的仿真测试 l t e 信道编码的主要组成部分- t 1 】f b o 码的编译码仿真测试是在a