（微电子学与固体电子学专业论文）mos器件esd特性研究.pdf

摘要 摘要 随着集成电路的发展和集成度的不断提高，工艺线宽的缩小使得e s d 保护模块的设计面临更多 挑战。在这种条件下，深入理解保护器件的物理电学特性以及结构和工艺的变化对其e s d 性能的影 响成为必要。t c a d 技术的引入将有效的解决这一问题：使用t c a d 模拟器件的e s d 特性以辅助 电路的e s d 结构设计，将极大的缩短芯片研发周期且节约成本。 论文在s y n o p s y st c a ds e n t a u m s 仿真平台上，使用等效t 工pe s d 脉冲方法分别模拟研究了体 硅工艺下高压和低压栅接地n m o s 器件在e s d 应力下的物理电学特性及其热特性，并研究得出上 升时间和电流大小不同的e s d 脉冲对g g - n l d m o s 瞬态特性的影响。在此基础上，文章分析得出了 栅长、栅至接触孔间距等器件结构参数的变化对低压g g - n m o s 失效电流和寄生管增益的影响；同 时模拟分析了上述结构参数的变化对高压g g - n l d m o s 触发电压和最高晶格温度的影响。最后，改 变器件的各项结构尺寸，使用正交实验设计的方法，优化了0 5 p m1 0 0 vc d m o s 工艺中高低压器件 的e s d 性能，使保护结构的抗e s d 能力得到了提高。 论文的研究结果有助于进一步理解器件结构参数的变化对其e s d 性能的影响；论文的优化结果 对后续e s d 保护器件的设计具有指导意义，其优化方法在e s d 设计过程中的应用将有效的缩短芯 片设计周期和降低成本。 关键词：静电放电( e s d ) ，栅接地m o s ，二次击穿，电热特性，瞬态响应 a b s t r a c t w i t ht h ed e v e l o p m e n to fi n t e g r a t e dc i r c u i t sa n dt h ei n c r e a s i n gi n t e g r a t i o n , c o n t i n u en a r r o w i n g l i n e - w i d t ht e c h n o l o g ym a k ee s dp r o t e c t i o nd e s i g nf a c em o f oc h a l l e n g e s i ns u c hc o n d i t i o n s ，d e e p l y d e r s t a n d i n go ft h ep h y s i c a la n de l e c t r i c a lp r o p e r t i e sa 8w e l la ss t r u c t u r ea n dp r o c e s sc h a n g e se f f e c to nd e - v i c ee s dp c r f o r m a n b e c o m e sn e c e s s a r y t c a dt e c h n o l o g yi n t r o d u c t i o nw i l lb ea ne f f e c t i v es o l u t i o nt o t h i sp r o b l e m ：t h eu s eo ft c a df o rs i m u l a t i n ge s dc h a r a c t e r i s t i c so fd e v i c e 8t os u p p o r tt h ee s dc i r c u i t d e s i g n , w i l lg r e a t l yr e d u c et h ec h i pr &d c y c l ea n ds a v ec o s t s b a s e do ns y n o p s y st c a ds e n t a u r u ss i m u l a t i o np l a t f o r m , t h e s i su s ee q u i v a l e n tt l pe s dp u l s em e - t h o ds i m u l a t e sa n dr e s e a r c h e sh i g ha n d l o wv o l t a g eg a t e - g r o u n d e d - n m o sp h y s i c a l , e l e c t r i c a la n dt h e r m a l d 均胧i c t c ru n d e re s ds t r e s s ，a n dd i f f e r e n tr i s et i m ea n dc u r r e n tl e v e lo fe s dp u l s ee f f e c to ng g - n l d m o s t r a n s i e n tc h a 矗嵋：t e ri ss t u d i e d b a s e do nt h i sr e s u l t , d c v i c es t r u c t u r ep a r a m e t e r ss u c ha sg a t e - l e n g t hla n d g a t et oc o l l t a c ts p a c ec h a n g e si m p a c to fl o w - v o l t a g eg g - n m o s sf a i l u r ec u r r e n ta n dg a i no fi t sp a r a s i t i c b j ti s 锄扭嘲a tt h e 戳l r r l et i m e ，c h a n g e so fd e v i c es t r u c t u r ep a r a m e t e r se f f e c to nt r i g g e rv o l t a g ea n d m a x i i n u ml a t t i c et e m p e r a t u r eo fh i g h - v o l t a g eg g - n l d m o si ss t u d i e d f i n a l l y , d o em e t h o di su s e dt oo p - t i m i z eh i g ha n dl o wv o l t a g ee s dd e v i c ec h a r a c t e rs e p a r a t e l ya n dm a k et h c 墒_ re s dp e r f o r m a n c ei m p r o v e s i g n i f i c a n t l y t h e s i sr e s e a r c hi sh e l pf o raf r r t h 戗 u n d e r s t a n d i n go fs t r u c t u r ep a r a m e t e re f f e c to nd e v i c ee s dc h a - b k 舾o p t i m i z a t i o nr e s u l ta n dm e t h o d sc a nb eu s e dt og u i d ed e s i g no fe s dd e v i c e st or e d u c ec h i pr & d c y c l ea n ds a v ec o s t s k e yw o r d s ：e s d ，g g - n m o s ，s e c o n db r e a k d o w n , e l e c t r ot h e r m a lp r o p e r t y , t r a n s i e n tr e s p o n s e 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所 知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果， 也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本 研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。 研究生签名：盟日期：。秘 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复印件和电 子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相 一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可以公布( 包括以电子信息形式刊登) 论文的全部内容或中、英文摘要等部分内容。论文的公布( 包括以电子信息形式刊登) 授权东南大 学研究生院办理。 - 1 酝 研究生签名：型壹一 导师签名： 第一章绪论 第一章绪论 本章叙述了静电放电现象及其e s d 保护的研究与发展，并简要介绍了几种e s d 保护器件，最 后指出了本论文的研究背景、意义、介绍本文的组织结构。 1 1e s d 现象及e s d 保护的研究与发展 静电是一种电能，它存在于物体表面，是正负电荷在局部失衡时产生的一种现象。静电现象是 指电荷在产生与消失过程中所表现出的现象的总称，如摩擦起电就是一种静电现象。静电产生原因 有接触分离起电、摩擦起电、感应起电和传导起电等。当带静电荷的物体( 也就是静电源) 跟其它 物体接触时，这两个具有不同静电电位的物体依据电荷中和的原则，存在着电荷流动，并传送足够 的电量以抵消电压。在这个高速电量的传送过程中，将产生潜在的破坏电压、电流以及电磁场，严 重时会将其中物体击毁。这就是静电放电。 e s d 是代表英文e l e c t r o s t a t i cd i s c h a r g e ，即“静电放电”的意思。它是e o s ( e l e c t r oo v e r - s t r e s s ) 的一种，e o s 家族还包括闪电和电磁脉冲( e l e c t r om a g i cp u l s e ，e m p ) 。e o s 是指那些时间在微秒和 毫秒范围的事件，相较而言e s d 是l o o n s 的范围。 e s d 的发展具有很长的历史。早在公元前6 0 年，希腊人就在实验中发现了静电，他们用毛皮摩 擦琥珀发现琥珀会吸引质量很轻的物体。对静电现象的现代理解是建立在高斯、库仑和法拉第等人 几个世纪的研究基础之上的，其中最著名的实验是1 7 5 2 年富兰克林做的风筝实验，而赫兹在1 8 8 6 年 根据这个实验用静电泄放器件作为收发器实现了无线传输。同样，对e s d 所引起的伤害所作的保护 研究也有悠久的历史。早在1 5 世纪，欧洲的军事部门就开始采取各种措施来保护军需品不受e s d 损 坏。而富兰克林在他著名的风筝实验后发明的避雷针( l i g h t e n i n gr o d ) 是科学史上最重要的e s d 保 护器件，至今仍为我们所用。 二战后，各种高绝缘的聚合材料得到了广泛应用，在这些地方大量的静电积累可能会导致机械 关机，从此e s d 问题成为了一个实际的问题。但是毁灭性的e s d 损害问题并没有得到足够的重视， 直到现代微电子技术在我们的日常生活中发挥越来越大的作用时，人们才开始关注e s d 失效问题与 半导体集成电路技术之间的关系。随着1 9 4 7 年半导体晶体管的发明和2 0 世纪6 0 年代金属氧化物- 半 导体( m o s ) 技术的发展，看不见的e s d 现象( 低于1 0 0 0 v ) 才显现出来。2 0 世纪7 0 年代，在电子 工业中由e s d ：j i 起的电子元件和系统的失效几乎成指数式上升。结果，军方开始开发相关的标准以 控制电子产品的抗e s d 能力。对于集成电路，e s d 失效尤其是一个复杂的可靠性问题，给半导体产 业带来了严重的挑战。当半导体集成电路技术向大规模集成( v e r yl a r g es c a l ei n t e g r a t i o n ，v l s i ) 发展时，集成电路更容易受至i j e s d 的损坏。统计表明，3 0 以上的i c 失效归咎于e s d ，这使得半导 体产业每年损失数十亿美元。e s d 所引起的失效或者是直接灾难性的，或者是潜在性的；前者使i c 立刻不能正常工作，后者会带来将来的失效或者寿命问题。e s d 失效的本质是高功率、高电流引起 半导体或金属互连线的热损坏，或者是高电场使得i c ( i n t e g r a t e dc i r g u i t ) 中的薄膜击穿。 1 8 世纪富兰克林发明的避雷针是防止e s d 伤害的最早、最有效的保护器件，但是它对集成电路 的e s d 保护不起作用。在过去的6 0 年里，在理解与半导体有关的e s d 基础方面取得了很大的进展。 现在出现了很多种方法可以用来保护电子元件和系统免受各种水平的e s d 伤害。对高级别的e s d 保 护，应该在制造、运输和应用领域建立系统的e s d 控制程序，这种控制程序必须包括在工作环境中 预防静电和给其泄放提供一条安全的路径。有效的方法有：建立一个免e s d 的工作环境，例如接地 良好的静电保护工作区和平台以及e s d 保护层等；通过使用e s d 保护鞋、衣服和护腕等防止人体诱 生静电；采用不会产生电荷的抗e s d 材料或者能够安全泄放累积的静电荷的静电泄放材料。 东南大学硕士学位论文 开发一个有效的e s d 控制程序可以带来实际的经济效益。例如，美国朗讯科技公司的失效分析 报告显示，在实施e s d 控制程序之前，每年半导体制造与e s d 相关的损失达到3 2 5 亿美元，在采用 有效的e s d 控制措施之后，e s d 失效率下降为原来的百万分之一。但是，不管e s d 控制程序是多么 好，集成电路中仍然存在e s d 。芯片级e s d 保护的最好解决办法就是在芯片上设计和集成e s d 保护 电路。早些时候，齐纳二极管被广泛用来作为有效的e s d 保护器件。随着半导体集成电路技术的发 展和e s d 保护要求的提高，更多的e s d 保护器件和结构被开发出来。例如：双极型晶体管( b j t ) 、 n m o s 晶体管、硅控整流器( s c r ) 以及两级e s d 保护电路等。今天，定制设计的e s d 保护子电路 不仅可以满足深亚微米的混合信号集成电路的需要，而且适用于更严格的需求，如更高的保护水平 ( 超过1 0 k v 的人体测试模型) 和极其迅速的e s d 测试模型( 亚纳秒的充电器件测试模型) 。总的来 说，芯片级的e s d 保护本质上有两个方面：用低阻抗的泄放通道安全地消去瞬态大电流以阻止体硅 的热损坏和将巨大的e s d 电压脉冲钳制在一个安全的值内以避免介质击穿。完整的e s d 保护方案应 该实现全芯片的保护，其关键是在芯片上的每一个引脚与其他任何一个引脚之间建立有效的电流泄 放通道。一个主要的设计折衷是要平衡e s d 性能和芯片功能，但由于寄生效应，这两者通常是矛盾 的。为了能够有效地设计性能优越、可重复利用的e s d 保护电路，人们想与普通电路设计一样建立 e s d 保护器件在e s d 脉冲下的模型。随着c m o s 集成电路工艺向深亚微米的发展，给芯片设计有效 的e s d 保护电路变得越来越困难。m o s 器件的尺寸变得越来越小，使得器件在很小的电压或电场下 就会产生可靠性问题，例如m o s 器件的栅极氧化层变得越来越薄使得器件在很小的栅电压下就会发 生氧化层击穿，而器件的源漏注入区的深度也变得越来越浅，更容易受到高电场和大电流的损坏。 而后来采取的一些先进工艺也对e s d 保护电路的性能产生了不利的影响。例如轻掺杂漏结构( l i g h t l y d o p e dd r a i n ，l d d ) 和硅化物掺杂( s i l i c i d c ) 等，这些先进工艺使得原来可以正常工作的e s d 保护 电路的性能大大降低了。为了避免这些先进工艺对e s d 保护电路的影响，同时不影响内部电路的性 能，电路设计者又在工艺中加入了额外的掩模版( m a s k ) ，这样使得芯片的成本进一步增加了。 目前，低压集成电路的e s d 保护器件种类很多，保护方案比较完备。普通的低压c m o s 电路可 以选择这些保护器件组成芯片的e s d 保护电路，只要电路和版图设计合理，一般可以满足普通的e s d 保护要求。对于高压集成电路，e s d 保护设计处于开始研究阶段，还没有形成较为系统的保护理论。 对于一些数模混合电路，目前已经有了可以应用的一些保护器件和电路结构，但是e s d 保护电路的 性能仍得不到保证。因此研究各种m o s 器件的e s d 特性成为必须。 1 2e s d 保护器件 要成功设计片上e s d 保护结构，关键是选择合适的e s d 保护元件，好的保护元件能够在自身不 受到损毁的情况下保证大e s d 电流的泄放。此外，它需要能够和被保护的工作电路兼容。理想的e s d 保护要求有以下性能【l 】： 零阻值在不产生欧姆压降的情况下泄放大的e s d 电流。 有限钳位电压避免电路正常工作状态下保护器件的异常触发，维持电压( v h ) 要大于电源电 压一个安全的数值。 快速开启和小的能量耗散在i c 失效之前，e s d 保护器件必须快速吸收e s d 能量并将其安全泄 放。 对电路的正常工作为透明状态如：无寄生。保护器件只需在e s d 应力条件下工作，对电路的 正常功能不能产生影响。 电阻，二极管，n m o s 器件和s c r 作为有效的e s d 保护元件【2 】，常用于标准的c m o s 技术中【3 1 。 电阻 电阻常用做e s d 保护网络的隔离机制和电压降低作用。此外，电阻还可用做串联电阻，以保证 多指条保护结构的同时触发【4 】。 2 第一章绪论 二极管 反偏的二极管器件早期普遍用来作为e s d 保护器件，如图1 2 所示，它的工作过程遵循图1 1 所示 的开启曲线，其中( a ) 为简单开启，( b ) 为s n a p b a c k 。正向偏置的二极管可以处理较大的电流瞬 h v 图1 1 典型的e s d 保护结构i - v 特性 态，但主要缺点是正向导通电压太低，限制了在许多电压变化或高压v i ，d 情况下的应用。采用多个 二极管链( 正向或反向) 可以解决上述问题，但开启电阻叠加起来减少了电流处理能力以及电压钳 位能力。相应的，e s d 性能也受到影响。除非采用大尺寸的二极管来解决这一问题，但大尺寸的二 极管会产生更大的寄生效应。 图1 2 典型的二极管e s d 保护电路 m o se s d 器件 c m o s 工艺中，n m o s 器件本身包含有寄生的横向n p n 管，当e s d 脉冲来临时，寄生三极管 开启，形成低阻通道泄放e s d 电流。可通过使用不同的偏置状态来提高e s d 保护性能。常用的n m o s e s d 保护连接方式为栅接地n m o s ( g a t eg r o u n dn m o s ，g g - n m o s ) ，其保护的优点是具有有效的 保护机理，通过物理设计可以优化。主要缺点包括s p i c e ( s i m u l a t i o n p r o g r a m w i t h i n t e g r a t e d c i r c u i t e m p h a s i s ) 不兼容的s n a p b a c ki v 特性，保持点较高，面积利用率低，固有的寄生效应等。通常需 要采用多指型结构以实现更好的e s d 性能。图1 3 给出了栅接地g g - n m o se s d 保护结构。 3 东南大学硕士学位论文 图1 3g g - n m o se s d 保护电路图 可控硅( s c r ) 由于s c r 具有深锄a p b a c k i 州寺性，所以可作为极好的e s d 保护器件。图1 4 给出了典型的s c r 等 效电路。 图1 4 典型的s c re s d 保护电路图 当e s d 脉冲在阳极a 端出现时，其首先击穿纵向p n p ( q 1 ) 的b c 结，所产生的空穴通过寄生衬 底电阻r 讪流动，从而使横向 n p n ( q 2 ) 的v 舵增加，直到将它打开并触发s c r 形成低阻抗的有效通 道以泄放e s d 电流，同时低的保持电压将a 点电压钳位到一个安全的电平，以防止任何e s d 损害。 1 3 本论文的主要工作及意义 由于e s d 给集成电路工业带来的巨大损失，集成电路中的e s d 保护问题越来越引起人们的重 视。除了在生产过程中采取一系列的防护措施外，芯片静电放电保护电路( e s dp r o t e c t i o nc i r c u i t ) 的设计成为e s d 保护的重点。传统的e s d 保护电路的设计是采用设计流片一测试一调整设计一再流片 再测试的设计模式，周期长，费用高。现在各种模拟工具的日益成熟，使得在制造前就对e s d 保 护器件和电路进行优化成为可能。要设计出性能良好的e s d 保护电路就非常有必要了解e s d 保护 电路设计所需考虑的主要因素和e s d 发生时器件的物理机制，这些都是无法通过测试手段得知的， 而t c a d ( t e c h n o l o g yc o m p u t e r - a i d e dd e s i g n ) 模拟却可以提供清晰的物理图像。 对于栅接地低压n m o s 器件，已有大量国内外文献研究了器件结构变化( 栅长、栅至孔间距) 对其e s d 应力下静态特性的影响，从这些研究成果可知，器件工艺不同，其尺寸的变化对e s d 性 能的影响趋势也不同，工艺的不同点包括：最小工艺尺寸( 微米工艺与深亚微米工艺) ，硅化物结 构的使用与否等。其次，器件结构不同，其尺寸的变化对e s d 性能的影响也存在差异。并且，文 4 第一章绪论 献中对于部分不能直接测量的器件e s d 参数( 晶格温度，瞬态开启电压，寄生管增益，电流分布 等) 的研究大多基于两维仿真模拟结果，而忽略了三维效应对器件性能的影响。因此，针对特定工 艺及器件结构，在考虑三维特性的条件下，研究低压g g - n m o s 的e s d 性能以及器件结构参数的变 化对其e s d 特性的影响成为必要。对于栅接地高压g g - n l d m o s 器件，其在抗e s d 方面的弱点成 为功率集成电路设计的弱点之一，特别是作为电源、地的e s d 保护管，其占有大量的芯片面积， 但e s d 保护水平依然有限。因此，深入研究高压栅接地n l d m o s 器件e s d 应力下的电学及热学 特性，以及器件结构参数的变化对其e s d 性能的影响成为必要。 本论文的主要工作是研究体硅工艺中低压n m o s 和高压n l d m o s 晶体管在e s d 保护电路中的 物理及电学特性。并使用以t c a d 为基础的混合模式e s d 模拟方法，模拟并优化了器件的e s d 性 能。由于在保护电路中的n m o s 管栅极接地，所以也叫g g - n m o s 。本文使用等效传输线脉冲 ( t r a n s m i s s i o nl i n ep u l s e ，t l p ) e s d 模拟方法对g g - n m o s 和g g - n l d m o s ( g a t e - g r o u n dn l d m o s ) 其e s d 放电特性进行了研究，并在研究基础上使用试验设计的方法对器件的e s d 结构进行了优化， 提高了器件的抗e s d 能力。本文第二章简要的介绍了各种e s d 放电模型和使用t c a d 进行e s d 模 拟的方法和工具，同时说明了试验设计方法的相关知识。第三章针对g g - n m o s ，分析其在e s d 脉 冲下的物理特性，并模拟得出了器件栅长l 、栅至源孔间距g s c s ( g a t et os o u r c ec o n t a c ts p a c e ) 、 栅至漏孔间距g d c s ( g a t et od r a i nc o n t a c ts p a c e ) 对器件e s d 特性的影响，同时分析了器件的瞬 态开启特性并得出了器件结构参数对其瞬态特性的影响，最后用正交试验设计的方法，优化了器件 的e s d 性能。文章第四章针对p d p ( p l a s m ad i s p l a yp a n e l ) 驱动用i o o vn l d m o s ，研究了 g g - n l d m o s 在e s d 脉冲下的电流响应特性，分析了其在整个e s d 脉冲过程中的晶格温度和总热 量的分布以及器件的瞬态响应特性，详细分析说了器件栅长及栅至孔间距对固定工艺及结构的器件 e s d 性能的作用；最后，使用正交试验设计的方法，优化了器件的e s d 结构，使器件耐e s d 水平 得到了提高。论文第五章对本文的工作进行总结并提出下一步的工作展望。 本文的研究结果有助于深入理解器件结构参数的变化对器件e s d 性能的影响；文章的优化结果 可用于指导芯片设计，得到优化的e s d 设计方案；文章的优化方法有助于减少实验的分片条件和快 速寻找最优的结构参数组合，从而降低芯片设计成本和缩短芯片设计周期。 5 东南大学硕士学位论文 第二章静电放电模型及模拟方法 2 1 静电放电过程及测试模型 e s d 是一种非常快速的泄漏现象，当两个带电物体靠近且静电电荷在它们之间传输时，就会发 生静电泄漏现象，典型的e s d 持续时间是1 0 0 n s 1 5 0 n s 。静电泄露能够引起高达几十安培的高电流 和几万伏的高电压，使集成电路损坏或使其性能退化。可以用不同的e s d 测试模型对e s d 瞬态进 行模拟，并对e s d 保护电路进行测试和评价。 2 1 1h b m 模型 h b m ( 人体模型) 圈是指因人体在地上走动摩擦或其他因素在人体上已积累了静电，当此人去 触碰i c 时，人体上的静电便会经由i c 的管脚( p i n ) 而进入i c 内，再经由i c 泄放至地。这一放电 过程在短到几百纳秒的时间内产生数安培的瞬间放电电流，此电流会导致i c 内元件损毁。 人体与被放电体之间的放电有两种：接触放电和电弧放电。接触放电时人体与被放电体之间的 电阻是一个恒定值。电弧放电是在人体与放电体之间有一定的距离，他们之间的空间电场强度大于 其介质( 如空气) 的介电强度，从而导致介质电离时产生的放电。电弧放电的特点是放电回路在放 电初期由于介质电离，电阻值比较小；随着静电荷的减少，静电电压降低，介质不再电离放电。图 2 1 所示为h b m 等效电路。其中c h b m ( = 1 0 p f ) 被充电，然后通过r h b m ( = 1 5 0 0 q ) 网络放电到 待测器件( d e v i c eu n d e r t e s t ，d u t ) 。图2 2 所示为典型的i - i b me s d 泄放波形。h b m 是能够重复 的e s d 模型，目前已广泛的被工业界所应用。 c h a r g i n gr e s i s t o r r 删 图2 1h b m 等效电路图 t s 图2 2 典型的h b m e s d 泄放波形 6 第二章静电放电模型及模拟方法 2 1 2t l p 模型 传输线脉冲( t r a n s m i s s i o nl i n ep u l s e ，1 1 j ) 模型与以上四种不同，通过改变加在i c 管脚上方 波的高度、周期和上升时间，可以得到更多有用的信息。n j 测试可以绘出在e s d 应力下d u t 的连 续i - v 曲线，对研究e s d 失效机理提供足够的试验数据。1 1 j 技术出现于1 9 8 0 s ，由m a l o n e y 和k h o r a n a 引入旧。卫测试具有波形简单，易于控制，调试方便及测试精确度高的优点，不仅可以实现晶圆 ( w a f e rl e v e l ) 裸片( d i e ) 以及封装级的e s d 测试，还可以作为铝、多晶和铜互连线e s d 失效的研 究手段，并可用于g a a s 微波电路等抗e s d 设计中。目前在集成电路e s d 可靠性设计中已得到了广泛 的应用。 t l p 测试技术 t l p 传输线脉冲测试是一种用短脉冲( 5 0 n s - - - 2 0 0 n s ) 来测量集成电路内e s d 保护电路电流电 压特性的方法。这个短脉冲用来模拟作用于集成电路的短e s d 脉冲，恒定阻抗的传输线可以产生恒 定幅度的方波。 1 l p 测试是把方波测试脉冲加到待测器件( d u t ) 的两脚之间进行测试。常用的将测试脉冲引 到d u t 上的方法是从一个接地的5 0 q 电阻和一个与待测的d u t 脚串联的5 0 0 q 1 5 0 0 q 电阻之 间引出脉冲，公共脚连接到地以提供脉冲电流回路。测试时将此脉冲加到待测器件结构上，同时测 试其两端的电压及流过的电流。图2 3 所示为等效t l p 电路图，图2 4 为典型的t l p 测试曲线。 5 0 q r s 图2 3t l p 等效电路图 宅嬲 呈：器 图2 4 典型的t l p 脉冲曲线 t l p 测试先从小电压脉冲开始，随后连续增加直到获得足够的数据点，绘出完整的i v 曲线。电 压增加的步长可自由选择，对感兴趣的区域可选择较小的步长，得到更多的数据点；对某些不感兴 趣的区域其步长可选大一些，加快试验的进度。通常测试脉冲的幅度会增大到使d u t 彻底损伤，从 而获得精确的其允许的最大脉冲电流。当测试脉冲的幅度足够高时，d u t 内将产生足够高的温度使 d u t 某些结构熔融，器件特性发生永久的变化，d u t 彻底损伤，损伤发生的同时经常伴随着被测两 脚之间的漏电流突然增加。图2 5 所示为1 1 。p 测试结果。 7 东南大学硕士学位论文 u o 亡 丐 e i 。 j 二一 j 节 ! 一 1 f ， i i ： f ， ， ，： ， o = ， (一n l l - i ” 图2 5 j 测试结果 t l p 测试方法的优点 与传统的人体模型和机械模型相比，j 方法有以下几个优点 7 - 9 ： ( 1 ) t l p 方法采用相对简单的两端测试，适用于芯片级测试；在工艺和设计的早期其应用价值 更高。 ( 2 ) j 方法使用测试脉冲简单，易于重复产生；且脉冲宽度和幅度可根据需要任意调整，实 用价值高。 ( 3 ) t l p 脉冲采用方波电压，脉冲末端电压平坦可保证精确i - v 测量的需求；得到测试结构或 电路的典型i v 特性曲线，获得e s d 脉冲下的击穿电压、维持电压、维持电流及二次击穿电压电流等。 通过对这些电学参数的分析可以找到电路设计和工艺的弱点。 ( 4 ) t l p 测试结果可与i - i b m 的结果相对照，且t l p 测试可以获得比h b m 测试更精确的信息， 它可以精确地比较不同产品和测试结构，同时还可以得到该结构全电压工作范围内的完整的i v 特 性。 ( 5 ) t l p 测试结果可以作为t c a d 校准的的依据。根据t l p 测试得到的i - v 曲线，调节t c a d 中的工艺和器件模型参数，当模拟得到的曲线和实测数据相拟合时，可以用t c a d 来精确预测器件 的e s d 特性。 2 1 3 其它模型 m m 模型 m m ( 机器放电模型) 是指当i c 在制造和使用过程中，机器( 例如机械手臂) 本身积累了静电， 当此机器接触i c 时，静电便经由i c 的引脚放电。m m 模型类似于i - i b m 模型，但参数不同。m m 模型产生一个振荡的泄放波形，其峰值电流较大，上升时间较短，图2 6 与图2 7 分别为m m 模型 的等效电路及放电波形示意图。c 删为等效储电电容，l 删为等效寄生电感。 8 第二章静电放电模型及模拟方法 图2 6 m m 等效电路图 图2 7 典型的m m e s d 泄放波形( 4 0 0 v ) c d m 模型 c d m ( 充电器件模型) 是指i c 因摩擦或其他因素在i c 内部积累了静电，但在静电积累的过程 中i c 并未被损伤。当带有静电的i c 在处理过程中，其引脚接触到地面时，i c 内部静电便经由引脚 自i c 内部流出来而造成放电。这种模型的放电时间更短，仅约几纳秒，且放电现象更难以真实的被 仿真。因i c 内部积累的静电会因i c 元件本身对地的等效电容而变化，i c 摆放的角度与位置以及i c 所用的包装形式都会造成不同的等效电容。 f i m 模型 f i m ( f i e l d - i n d u c e dm o d e l ，电场感应模型) 表明当一个器件处于静电场中时，其内部将感应出 电势差。此时，当某一管脚与地相碰，器件就会对地放电。当将一个c m o s 置于静电场中，其栅介 质两侧就会感应出电势差。若电势足够大，将有可能导致栅氧击穿。这种模型的放电类似于c d m ， 差别仅在于c d m 的电荷是摩擦而来。而f i m 是电场感应而来。 2 2e s d 模拟方法 2 2 1 瞬态混合模式e s d 模拟 1 9 9 9 年a d s t r i c k e r 提出了一种t c a d 辅助e s d 模拟方法：瞬态混合模式模拟【l 哪，流程如图 2 8 所示。虽然针对三极管提出，但仍旧适用于m o s 管的e s d 特性研究。 混合模式的e s d 模拟方法包含了在模拟中的多级耦合效应，即考虑了工艺器件电路电热综 合效应。其思想是通过工艺模拟来形成e s d 结构，用器件模拟评价各自的e s d 性能，用混合的器 件电路级模拟器模拟在实际瞬态e s d 应力下的电路性能。其模拟流程一般为：在确认e s d 设计参 数的基础上，首先选择合适的器件结构及尺寸，随后使用t c a d 做工艺模拟，生成目标器件结构。 9 东南大学硕士学位论文 工艺模拟完成后，选择适用于e s d 模拟的t c a d 器件模型，仿真分析单个器件的电热特性。接着， 提取s p i c e 兼容的器件紧致模型( c o m p a c tm o d e l ) ，做整体电路性能的仿真分析。如此循环直至设 计出恰当的e s d 结构。需要说明的是，当t c a d 软件( 如s e n t a u r u s ) 提供了可进行系统级电路仿 真的模块时，可以无需提取s p i c e 模型，而直接使用t c a d 模拟简单e s d 保护电路的性能。需要 注意的是，使用t c a d 模拟时，为了提高模拟结果的准确性，需要对其进行工艺和器件模型参数的 校准，使模拟结果能够更好的预测保护结构的性能并指导其优化设计过程。 图2 8 混合模式e s d 模拟流程图 2 2 _ 2 模拟工具 s e n t a u r u s 作为s y n o p s y s 最新推出的集工艺、器件及系统模拟为一体的t c a d 软件，其在亚微 米级的工艺准确性和网格的优化功能较之前的i s e 和t - s u p r e m 版本有均所提高。特别是其在3 d 的 仿真方面，提供了p o i n t - b y - p o i n t 的模拟方式，将器件的3 d 结构与杂质分布存储于不同的后缀文件 中，使其在软件网格可控性和硬件资源消耗方面都有了很大的改进。在对工艺进行精确校准的基础 上，使用上述软件可以模拟仿真e s d 器件及其系统的e s d 性能，评估其i - i b m 模型下的e s d 水平， 并可给出器件的紧致模型。 课题中所有的模拟均使用s y n o p s y st c a ds e n t a u r u s 实现【1 1 1 。s e n t a u r u s 提供的工艺模拟工具 s - p r o c e s s 可以模拟不同工艺条件下器件的物理结构。器件模拟工具s d e v i c e 可以模拟直流( d c ) 、 瞬态( t r a n s i e n t ) 等条件下器件的行为特性。通过添加适当的电热模型，可以准确模拟既定器件的 e s d 特性。并且，s d e v i c e 中提供了可以进行电路行为模拟的模块，以模拟简单系统的性能。 2 3 可用作e s d 优化设计的正交试验设计方法 2 3 1 试验设计方法概述 试验设计是数理统计学的一个重要的分支。多数数理统计方法主要用于分析已经得到的数据， 而试验设计却是用于决定数据收集的方法。试验设计方法主要讨论如何合理地安排试验以及试验所 1 0 第二章静电放电模型及模拟方法 得的数据如何分析等。试验设计方法常用的术语定义如下： 试验指标：试验研究过程的因变量，常为试验结果特征的量。 因素：试验研究过程的自变量，常常是造成试验指标按某种规律发生变化的那些原因。 水平：试验中因素所处的具体状态或情况，又称为等级。 常用的试验设计方法有：正交试验设计法、均匀试验设计法、单纯形优化法、双水平单纯形优 化法、回归正交设计法、序贯试验设计法等。可供选择的试验方法很多，各种试验设计方法都有其 一定的特点。所面对的任务与要解决的问题不同，选择的试验设计方法也应有所不同。 2 3 2 正交试验设计方法的优点和特点 用正交表安排多因素试验的方法，称为正交试验设计法。其特点为：完成试验要求所需的实 验次数少。数据点的分布很均匀。可用相应的极差分析方法、方差分析方法、回归分析方法等 对试验结果进行分析，引出许多有价值的结论。 正交试验设计方法是用正交表来安排试验的。所有的正交表都具有以下两个特点： ( 1 ) 在每一列中，各个不同的数字出现的次数相同。 ( 2 ) 表中任意两列并列在一起形成若干个数字对，不同数字对出现的次数也都相同。 这两个特点称为正交性。正是由于正交表具有上述特点，就保证了用正交表安排的试验方案中 因素水平是均衡搭配的，数据点的分布是均匀的。因素、水平数愈多，运用正交试验设计方法，愈 发能显示出它的优越性。如6 因素3 水平试验，用全面搭配方案需7 2 9 次，若用正交表l 2 7 ( 3 1 3 ) 来安排，则只需做2 7 次试验。 2 3 3 正交表 使用正交设计方法进行试验方案的设计，就必须用到正交表。正交表分为各列水平数均相同的正交 表与混合水平正交表。 各列水平数均相同的正交表，也称单一水平正交表。这类正交表名称的写法举例如下： 各列水平数均为3 的常用正交表有：l 9 ( 3 4 ) ，l 2 7 ( 3 1 3 ) 。 各列水平数不相同的正交表，叫混合水平正交表，下面就是一个混合水平正交表名称的写法： l8 ( 4 1 2 4 ) 2 水平列的列数为4 4 水平列的列数为l 实验的次数 正交表的代号 l8 ( 4 1 2 4 ) 常简写为l8 ( 4 2 4 ) 。此混合水平正交表含有1 个4 水平列，4 个2 水平列，共 有1 + 4 = 5 列。 2 3 4 正交试验结果分析方法 正交试验方法之所以能得到科技工作者的重视并在实践中得到广泛的应用，其原因不仅在于能使 试验的次数减少，而且能够用相应的方法对试验结果进行分析并引出许多有价值的结论。 极差分析方法 极差指的是各列中各水平对应的试验指标平均值的最大值与最小值之差。用极差法分析正交试 验结果可引出以下几个结论： ( 1 ) 在试验范围内，各列对试验指标的影响从大到小的排队。某列的极差最大，表示该列的数 值在试验范围内变化时，使试验指标数值的变化最大。所以各列对试验指标的影响从大到小的排队， 东南大学硕士学位论文 就是各列极差d 的数值从大n d , 的排队。 ( 2 ) 试验指标随各因素的变化趋势。为了能更直观地看到变化趋势，常将计算结果绘制成图。 ( 3 ) 使试验指标最好的适宜的操作条件( 适宜的因素水平搭配) 。 ( 4 ) 可对所得结论和进一步的研究方向进行讨论。 表l 列出了l 4 ( 2 3 ) 正交试验计算方法： 表1l 4 ( 2 3 ) 正交试验计算 试验指标 列号 l23 y i 1l11 y l 2122 9 2 试验号 32l2 y 3 422l 儿 iji1 - - = y l 斗忱i2 - - - - y l + i3 ：y l + 舛 j1 ：y 3 hi i2 - - - - = y 2 + 弘i i3 = 忱+ 乃 幻 霸- - - - - 2如- - - - 2岛= 2 i 幻 il 觑i2 恕 i3 岛 j l ! l 【j 1 觑2 恕3 岛 极差( d ，)m a x - r a i n )m a x - m i n m a x - r a i n 注： i - ， _ ， 白 il k 强j 功 第歹列“1 ”水平所对应的试验指标的数值之和； 第列“2 ”水平所对应的试验指标的数值之和； 第列同一水平出现的次数。等于试验的总次数除以第列的水 平数。 第列“1 ”水平所对应的试验指标的平均值； 第列“2 ”水平所对应的试验指标的平均值； 第列的极差。等于第列各水平对应的试验指标平均值中的最 大值减最小值，即： 功= m a x ij 匆，i i 匆， - r a i n ij 白，匆，) 方差分析方法 试验指标的加和值2 m ，试验指标的平均值歹= 去所，以第歹列为例： i = 1 。i - - i ( 1 ) i ， “1 ”水平所对应的试验指标的数值之和 ( 2 ) ，“2 ”水平所对应的试验指标的数值之和 ( 3 ) ( 4 ) 弓同一水平出现的次数。等于试验的总次数除以第_ ，列的水平数 ( 5 ) i 岛 “l ”水平所对应的试验指标的平均值 ( 6 ) ，白 “2 ”