（微电子学与固体电子学专业论文）vdsm嵌入式sram设计研究.pdf

摘要 摘要 作为集成电路系统的重要组成部分，高速、低功耗嵌入式静态随机存储器 ( s r a m ) 的研究开发得到了广泛重视。 本文以嵌入式s r a m 设计为核心，对嵌入式s r a m 存储阵列结构优化、存 储单元稳定性，以及电流灵敏放大器等进行了研究，提出了新的解析模型；并 分析了超深亚微米( v d s m i 工艺对s r a m 设计的影响；给出了一种嵌入式s r a m 编译器的实现方案卜妊要工作包括： ( 1 ) 在物理a 指数i 访o s f e t 模型基础上，同时计及闽值电压偏离( r o l l o e 0 效 应，推导了适于v d s m 分析的c m o s 倒相器延迟时间解析模型，计算结果与 h s p l e 仿真相符。分析表明输入信号过渡时间t 兰丛生划时，可 、 1 4 n 0 以得到具有很好精度的延迟时间简化模型，对于v d s m 工艺，t 。的条件一般总 是能够满足。 一 ( 2 1 建立了嵌入式s r a m 存储阵列结构划分的优化模型，其基于本文给出的 倒相器延迟时间模型，以及文献 3 5 j f n 1 0 5 中的互连模型。这对于大容量嵌入 式s r a m 存储单元阵列结构的设计评估、提高设计效率具有重要意义；使用该 模型对文献 6 中的01 8 u m 工艺1 8 m bs r a m 存储单元阵列结构进行了优化分 析，结果表明结构划分对s r a m 的字线和译码延迟时间有很大影响，g l o b a l 阵 列结构不变，即等于9 时，当b l o c k 个数等于8 、1 6 或3 2 时，延迟时间较小； b l o c k 阵列结构不变，即等于8 时，当g l o b a l 阵列个数等于8 或1 6 时，延迟时 间较小。 ( 3 ) 讨论了v d s m 工艺条件下，阈值电压失配对存储单元静态噪声容限的影 响，解析分析表明：如失配造成选通管阈值电压小于下拉管阈值电压，则静态 噪声容限减小，而且基本呈线性关系；如失配造成上拉管阈值电压大于下拉管 闽值电压，静态噪声容限也减小；这一结果同h s p i c e 仿真相符。 分析还表明静态噪声容限与m o s 管宽长比有关，对其作进一步的优化，可 以提高静态噪声容限，提高存储单元的稳定性；具体设计中应在兼顾速度和功 耗的前提下，尽量减小选通管n ，和n 4 的栅宽，降低其同下拉管n ，和n 2 的尺寸 比。 ( 4 ) 提出了一种电流灵敏放大器在s r a m 中应用的结构，主要特点是把用于 博士后出站报告 放大的n m o s 管或p m o s 管同时作为位线多路选择器( m u x ) 。 给出了两种电流灵敏放大器，一种结构简单，另种则带有反馈放大器，解 析分析和仿真都表明：与电压灵敏放大器相比，电流灵敏放大器的位线信号放 大延迟时间更小，而且更适于低电源电压工作。 同时分析了阈值失配对电流灵敏放大器的影响，结果表明，失配不仅可能增 大灵敏放大时间，甚至可能造成误放大。在提出的两种电流灵敏放大器结构中， 带有反馈放大器的电流灵敏放大器能够有效地抑制阈值失配的影响，其可靠性 和性能最好。 简单总结了目前常用的低功耗v d s ms r a m 电路设计技术：分割字线和位 线技术、降低位线信号摆幅技术、电流灵敏放大技术等。 ( 5 ) 提出了一种嵌入式s r a m 编译器实现方案，其基于本文提出的存储阵列 结构优化模型，同时给出了s k i l l 程序结构。1 关键词：超深亚微米；静态随机存储器；静态噪声容限；电流灵敏放大器 i i 垒堕唑! ! 一一一 a b s t r a c t f a s tl o w p o w e re m b e d d e ds r a m sh a v eb e c o m eac r i t i c a lc o m p o n e n to fm o d e r n v l s ic h i p s ，w h i c hh a v ea t t r a c t e dm u c ha t t e n t i o nr e c e n t l y i nt h er e p o r t ，t h eo p t i m u mm e m o r ya r r a y , t h es t a b i l i t yo fm e m o r yc e l la n dc u r r e n t s e n s ea m p l i f i e ra r es t u d i e da n dt h en o v e la n a l y t i c a lm o d e l sa r ed e v e l o p e dm e a n w h i l e t h ei n f l u e n c eo fv d s mp r o c e s so nt h ed e s i g no fs r a mi sa n a l y z e dt h es c e n a r i oo f e m b e d d e ds r a m c o m p i l e ri sa l s og i v e n t h em a i no f t h er e p o r ta r es u m m a r i z e da sf o l l o w s ： ( 1 ) o nt h eb a s i so fp h y s i c a l 洳p o w e rm o s f e tm o d e l ，a na n a l y t i c a lm o d e lf o r v d s mc m o si n v e r t e rd e l a yi sg i v e n ，w h i c hi n c l u d e st h ee f f e c to ft h r e s h o l dv o l t a g e r o l l o f ft h er e s u l t sa g r e ew i t ht h es i m u l a t i o no f h s p i c ea n dt h ee x p e r i m e n t w h e n 王 ! i ! ! ：；! ；i i ! i ，t h es i m p l i f l e dm 。d e li se n 。u g hp r e c i s et h e c 。n d i t i 。n o f t 。i sg e n e r a l l ym e tf o rv d s mp r o c e s s ( 2 ) t h ea n a l y t i c a lm o d e lo ft h eo p t i m u mm e m o r ya r r a yi sp r e s e n t e d ，w h i c hi s b a s e do nt h ev d s mi n v e r t e rd e l a ym o d e la n dt h ei n t e r c o n n e c tm o d e li nr e f 35 】a n d 1 0 5 i ti si m p o r t a n tt ot h ed e s i g ne v a l u a t i o no fm e m o r ya r r a yo fl a r g ee m b e d d e d s r a mu s i n gt h em o d e lt h em e m o r ya r r a yo f018 p m18 m bs r a mi nr e e 6 】i s o p t i m i z e dt h er e s u l t ss h o wt h a t t h e a r r a ys t r u c t u r eh a sm u c hi n f l u e n c eo n t h e d e c o d e ra n db i tl i n ed e l a yo fs r a mo nt h ec o n d i t i o no f n i n eg l o b a la r r a y st h ed e l a y i ss m a l l e rw h e nt h en u m b e ro fb l o c ki se i g h t ，s i x t e e no rt h i r t y - t w oi ft h e r ea r ee i g h t b l o c k s ，t h ed e l a yi ss m a l l e rw h e nt h en u m b e r & g l o b a la r r a ye q u a l se i g h to rs i x t e e n ( 3 ) t h ea n a l y t i c a ls t a t i cn o i s em a r g i n ( s n m ) m o d e lf o rv d s ms r a mm e m o r y c e l li sd e v e l o p e dt h ee f f e c to ft h r e s h o l dv o l t a g em i s m a t c ho ns n mi sa n a l y z e d ， w h i c ha g r e e sw i t hh s p i c es i m u l a t i o ns n md e c r e a s e sl i n e a r l yi ft h em i s m a t c h m a k e st h et h r e s h o l dv o l t a g e & t h ea c c e s sn m o st r a n s i s t o r1 0 w e rt h a nt h a to f t h ep u l l d o w nn m o st r a n s i s t o r s n ma l s od e c r e a s e sw h e nt h em i s m a t c hm a k e st h et h r e s h o l d v o l t a g eo ft h ep u l l - u pn m o st r a n s i s t o re x c e e dt h a to f t h ep u l l - d o w nn m o st r a n s i s t o r i nv a l u e m e a n w h i l et h er e l a t i o no fs n ma n dt h eg a t ew i d t hi sa l s oa n a l y z e d ，w h i c hi s 博士后出站报告 c o n s i s t e n tw i t ht h ee x p e r i m e n tt h eo p t i m u mw i d t hw i l li n c r e a s es n ma n di m p r o v e t h es t a b i l i t yt h es h o r tg a t ew i d t ho ft h ea c c e s sn m o st r a n s i s t o ra n dt h el a r g eg a t e w i d t ho fp u l l d o w nn m o st r a n s i s t o rw i l lh e l pg e tl a r g es n m ( 4 ) t h ec u r r e n ts e n s i n gs t r u c t u r eo fs r a mi sd e v e l o p e dt h em a i nc h a r a c t e ri s t h a tt h en m o so rp m o sf o rc u r r e n ts e n s ea m p l i f i e ra l s ou s e df o rm u xo f b i tl i n e t w ok i n d so fc u r r e n ts e n s ea m p l i f i e r sa r eg i v e nt h eo n ei s s i m p l e ，t h eo t h e ri s w i t hf e e d b a c ka m p l i f i e rt h ea n a l y s i sa n ds i m u l a t i o na l ls h o wt h a tc u r r e n ts e n s e a m p l i f i e rh a ss h o r td e l a yt i m ea n di ss u i t a b l ef o rl o ws u p p l yv o l t a g ec o m p a r i n gw i t h v o l t a g es e n s ea m p l i f i e r t h ei n f l u e n c eo fm i s m a t c ho nc u r r e n ts e n s ea m p l i f i e ri s a n a l y z e dt h em i s m a t c h m a yi n c r e a s et h ed e l a ya n dm a k et h ef a l s et h ec u r r e n ts e n s ea m p l i f i e rw i t hf e e d b a c k c a nr e s t r a i nt h ei n f l u e n c eo fm i s m a t c h ，t h ep e r f o r m a n c ea n dr e l i a b i l i t ya r eb e t t e rt h a n t h a tw i t h o u tf e e d b a c k t h ec i r c u i tt e c h n i q u e sa r er e v i e w e d ，w h i c hi n c l u d em u l t i s t a g ed e c o d e r , d i v i d e d w o r dl i n e ( d w l ) ，d i v i d e db i tl i n e ( d b l ) ，p u l s eo p e r a t i o na n dm u l t i t h r e s h o l dc m o s ( 5 ) t h es c e n a r i oo fe m b e d d e ds r a mc o m p i l e ri sg i v e n ，w h i c hi sb a s e do nt h e m o d e lo ft h eo p t i m u mm e m o r ya r r a ym e a n w h i l et h es t r u c t u r eo fs k i l li sa l s o p r e s e n t e d k e yw o r d s ：v e r yd e e ps u b m i c r o n ，s t a t i cr a n d o ma c c e s sm e m o r y , s t a t i cn o i s e m a r g i n ，c u r r e n ts e n s ea m p l i f i e r 1 v 第一章引言 第一章引言 嵌入式静态随机存储器( s r a m ) 已成为各种复杂集成电路系统的重要组成部 分，对其的研究开发得到了广泛重视。一方面，随着工艺的进步，嵌入式s r a m 的密度不断提高，例如：2 0 0 1 年l s il o g i c 公司报道了采用01 3 1 t mc m o s 工艺 的s r a m t ”，最小的高密度存储单元面积仅为18 7 1 t m 2 ，静态噪声容限 ( s n m ) 3 0 0 m v ；2 0 0 0 年i b m 公司开发了采用01 8 t mc m o sc u 工艺的8 3 3 m h z 1 8 m bs r a m ( “，存储单元面积为42 3 i - t m 2 ；2 0 0 0 年s a m s u n g 电子公司采用015 9 m c m o s 工艺开发的s r a m ，其存储单元面积只有20 5 9 m 2 【3 1 ；等等l 。此外为 了进一步提高密度，还对4 t 无负载存储单元儿9 】、1 ts r a m 进行了深入研究 】。另一方面，市场对便携式装置( 如笔记本电脑、个人无线通信设备、个人数 字助理等) 的需求不断增大，而其中嵌入式s r a m 的延迟时间和功耗占整个系 统的比例很大，例如文献 11 发表的2 0 0 m h z 、3 2 b 的c m o sr i s c 中，存储器 功耗占4 3 ，速度和功耗已成为嵌入式s r a m 的研究重点| l “。 lls 洲概述 s r a m 的基本结构如图1l ( a ) 所示，主要包括存储单元阵列、外围电路、控 制电路。存储单元一般是由6 个m o s 管组成，简称6 t 单元，如图1l ( b ) ，由 交叉耦合倒相器构成的双稳态电路和两个字线选通管组成；外围电路主要是行 译码电路、列译码电路、灵敏放大电路等；控制电路用于产生读写控制信号。 读出时，位线预充至一个参考电位，通常是电源电压，当译码电路选中的字 线变为高电位时，位线通过与存储“0 ”的节点相连的选通管放电，同时另一个 位线则保持其预充状态，这样就在对位线上形成差分信号，并由灵敏放大器 放大后输出；写入时，通过使一个位线接地或接电源，将数据送至译码电路选 中的单元位线上，如果写入的数据与原存储数据不同，则“1 ”将通过选通管对 接地的位线放电，将位线数据写入存储单元。 设计中要在考虑芯片面积基础上，使延迟和功耗最小：首先在一定工艺条件 下对存储单元的设计和版图进行优化，再对存储阵列结构、外围电路和控制电 路进行优化，确定最佳的存储阵列结构划分和电路形式，包括译码器电路、灵 敏放大器电路等。实际上就是对s r a m 存取路径的延迟和功耗进行优化设计。 il is r a m 结构划分 对于大规模的嵌入式s r a m ，其存储阵列般采用层次性结构，即将存储单 元阵列划分为若干个子阵列，每个子阵列存储部分字，称为子字，可以将其 博士后出站报告 作为一个独立的s r a m ；子阵列又可进一步分成若干个更小的阵列；由此类推， 最小的阵列一般称为模块( b l o c k ) ，其由局部字线、局部灵敏放大器，以及其它 局部电路进行存取。与单一阵列相比，这样可以有效地减小字线和位线电容， 从而改进延迟和功耗。 如图11 ( a ) 所示，行译码器选中某一行时，字线将激活这一行上的所有存储 单元，再由列译码器通过多路选择器选择相应的存储单元进行存取，这样对于 较大规模的存储单元阵列，字线的r c 延迟同选中的行上的单元数里平方关系， 位线功耗则随列数线性增加。对此，一般采用分隔字线技术( d w l ：d i v i d e dw o r d l i n e ) 解决3 】【l ，即把存储阵列分为若干个相同的模块，如图12 ( a ) 所示，这样 原来的字线分为几个部分，每个部分是相对独立的，将有效地减小r c 延迟和 功耗。 1 h 。! ：_ ( a )( b ) 图11s r a m 基本结构( a ) 和6 t 存储单元( b ) 同样的，采用分隔位线技术( d b l ：d i v i d e db i tl i n e ) , - - 以有效减小位线电容 和存储单元位线泄漏电流。 但应注意层次性结构虽然减小了字线和位线电容，但这是以增加译码电路为 代价的，所以存储单元阵列结构并不是划分的越小越好，必须进行优化设计， 使得延迟时间最小。 净44n*一g暑 第一章引言 l 。dw 0 她 _ f 阶- l 璃再 c e n b l o c k i b l o c kn b g n l o l b 妇a l _ 孓： l d i , r k l l dw o r d l m ( d w l )d 乱，i d e ab 矗l h _ ( d b l ) ( a ) ( b ) 图1 2 分隔字线技术( d 、i 。) ( a ) 和分隔位线技术( d b l ) ( b ) 11 ，2 存储单元设计 存储单元是s r a m 最基本、最重要的组成部分，而且所占的面积最大，所 以存储单元的性能和稳定性直接影响着s r a m 的性能和可靠性。 存储单元一般是6 t 单元，如图1l ( b ) ，此外为了减小存储单元面积，提高 密度，还有4 t 无负载单元。 静态噪声容限s n m ( s t a t i c n o i s e m a r g i n ) 、读写稳定性、存储单元面积和软失 效率是s r a m 存储单元设计的主要问题，其中静态噪声容限是使存储单元状态 翻转的最小直流噪声电压，决定了存储单元的稳定性，提高s n m 是存储单元 设计的一个重要指标。 11 3s r a m 中其它电路设计技术 s r a m 的存取路径可以分为两个部分：一是从地址输入、译码器、驱动缓冲 器，到选中的字线的输入通路；另一个是输出通路，即从存储单元、列多路选 择器、灵敏放大器，到输出缓冲器。这样译码器、灵敏放大器的性能直接影响 着s r a m 存取路径的延时和功耗，电路设计的主要目的就是确定优化的电路形 式，电路尺寸，以及缓冲器数量。 对于正常的读出过程，译码器的延迟几乎占了s r a m 读出时间的一半，而 且其功耗也占了整个s r a m 的一大部分f i q 。译码器的逻辑功能是很简单的，可 以等效为2 “个n 输入与门，对于这种扇入很大的电路，一般采用分级译码结构。 博士后出站报告 具体的电路实现方案有很多种选择：静态c m o s 逻辑、动态c m o s 逻辑，以 及源耦和逻辑，等；另外电路尺寸的优化也将有效地改进译码器的延迟和功耗。 由于存储单元的尺寸很小，读出时位线上的信号差很小，需使用灵敏放大器 进行放大。目前s r a m 主要使用电压灵敏放大器，包括线性放大器( 电流镜放 大器) | 7 2 - 7 5 1 和l a t c h 放大器 7 6 - 8 0 1 两种类型，如图l3 所示，对于前者由于需要d c 偏置电流使之工作在高增益区域，所以其功耗较大，不太适于低压低功耗工作； 而后者则由一对交叉耦合的倒相器构成，正反馈使其能够在低功耗下将很小的 位线信号放大到c m o s 全摆幅信号。不过对于大容量的s r a m ，读出时，由于 其位线电容很大，需要较长的位线放电时间才能形成使电压灵敏放大器正常工 作的位线电压差，这不仅增大了位线灵敏放大的延迟时间，而且也增大了功耗。 近来基于电流灵敏技术的另一类灵敏放大器得到了广泛重视：电流灵敏放大器 1 5 - 1 7 ，其灵敏放大延迟时间更小，而且更适于低电源电压工作。 砚- ( a )( b )( c ) 图1 3 电压灵敏放大器，( a ) 电流镜类型，( b ) 和( c ) l a t c h 类型 1 14 v d s m 对s r a m 设计的影响 随着工艺加工技术的不断进步，m o s f e t 的尺寸不断按比例缩小，栅长目 蔚已进入小于0 2 5 i m 的超深亚微米阶段( v d s m v e r yd e e ps u b m i c r o n ) ，而且根 据s i a 于2 0 0 1 年公布的r o a d m a p i ”1 ，近期规划到2 0 0 3 年最小线宽将达0l p m ， 长期规划到2 0 1 6 年，线宽将减小到0 0 2 2 “m 。 m o s f e t 的尺寸不断减小，将进一步提高s r a m 的集成度，其电源电压和 阙值电压也按比例减小。c m 0 s 逻辑电路的动态功耗可以近似表示为： p = c x 2 f 第章引言 其中c 是负载电容( 包括寄生电容) ，f 是工作频率，v 。是电源电压。显然电源 电压的降低将有效地减小动态功耗，但对于s r a m ，这同时将影响存储单元静 态噪声容限，进而影响单元的稳定性和s r a m 的可靠性。 阈值电压的减小将导致更大的亚闽值电流，增大电路的s t a n d b y 功耗，而且 将增大s r a m 位线漏电流，不过较小的阈值电压有助子提高存储单元的读出速 度。 较低的电源电压不利于电压灵敏放大器的工作，这时电流灵敏放大器就更适 于s r a m 的高速工作。 v d s m 工艺条件下，m o s f e t 沟道区域的掺杂原子在数量和分布上存在微 小涨落，栅氧化层厚度、表面态密度也存在着涨落，这些将会影响器件的电参 数，产生微小偏差。而且这些原子级的本征涨落，目前无法通过制造工艺的控 制加以消除，同时与器件在硅片上的位置无关f l “i i ”，这将造成相邻m o s f e t 的 阈值失配，影响存储单元的静态噪声容限和灵敏放大器性能，所以设计时必须 加以考虑。 此外，由于互连延迟因素，存储单元阵列结构直接影响了s r m i 的存取时 间，设计中必须首先对阵列结构进行优化评估。 总之，v d s m 工艺对大容量嵌入式s r a m 电路设计有很大影响，必须计及 这一因素，并进行相应的修正：( 1 ) 设计流程中应增加对存储单元阵列结构进 行评估的步骤，如图1 4 所示，在设计之初就对其进行优化评估，提高设计效 率；( 2 ) 消除工艺涨落影响，提高存储单元的静态嗓声容限；( 3 ) 提高灵敏放大 器性能，不仅要适于低电源电压工作，而且能够抑制阈值失配的影响；等。 】2 本文的主要工作 鉴于嵌入式s r a m 的重要性，围绕其设计( 图1 4 ) ，开展了相应的研究工作， 主要包括以下几个方面的内容： s r a m 存储单元阵列结构对延迟时间的影响很大，尤其在v d s m 工艺条件 下，互连延迟已不可忽略，如何在互连和译码器延迟之间进行优化折衷是很重 要的。一般情况下，使用通用e d a 软件进行阵列结构优化将极为费时，严重影 响了设计效率，这时在设计流程中增加阵列结构评估，并使用相对简单的解析 模型就很有价值。 为此，使用物理伍指数m o s f e t 模型，并计及漏结和栅漏寄生电容，推导了 适于v d s m 分析的c m o s 倒相器延迟时间模型。( 第二章) 在倒相器延迟时间模型基础上，并使用文献中给出的互连模型，建立了与存 博士后出站报告 储阵列结构相关的s r a m 关键路径延迟时间解析模型，用于存储阵列结构优化 分析。( 第二章) 图14 v d s ms r a m 设计流程 其次研究了v i ) s ms r a m 存储单元设计，在v d s m 工艺条件下，分析了因 工艺涨落造成的阈值失配对存储单元静态噪声容限的影响，给出了通过调整 m o s 管宽长比进行补偿的方法。( 第三章) 同时研究了电流灵敏放大器设计，其更适于低电源电压、高速、低功耗嵌入 式s r a m ；提出了一种电流灵敏放大器在s r a m 中应用的结构；分析了v d s m 第一章引言 工艺条件下，阈值失配对电流灵敏放大器性能的影响。( 第三章) 嵌入式s r a m 的设计可以采用定制方法，也可用编译器技术进行设计，后 者具有更高的效率，基于前面研究的存储单元阵列结构解析优化方法，本文最 后给出一种嵌入式s r a m 编译器结构和s k i l l 程序实现方案。( 第四章) 博士后出站报告 第二章s r a m 存储单元阵列结构优化 s r a m 的研究主要集中在延迟时间和功耗方面，即如何提高存取速度和降低 功耗。设计时需要对阵列结构划分进行优化，译码器和灵敏放大器的电路形式、 m o s f e t 尺寸、互连面积等都是优化变量，这样设计者将面对个很大的设计 空间，使用通用e d a 软件仿真优化将极为费时。这时简单的解析模型就非常有 价值，可以在设计之初就对阵列结构进行优化评估，如图1 4 。 很多研究者都对s r a m 延迟时间和功耗进行了解析分析，例如：w a d a 等提 出了译码器和位线通路的延迟时间解析模型，用于研究不同的c a c h e 结构对存 取时间的影响f 2 l 】；e v a n s 等研究了s r a m 功耗的解析模型m 】；a m r u t u r 等研究 了工艺按比例缩小与s r a m 延迟时间和功耗的关系f 2 3 】，等。但这些模型与阵列 结构的关系不明确，很难用于阵列结构的优化。 作为解析分析基础的c m o s 倒相器模型和互连模型，文献中广泛采用的是 简单的r c 模型和e l m o r e 模型，具有形式简单的特点，但己无法适应v d s m c m o s 电路的要求。 本章首先给出适于v d s m 分析的c m o s 倒相器延迟时间解析模型；随后利 用该模型分析了s r a m 读取关键路径的延迟，并在此基础上，建立了嵌入式 s r a m 存储单元阵列结构划分的解析优化方法。 21c m o s 倒相器模型 对于c m o s 倒相器延迟时间分析，与使用e d a 软件( h s p i c e 等) 相比，解 析模型有利于缩小参数选择范围，加速设计进程和对物理实质的理解。因此多 年来，对于c m o s 倒相器解析模型进行了深入的研究，发表了多种解析模型和 大量文献。早在1 9 6 4 年b u m s 等就推导出了针对阶跃输入的解析表达式”q ，1 9 8 7 年h e d e n s i t e r n a 等扩展了这一理论】，建立了斜坡输入的解析表达式，两者均 基于缓变沟道近似的s h o c “e ym o s f e t 模型，它们虽然得到了广泛应用，但由 于所用的m o s f e t 模型未考虑载流子速度饱和效应、迁移率同电场的关系等短 沟道效应，计算精度已无法满足要求；1 9 9 0 年s a k u r a i 等给出了基于a 指数 m o s f e t 模型的c m o s 倒相器延迟解析模型口“，该m o s f e t 模型计及了载流 子速度饱和效应，形式简单，但忽略了栅漏寄生电容和短路电流的影响，且只 对输入斜坡很陡时适用，近年来采用指数m o s f e t 模型跚】口7 】的c m o s 倒相器 延迟和功耗解析模型的文献还有很多，例如文献 2 s 3 2 2 。 对于v d s mc m o s 倒相器，a 指数m o s f e t 模型由于未计及漏感应势垒降 第二章s r a m 存储单元阵列结构优化 低效应( d m l ) 等因素，已无法适应v d s mc m o s 电路的要求。采用文献【3 3 】提 出的物理c l 指数m o s f e t 模型，同时计及阀值电压偏离( r o l l o 固效应，以及栅 漏寄生电容、漏结寄生电容的影响，推出了适应v d s mc m o s 电路要求的c m o s 倒相器延迟和功耗解析模型。 211 延迟时间模型 图2l ( a ) 是c m o s 倒相器，其中v 。是输入信号，v o u t 是输出信号，c 。；m o s f e t 的栅漏电容，c ；是负载电容，c 。，是m o s f e t 的漏结寄生电容。 v ，。的表达式由( 21 ) 式给出： 0t t s 区域。 同样方法还可求得倒相器上升延迟时间k 和输出信号的过渡时间，即从 v 。= o 9 到v 。= o1 u 的时间t 。： t ：! 旦迄坚! 竺里生 f 2 = - - - - - - - - - - - 。一 、 o t l d l l 0 1 3 ) 由上式可以看出，当输入信号的过渡区时间t i 很小时，输出信号的过渡区 时间t 0 t 与t 。无关。 图2 3 给出0 , 3 5 斗m 和0 6 弘m c m o s 倒相器的k 与t ，的关系，t 。很小时，( 2 1 2 ) 式的结果与h s p i c e 仿真相符，这时兰遗l 芸：堕_ = ：旦尘分别等于0 3 9 。s ( o6 m c m o s 工艺) 和0 2 4 n s ( 0 3 5 1 x mc m o s 工艺) 。图24 是( 2 7 ) - ( 2 1 0 ) 式计算结果同 文献 3 2 结果的比较，文献【3 2 】在计算中采用的是s a k u r a i 等提出的c c 指数 m o s f e t 模型 2 7 l ，并计及d i b l 效应对其进行了简单修正，h s p i c e 仿真时均 一2 遗玉 。一， 苎圭重生塑塑重一 使用0 2 5 “mb s i m 3 v 3 模型，可见( 27 ) 一( 2 ，1 0 ) 式计算结果的误差较文献 3 2 的要 小。此外本文还进行了实验验证，限于工艺加工条件，采用了0 , 6 p mc m o st 艺，对3 3 3 级倒相器链构成的环形振荡器进行了测试，其结果表明，倒相器的 延迟时间为0 2 5 n s ，与计算和仿真结果一致，图2 5 是实际芯片及其版图。 10 0 , 8 0 e 宙 s - 0 , 4 0 2 t 。( m ) ( a ) 3 围 三”0,4j- 薹 j 。l 彩一 。l，一 ( b ) 图2 3 与t 。关系曲线，其中( a ) 是0 6 1 t mc m o s 工艺， ( b ) 是0 35 1 t mc m o s 工艺 1 4 三一 第二章s r a m 存储单元阵列结构优化 01 02 04 05 0 6 0 7 0 5 09 01 0 01 1 0 c 。( f f ) c ( 作) 图2 4 模型比较，其中( a ) ( 2 7 ) ( 2 1 0 ) 式；( b ) 文献 3 2 图250 6 p m c m o s 工艺验证芯片 ( 划一i 一 ( 罩d ) l - 博士后出站报告 对于v d s mc m o s 倒相器，其功耗由三部分组成：对电容充放电引起的动 态开关功耗p 。；短路电流引起的功耗p 。：由于亚闽值电流和反偏二极管泄漏电 流引起的功耗p 。 输入信号v 。由( 21 ) 式给出时，倒相器的三部分功耗分别为： p | = v d d i d i u b ( 2 1 4 ) p d = ( c l 十c 自) 、，o2 + 2 c 电v 叫2 ( 21 5 ) 己= 吻 i d p = d t v t p1 ， i l = 其中l 幽。和i d 。分别由( 2 4 ) 和( 26 ) 式给出，近似地，可认为 f 2 1 6 ) 是 v 。为o5 ( v 0 + v t 。一v t ，) 时p m o s 管的电流，一般情况下其电流值很小，尤其 是l 很小时，因此v d s mc m o s 倒相器可以不计短路功耗。 倒相器的设计应在面积、速度和功耗三者间进行折衷优化，在给定的c m o s 工艺下确定n m o s 管和p m o s 管的栅宽w 。和w 。 首先，一般要求倒相器的k 和t f d 相等，即对称性设计，这也意味着n m o s 管和p m o s 管具有相同的驱动能力，由( 21 2 ) 和( 2 6 ) 式可确定w 。和w 。间的比 例关系，这样就可以用一个参数w 。来表征倒相器的尺寸，一般情况下w 。约为 w 。的1 5 2 倍。 其次，设计的目标值可能有：速度优先、功耗优先和速度功耗积最小。由( 2 1 2 ) 式，w 。和、k 增大，则t 。和k 减小，但对面积、输入电容和功耗不利：反之， 则速度降低，面积、输入电容和功耗减小。 t 。很小时，倒相器的速度功耗积为：p t a = ( 岛+ 只) - t m ，其中k 由( 21 2 ) 式 给出，对w n 进行微分，即号毒= 0 ，可求得速度功耗积p b 的最小值。 212 c