（微电子学与固体电子学专业论文）单片集成时钟发生器的设计.pdf

d e s i g no fam o n o l i t h i cc l o c k s i g n a lg e n e r a t o r at h e s i ss u b m i t t e dt o s o u t h e a s tu n i v e r s i t y f o rt h ea c a d e m i cd e g r e eo fm a s t e ro fe n g i n e e r i n g b y w a n g s h e n g y a n g s u p e r v i s e db y p r o f 、7 j i a n h u i s c h o o lo fe l e c t r o n i cs c i e n c ea n de n g i n e e r i n g s o u t h e a s tu n i v e r s i t y d e c 2 0 0 9 5 5舢2川3删5 7iiil-啪y 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成 果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用过 的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中作了明确的说明并 表示了谢意。 研究生签名： 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的 复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内 容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可 以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包括刊登) 授权东南大学研 究生院办理。 研究生签名：五临师签名：幽 日期o z dh ；扩 摘要 摘要 时钟发生器的应用非常广泛，几乎任何一个电子系统都需要时钟信号以保证整个系统的正常运 转。传统的高精度时钟发生器采用的是晶体振荡器作为时钟信号源，或者以其为参考信号设计一锁相 环作为时钟源。但是随着系统集成的要求进一步提高，片上高精度时钟发生器的设计成为一种必然 趋势。论文以数字系统应用为目标，设计了百兆赫兹以下的单片集成时钟发生器。 论文首先介绍了单片集成时钟发生器设计思想的由来，进行了系统级的设计，确定了所需的模 块单元，包括l c 振荡器、分频器、数字自校准、工艺及温度补偿等。通过分析和总结振荡器的已 有设计方法和噪声模型，设计中采用互补耦合的振荡器结构，谐振网络采用电容阵列的形式，以便 于实现数字自校准功能；用带温度系数的电压控制变容管，实现对振荡器温度系数的模拟校准；分 频器采用级联式可编程分频器结构并加以实现，同时提出了动态的功耗节约方法，显著降低了功耗； 校准模块中的频率搜寻算法采用的是高效率的二分法，加快了校准进程。基于以上工作，论文具体 实现了一个完整的时钟发生器。 论文基于特许半导体c h a r t e r e di c0 1 8 i n nc m o s 工艺，完成了电路及版图的设计。经过仿真验 证，系统的各模块均能达到设计要求，校准时长小于5 0 s ，系统可以实现5 m h z 1 5 0 m h z 多频点的 时钟信号输出，在2 0 一1 0 0 之间，频率误差小于_ + 3 0 0 p p m 。 关键词：l c 振荡器，可编程分频器，工艺及温度补偿，数字自较准 a b s t r a c t a b s t r a c t c l o c ks i g n a lg e n e r a t o ri sw i d e l yu s e d a l m o s ta n ye l e c t r o n i cs y s t e mn e e d sac l o c ks i g n a li no r d e rt o e n s u r et h en o r m a lo p e r a t i o no ft h ee n t i r es y s t e m 1 1 屺t r a d i t i o n a lh i g h p r e c i s i o nc l o c ks i g n a lg e n e r a t o r u s u a l l ya d o p t sac r y s t a lo s c i l l a t o ra sac l o c ks i g n a ls o u r c e ，o rd e s i g nap h a s e - l o c k e dl o o pu s i n gt h ec r y s t a l o s c i l l a t o ra st h er e f e r e n c es i g n a l b u tw i t ht h eh i g h e rs y s t e mi n t e g r a t i o nr e q u i r e m e n t s ，d e s i g n i n ga no n - c h i p h i g h - p r e c i s i o nc l o c ks i g n a lg e n e r a t o rb e c o m e st ob ea ni n e v i t a b l et r e n d t m sp a p e rm a i n l yd e s i g na m o n o l i t h i cc l o c ks i g n a lg e n e r a t o rb e l o wh u n d r e d sm h zf o rt h et a r g e to fd i g i t a ls y s t e ma p p l i c a t i o n s f i r s t l y ，t h i sp a p e rd e s c r i b e st h eo r i g i n a li d e ao ft h em o n o l i t h i cc l o c ks i g n a lg e n e r a t o r t h e nw ec a r r y o u tt h es y s t e m - l e v e ld e s i g nt od e t e r m i n et h en e c e s s a r ym o d u l e s ，i n c l u d i n gt h el co s c i l l a t o r ，f r e q u e n c y d i v i d e r , d i g i t a ls e l f - c a l i b r a t i o n , t e m p e r a t u r ea n dp r o c e s sc o m p e n s a t i o n t h r o u g h t h e a n a l y s i s a n d c o m p a r i s i o no f t h el co s c i l l a t o r sd e s i g nm e t h o d sa n dn o i s em o d e l s ，t h ec o m p l e m e n t a r y s t r u c t u r ec o m e st o b em cc h o i c e c a p a c i t o ra r r a yw a su s e di nt h er e s o n a n tn e t w o r kt of a c i l i t a t et h ei m p l e m e n t a t i o no fd i g i t a l s e l f - c a l i b r a t i o nf u n c t i o n v 6 蛔g e 丽t hat e m p e r a t u r ec o e f f i c i e n tw a se m p l o y e dt oc o n t r o lt h ev a r a c t o r s ，t o r e a l i z et h eo s c i l l a t o rt e m p e r a t u r ea n a l o gc o m p e n s a t i o n a st ot h ef r e q u e n c yd i v i d e r ，p r o g r a m m a b l ez i p p e r d i v i d e rs t r u c t u r ew a ss e l e c t e d a l s ow ep u tf o r w a r dad y n a m i cp o w e rs a v i n gm e t h o d sw h i c hs i g n i f i c a n t l y r e d u c et h ep o w e rc o n s u m p t i o no ft h ed i v i d e r f r e q u e n c ys e a r c ha l g o r i t h mu s e di nt h eb l o c ko fc a l i b r a t i o n a d o p t sah i g h e f f i c i e n c yd i c h o t o m y ，t os p e e du pt h ep r o c e s so f c a l i b r a t i o n b a s e do nt h ea b o v ew o r k , p a p e r r e a l i z e st h ed e s i g no faw h o l ec l o c ks i g n a lg e n e r a t o r b yu s i n gc h a r t e r e ds e m i c o n d u c t o rc h a r t e r e di c0 1 8 9 r nc m o sp r o c e s s w ed e s i g nt h ec i r c u i ta n d c o m p l e t et h el a y o u tw o r k a c c o r d i n g t ot h es i m u l a t i o nr e s u l t s ，e a c hm o d u l ea n dt h es y s t e mm e e tt h ed e s i g n r e q u i r e m e n t s t h et i m eo fc a l i b r a t i o ni sl e s st h a n5g s t h es y s t e mc a l lp r o v i d et h em u l t i - f r e q u e n c yc l o c k s i g n a lo u t p u t sf r o m5 m h zt o l5 0 m h z n 玲f r e q u e n c ye r r o ri sl e s st h a n 士3 0 0 p p mw i t ht h et e m p e r a t u r e v a r i e sf r o m 2 0 t ol0 0 k e yw o r d s ：l co s c i l l a t o r , p r o g r a m m a b l ef r e q u e n c yd i v i d e r , p r o c e s sa n dt e m p e r a t u r ec o m p e n s a t i o n ， a u t o m a t i cd i g i t a lc a l i b r a t i o n 目录 摘要 a b s t r a c t 目录 i i i 第一章绪论1 1 1 课题背景1 1 2 单片集成时钟发生器的发展状况- 1 1 3 论文主要工作3 1 4 论文结构3 第二章时钟发生器系统设计 4 2 1 相位噪声和抖动4 2 2 倍频和降频对相位噪声的影响一5 2 3 温度和偏置对l c 振荡器频率漂移的影响6 2 4 时钟发生器的系统结构7 2 5 设计目标及挑战8 第三章时钟发生器关键电路设计 1 0 3 1l c 振荡器l o 3 1 1 片上电感及变容管1 0 3 1 2l c 振荡器的结构选择1 5 3 1 3l c 振荡器的噪声模型及优化1 6 3 1 4 振荡器电路设计2 4 3 2 可编程分频器2 6 3 2 1 分频器的逻辑结构设计- 2 6 3 2 2 分频器的相位噪声与抖动介绍3 3 3 2 3 低功耗可编程分频器设计3 6 3 3 基准源设计3 8 3 4 ，j 、结4 0 第四章时钟发生器补偿及校准电路设计 4 1 工艺补偿机制4 l 4 2 温度补偿机制4 3 4 3 频率自校准模块4 4 4 4 小结4 5 第五章版图设计、仿真结果及分析 4 6 5 1 版图设计4 6 5 2 仿真结果及分析4 9 5 3 小结5 4 总结与展望 致谢 5 5 5 6 参考文献 研究生阶段的研究成果 m 5 7 6 1 第一章绪论 第一章绪论 本章主要介绍了单片集成时钟发生器的发展状况和论题的提出，阐述了本论文的研究工作，最 后介绍了论文的结构框架。 1 1 课题背景 时钟发生器是电子系统中不可或缺的一部分，无论是常见的消费类电子产品，还是高级复杂的 航天通信设备，它们都需要完善的时钟信号来控制系统中各部件协同工作。而这些系统的性能通常 也都受参考频率或时钟性能的影响。譬如，对于一个全球定位系统( g p s ) 的接收机，它锁定g p s 卫星伪随机信号并定位的能力和速度，直接与其内部时钟跟卫星时钟的同步程度有关。那么显然， 接收机的内部时钟性能越好，锁定的速度就越快。因此对这些时钟信号我们都有着严格的要求：频 率精度要高，温度系数要小。多少年来，研究人员都在不停地寻求产生高性能时钟信号的解决方案。 目前应用最广、性能最优的时钟发生器，是在上个世纪初就发现的石英、陶瓷等压电材料振荡 器( 常用的为石英晶体振荡器，简称晶振) 【l 】，其振荡信号受温度等外界环境影响较小，具有很高 的频率精度和很好的稳定性。在1 0 m h z - - 4 0 m h z 的范围内，q 值可超过2 0 0 0 0 0 ；工作环境温度在 一3 5 8 5 的情况下，频率精度可达1 0 p p m 。但是晶体振荡器的体积相对较大，而且需要一些附 加的起振电路来完成时钟信号的产生。此外，对于一个晶振产品，它只能提供一种频率的时钟信号， 而且晶体振荡器可提供的时钟信号通常只有几十兆赫兹左右，而往往对时钟信号频率的需求又是多 样性的。为了产生不同频率或者较高频率的信号，人们只有将此类高精度的晶振信号作为参考时钟， 利用锁相环等技术来产生所需的频率信号。比较典型的应用有数字s c c 中系统时钟、无线通信收发 机内的本振信号的产生等。 近些年来，随着大规模集成电路技术的高速发展，芯片集成度越来越高，实现同样复杂的功能， 所需芯片面积越来越小，从而也进一步提高了系统的集成度，减小了系统的体积。但是为系统提供 高精度参考时钟的晶体振荡器仍然只能片外实现，这样不仅影响了系统的面积、成本，还影响了系 统的稳定性。此外，晶体振荡器及其附加电路的功耗并不低，也成为当前实现低功耗产品的一个瓶 颈。因此，如果能利用其他技术设计出同等或类似精度，但是体积更小、功耗更低的时钟发生器， 势必会为世界电子业的发展起着巨大的推动作用。尤其是如果能够利用低成本的c m o s 技术片内实 现高精度的参考时钟，这样不仅可以推动系统的迸一步集成，降低设计的成本，还可以提高整个系 统的稳定性。从目前晶体振荡器的产销量来看，就中国大陆厂商而言，每年产量为1 3 亿只以上， 占全球每年产出量的1 9 0 o - 2 4 ，其中的8 0 用于出口，然而中国大陆本身内需市场为1 3 1 5 亿只， 但其自给率仅为2 0 ，这是近期的一份关于晶体振荡器产销量报告的数据，可见其经济效益是不言 而喻的。所以开展此方面的研究，无论从技术角度，还是从其商业价值来看都具有莫大的意义。 1 2 单片集成时钟发生器的发展状况 在高性能时钟发生器的研究领域，从目前的相关报道看国内还没有此方面的研究成果发表，国 外的研究总体上可以分为三大类：基于m e m s 技术高q 值谐振器的设计；基于f b a r ( f i l mb u l k a c o u s t i cr e s o n a t o r 薄膜腔声波谐振器) 技术的高稳定性时钟信号发生器的设计；基于l c 结构的c h o ( c m o sh a r m o m co s c i l l a t o r ) 的设计。不同技术都有相应的公司或科研院所在进行深入地研究，以 下即为详细介绍： 东南大学硕士学位论文 m e m s 谐振器技术领域里的全球领导者及下一代定时解决方案提供商主要有美国的s i t i m e 、 d i s c , e r a 和s i l i c o nc l o c k s 等三家公司。其中以n g u y e n 先生创立的d i s c e r a 公司较为突出，目前已在 解决产品良率问题。 新兴的m e m s 谐振器具有体积小、功耗低等特点【乏3 1 。一片8 英寸晶圆可以用来制作出高达5 万颗的硅晶振荡器，比同类型石英组件的体积小1 0 0 0 倍。此外，它还具有较高的q 值，一个工作 在g h z 频率的m e m s 谐振器，它的q 值可超过1 0 0 0 0 4 引，频率与q 值的乘积超过2 7 5 1 0 1 3 【4 j 。 就其稳定性而言，工作温度在2 5 1 2 5 c 期间时，频率误差在1 8 p p m 左右1 6 j ，其老化程度不超过2 p p m 年【7 ，引，所以不管是就长期的稳定性，还是从随温度变化的稳定性来看，新产品均不逊石英晶体振荡 器，而且具备更佳的抗冲击特性，可承受1 0 0 k g 的冲击。 虽然m e m s 谐振器有以上诸多优点，但是其制作工艺与标准c m o s 工艺的不兼容性、封装以 及与管子级电路整合等问题【9 j ，使得m e m s 谐振器的商业化变得愈加坎坷。尤其是在当今s o c 成为 设计潮流的情况下，如何把m e m s 谐振器模块嵌入到i c 设计中实现电子系统设计的升级，显得至 关重要。但是集成c m o sm e m s 振荡器涉及模拟、数字以及微机电系统三大领域，目前业界尚没有 满足所有设计要求的单一设计框架和工具。除了以上的设计瓶颈外，为了使得m e m s 谐振器克服温 度变化带来的影响( 温度系数的典型值为2 6p p m ot l o ) 需要额外的电路来补偿温度系列1 1j ，增加 了系统的复杂度。 人们在上个世纪八十年代就开始研究f b a r i 珏1 4 1 ，但是很长一段时间内都只是处于单纯的研 究状态。直到2 0 0 1 年，安捷伦公司决定大批量生产基于该技术的射频双工滤波器，f b a r 技术才逐 渐走上商业化的道路。a v a g o 公司在这一领域是主导者，目前除了开发基于f b a r 技术的射频滤波 器外，还将f b a r 技术应用到振荡器的设计中，为无线通信服务【i 川。 由于f b a r 仍然是利用其物理特性，所以它的q 值也较高，大于1 0 0 0 ，是l c 振荡器的几十倍。 用它来代替压控振荡器( v c o ) ，振荡器的相位噪声很低，而且功耗也非常低，在i i w 级【io 。另外， 其高的工作频率( 5 g h z ) ，较低的温度系数等特点【1 7 】，使得f b a r 逐渐成为近年来研究的热点【l 引。 根据最近的一篇报道，基于该技术的谐振器相位噪声性能可达到- 1 0 2 d b c h z l k h z ， 一1 3 0 d b c h z 1 0 k h z 和一1 4 9d b c h z 1 0 0 k h z ；工作温度在一3 5 8 5 期间，频率精度为8 0 p p m 州。 f b a r 技术的确具有很多诱人的特点，而且它的制作也是采用i c 制程。尽管如此，它与标准 c m o s 工艺流程还是不兼容的【驯，因为压电薄膜需要一些特殊的材料如a i n 、z n o 来制作。除此之 外，和m e m s 技术一样，目前只能作为独立的元件或者嵌入到封装中，很难实现系统的全面集成。 。l c 谐振器是较为传统的振荡器设计技术，典型的应用是基于锁相环( p l l ) 的频率合成器 中的v c o 的设计，通过电压作用于变容管以实现调谐功能。片内集成的电感和电容值均较小，因此 所实现的信号振荡频率较高。这样经过分频器，就可以得到一频率较低、精度较高的时钟信号。因 为信号频率每降低n 倍，相位噪声就提高了2 0b gn 2 1 】，这也就缓解了l c 振荡器低q 值( 通常l c 的q 值不大于1 0 1 2 2 1 ，一些特殊的设计方法也只能使其达到8 5 左右幽j ) 的缺点。基于这一思想，m o b i u s 公司研发出了c h o ( c m o sh a r m o n i co s c i l l a t o r ) ，2 0 0 8 年4 月，该公司己推出相应产品。 如前所述l c 振荡器通常都是用来设计p l l 环路中的v c o ，利用环路的自动锁定特性即可实现 稳定的振荡信号输出。但是作为一开环的l c 振荡器( f r e e - - r u n n i n gl c ) ，要想获得一固定频点的稳 定振荡信号，则需要克服温度、工艺参数等变化的影响【2 1 | 。为了克服这些非理想因素的影响，文献 2 0 ，2 4 2 6 1 已经给出相应的补偿措施。在文献1 2 7 中，作者对该结构的振荡器性能与m e m s 、x o 、 x o - - p l l 等结构的振荡器性能进行详细的比较，此结构具有较大的优势。它的功耗在数十m w 左 右，比f b a r 技术要高，目前可达到的最佳的频率精度为_ _ _ 2 6 p p m 2 6 1 。但是它较前两者的优势在于 可以作为口核实现真正的系统集成，同时仍然存在的问题是每个芯片都需要独立的校准过程，给大 批量商业化应用带来一定的麻烦。 本文的研究、设计工作就是以上述研究成果作为理论依据而展开的。 2 第一章绪论 1 3 论文主要工作 本文以单片集成时钟发生器的设计和实现为目标，以从系统到模块的设计思想为主线，研究了 时钟发生器的体系结构选取、各模块参数的设计与优化、电路的仿真实现等设计流程中的各个部分， 最终完成了5 m h z 1 5 0 m h z 时钟发生器的设计与实现。其具体指标如下： 1 ) 时钟频率：5 m h z 1 5 0 m h z ，离散可调： 2 ) 频率稳定性：4 - 4 0 t ) p p m ( 0 0 c - 8 0o c ) 。 具体研究内容和工作包括以下几个方面： 1 ) 介绍了单片集成时钟发生器的基本概念，以及设计思想的由来； 2 ) 介绍和总结了时钟发生器核心模块：l c 振荡器和多模可编程分频器的设计原理，噪声理论和目 前已有的设计方法； 3 ) 结合本文的设计要求，确定了采用数字控制的l c 振荡器结构； 4 ) 基于对传统2 3 单元级联式多模可编程分频器的结构及工作原理的详细分析，提出了新颖的低功 耗设计方法，并且评估了该方法所带来的功耗降低效果； 5 ) 完成了工艺及温度偏差的模拟补偿方案的设计，以及数字实现自校准模块的设计； 6 ) 利用c a n d e n c e 软件完成了各模块的电路及版图设计； 7 ) 对各模块和整个系统进行了仿真验证，完成了d r c 和l v s 工作，已流片等待测试。 1 4 论文结构 本文对单片集成时钟发生器的系统和模块设计进行了详细的分析讨论，研究了各模块的结构选 取、电路结构的设计与优化、整个系统的混合仿真等一整套从系统到模块的设计流程，最后完成了 单片集成时钟发生器的电路和版图设计。论文的组织结构如下： 第一章为绪论，主要介绍课题背景。 第二章主要介绍时钟信号相关评估参数的基本概念，从频率的升降对振荡信号相位噪声的影响 引出单片集成时钟发生器的设计思想，指出了单片集成时钟发生器设计的重点和难点。 第三章对时钟发生器所需的核心模块进行了详细的设计。首先，分析和总结了l c 振荡器的电 路结构、噪声理论等，确定了本文振荡器的设计及优化方案；其次，对目前现有的多种多模可编程 分频器的整体结构做了比对分析，选择了级联式分频器作为本文的设计结构，并且在详细地分析了 单元模块工作原理的基础上，提出了新颖的低功耗设计方案：最后给出了基准源电路的设计。 第四章主要完成补偿机制及自校准模块的设计，包括消除温度影响的模拟补偿、工艺误差的数 字自校准和频率搜寻算法的实现等。 第五章给出了模块到系统的版图设计和仿真验证。将常规的版图设计要点融入到了实际的版图 工作中，从而完成了整个系统的版图工作。先对各个模块进行了仿真验证，然后对整个系统进行了 多次混合仿真，仿真结果以图示形式出现。 最后是对本文所做工作的总结和展望。 3 第二章时钟发生器系统设计 第二章时钟发生器系统设计 本章主要介绍时钟发生器的一些相关理论和整体系统的设计方案，包括相位噪声和抖动及相互 之间的关系，频率倍增和频率递减对相位噪声的影响等，这些都是本文工作的理论依据和思想由来。 通过分析温度和偏置对振荡频率偏移的影响，引出设计和实现一单片集成时钟发生器所需的系统结 构，以及设计时需注意的要点和所面临的挑战。 2 1 相位噪声和抖动 通常都用相位噪声( p h a s en o i s e ) 和抖动( j i t t e r ) 来评价频率信号的性能。相位噪声是在频域中 评估信号噪声性能的一种描述方法，用来衡量在载波附近的噪声功率的大小，可以看成是各种类型 的随机噪声信号对相位的调制作用；而抖动则是针对时域分析而言，即噪声导致波形过零点的变化。 常用的抖动描述方式包括长期抖动( 1 0 n g t e r mj i t t e r ) 、周期性抖动( c y c l ej i t t e r ) 、周期间抖动 ( c y c l e t o - c y c l ei i t t e r ) 等等。在高频信号如射频收发机领域，都用相位噪声来评估系统的性能，因 为整个系统的分析多是基于频谱分析理论，而在低频或数字系统领域，则主要考虑时钟信号的抖动 情况。 考虑一理想的周期电压信号圪( f ) ，可表示为时间r 的函数： 圪( f ) = v oc o s ( 颤o o f ) ( 2 1 ) 其中即为信号频率，z 0 为归一化的电压幅度，其频谱如图2 - l ( a ) 再f i ：t , ，受相位噪声影响的频 率为国。的信号可表示为： 圪o ) = 匕c o s ( 国o t + ( f ) ) ( 2 2 ) 这里矽( f ) 即用来表示相位噪声，从统计学的角度来看，其均值为0 ，其频谱图如图2 - l ( b ) 所示。 p l jl l p l 八 。 ( a ) ( b ) 图2 1 信号频谱( a ) 理想情况，( b ) 含噪声情况 为了衡量相位噪声的大小，提出了单边带噪声谱密度这一概念，它定义为某一频偏处的噪声功 率( 可用频谱仪测出) 与载波功率的比，如式( 2 3 ) 。 4 东南大学硕士学位论文 吼= 避产 亿3 ， 关于抖动主要有三种定义方式l o n g t e r mj i t t c r 、c y c l ej i t t e r 、c y c l e t o - c y c l ej i t t e r 等等，这里逐一 讨论。长期抖动( 1 0 n g - t e r m j i t t e r 或称疗一c y c c l e j i t t e r ) 定义如下： j 。( 后) = v a r ( t + 。一t k ) ( 2 4 ) 它衡量的是时钟信号经历疗个周期以后边沿的变化。而周期性抖动是长期抖动的一个特例，当 n = l 时，长期抖动即为周期性抖动： ，。( 后) = 再面i 丽= 厕= ( 2 5 ) 显然j 即为单个周期信号边沿的偏移量。周期间抖动，顾名思义所表示的是两个相邻周期的变 化量： j 。 ) = v 缸瓦+ 。一瓦) ( 2 6 ) 若考虑一信号，其具有简单的抖动累积效果，则上述三种抖动有如下关系： 。= 4 n j ( 2 7 ) j 。= 4 - - 2 j 周期性抖动是实际设计中采用最广的衡量信号短期稳定性的一种方式， 性抖动与相位噪声之间的关系。周期性抖动可以有如下表示【2 9 】： ( 2 8 ) 所以下面我们讨论周期 3 ：瓣 这里a 是与洛仑兹函数相关的一常量： 一务吼 从而，由式( 2 9 ) 与式( 2 1 0 ) 可以得到周期性抖动与单边带噪声谱密度之间的关系： j = ( 2 9 ) ( 2 1 0 ) ( 2 1 1 ) 虽然上述公式的推导基于假设所有的噪声源都具有白噪声特性( 没有考虑闪烁噪声的叠加效 果) ，但是实践证明它已经足够精确预测周期性抖动的大小。 2 2 倍频和降频对相位噪声的影响 传统的时钟合成方法都是采用倍频的方式，如锁相环，用一低频高精度的参考信号( 如高q 值 晶体振荡器) 作为时钟源，通过环路适时控制压控振荡器得到一稳定的高频信号，整个环路处于动 态平衡状态，图2 - 2 ( a ) 所示即为锁相环结构的频率合成器系统框图。而在本文的设计中，反其道而 行之，由一低9 值的高频信号源经分频后得到一相对稳定的低频时钟信号，其系统结构如图2 - 2 ( b ) 所示。 5 第二章时钟发生器系统设计 ( a ) 基于锁相环结构的b o t t o m u p 频率合成器框图 l 激 _ 1 丁 ( b ) 简单的t o p - d o w n 频率合成器结构 图2 2 频率合成的两种方式 上述两种频率合成的方法可以简单地归结为：倍频和降频。线性的倍频和降频会导致噪声功率 呈平方关系变化【2 8 1 。如一频率为厂的信号倍频至彤则相位噪声功率变为原来的2 倍，用对数方式 表示时是增加了2 0 1 0 9 n 。同样，当一信号频率被分频至一相对较低频率时，噪声功率降低2 倍或减 小2 0 1 0 9 n 。上述两种情况如图2 3 所示。因此，要想得到某一频率信号可以采用上述两种不同方法， 同样能够达到相似的精度，这是本文工作的思想由来，用一低q 值的l c 振荡器产生高频振荡信号 经分频后得到一相对稳定的低频时钟信号。 霄 工 b 已 o 乱 拳 5 c 芸 c 乱 图2 3 倍频和降频对相位噪声的影响 2 3 温度和偏置对l c 振荡器频率漂移的影响 ：( h z ) 若用一开环的l c 振荡器通过降频来替代目前广泛采用的稳定性很高的晶体振荡器时钟源，那 么如何获得频率信号的高精度( 低漂移) 和高稳定性( 低抖动) 是设计时需要考虑的关键问题。以 下即从与二者相关的方面作详细介绍。 通常设计的l c 振荡器的系统框图如图2 - 4 所示。如果仅考虑一个l c 谐振网络( 图2 - 4 中右半 边振荡回路) ，其响应必为一衰减的振荡。这是因为在每一个振荡周期里，在电容和电感之间转换的 一部分能量在电阻中以热的形式耗散了。这时如果有一负电阻与谐振回路并联，补偿谐振回路电阻 上的能量损失，电路就会持续地振荡下去。然而在实际电路中，并不存在一个理想的负阻，负阻都 6 东南大学硕士学位论文 是由有源器件等效而来，如图2 4 所示的由一g m 实现负阻。 图2 - 4l c 振荡器系统级框图 理想情况下，l c 网络谐振频率为= 、j 丽，考虑电感和电容的寄生电阻r l ，r c 后，谐 振频率变为： 在大多数集成的l c 振荡器中， 所以式( 2 1 2 ) 可以近似为： ( 2 1 2 ) 地位，通常远远大于电容的寄生电阻， ( 2 1 3 ) 从式( 2 1 3 ) 可以看出，l c 谐振频率的大小主要受电感、电容和电感的寄生电阻影响，而前两者 都是负温度、偏置系数1 3 0 1 。因此，谐振频率的变化主要受电感的寄生电阻影响，表现为线性的负温 度系数，如图2 5 ( a ) 所示。谐振频率与偏置电流及电源电压的变化关系如图2 - 5 ( b ) 和( c ) 所示。 气f 。 | f 溯 ( a ) 随温度变化关系曲线( b ) 随偏置电流变化关系曲线( c ) 随电源电压变化关系曲线 图2 - 5 谐振频率受非理想因素变化的影响 基于上述讨论，不难发现如果想得到一稳定的时钟信号，需要一完整的系统结构来调节和稳定 l c 振荡器的输出信号，使其不受温度、工艺及老化等因素的影响。下一小节即讨论本文设计的单片 集成时钟发生器的整体系统设计。 2 4 时钟发生器的系统结构 在本文的设计中，采用l c 振荡器作为高频时钟信号源，由可编程分频器降频后，经过b u f f e r 7 一l 一导 一 一 l i l i 主 一一已愿再 强 僦 砜 q 黜 q 第二章时钟发生器系统设计 输出时钟信号。为了达到补偿的目的，设计了一自动校准模块，反馈回来提供一组控制字，用于选 择振荡器的电容阵列，系统框图如图2 - 6 所示。 偏置 l 一j i 图2 - 6 时钟发生器的系统结构 根据上- d , 节的讨论，l c 网络的谐振频率具有一定的温度和工艺偏差，使得实际结果与仿真值 存在一些误差。因此，设计振荡器时需要具有一定的调谐范围，本文采用电容阵列的方式来改变振 荡器的谐振频率，即目前广泛采用的数字控制振荡器( d i g i t a l c o n t r o l l e do s c i l l a t o r ) 。通常的电容阵列只 是实现一定频率精度的校准，此法可以用来完成工艺校准。而对于温度所带来的频率偏差的校准， 则需要变容管阵列来实现跟随温度变化的适时校准。具体的电路实现见第四章。 分频器的设计采用可编程方式，这样可以达到输出信号频率可调的效果。但是为了实现时钟信 号的5 0 占空比，任意可编程分频器后接一除2 分频器，因此本文中所设计的分频器非严格意义上 的任意可编程，实际分频比均为偶数。详细的结构和分析见第三章。 校准模块综合了文献1 2 0 1 和文献1 3 1 】的方法，以较省的硬件资源达到了快速校准的目的。由于本 文所述的校准只是在芯片使用前的一次性校准，即通过与高精度的时钟信号进行比对，确立一组或 多组合适的控制字，然后挑选一组较好的控制字选取振荡器的电容和变容管阵列，实现高稳定性的 时钟输出。所以当校准完毕以后，所设计的校准模块就不需要再工作，如要获得不同的时钟频率， 通过更改分频比的大小即可，不影响时钟信号的性能( 如温度特性等) ，因此称为一次性校准，也因 此校准模块在系统框图2 6 中以虚线部分出现。工艺校准部分是自动的数字校准，温度校准则需要 手动进行，因为需要进行多个温度点的测试，才能得到较好的补偿系数及补偿电压。同样，具体设 计细节会在后续章节中展开。 2 5 设计目标及挑战 上一节是对整体设计思想和各模块的宏观介绍，本文设计的目标是实现一5m h z 1 5 0 m h z ，频 率精度在- 4 - 4 0 0 p p m 左右的时钟发生器。这是由于本文的工作主要针对数字系统领域，以抖动来衡量 时钟信号的性能，而高精度的晶体振荡器或以其作为参考时钟的锁相环路虽然能够提供良好的时钟 信号，但是实际应用中往往没有如此高的要求。如u s b 2 0 协议规定：在低速数据传输速率1 2 5 m h z 情况下，时钟精度要求为1 2 5 ；中等数据传输速率1 2 m h z 时，时钟精度要求为4 - 2 5 0 0 p p m ； 4 8 0 m h z 高速数据传输速率下对时钟信号的精度要求为4 - 5 0 0 p p m 。 通过对振荡器版图、功耗大小等的折衷考虑，确定振荡器的谐振频率为1 2 g h z ，那么可编程分 频器的分频比范围为8 - - 2 4 0 ，校准时长应尽量小，约为毫秒量级以下，校准精度依赖于数字控制调 谐的覆盖范围，本文设计有2 7 种温度系数及8 种大小不同的调谐电压来实现良好的温度补偿，工艺 校准采用1 0 位电容阵列形式，频率步长小于l l 沮z 。 8 9 声的l c 振荡器设计；如何 虽然都提出了相应的解决方 第三章时钟发生器关键电路设计 第三章时钟发生器关键电路设计 本章主要对时钟发生器的关键模块l c 振荡器、可编程分频器和基准源等相关内容进行介绍。 首先介绍振荡器的相关设计要点、噪声模型，用于指导相位噪声性能的优化；类比了多种l c 振荡 器结构，从而确定了本文所采用的互补耦合的振荡器方案；其次对于多模可编程分频器，详细分析 了三种设计方法的优缺点，选择级联式分频结构加以实现，并且提出了新颖的动态降低功耗方法； 最后讨论了基准源电路的设计。 3 1l c 振荡器 本小节主要针对全集成l c 振荡器的相关设计要素，如片上电感、可变电容( 用于温度补偿) ， 以及l c 振荡器的噪声模型作详细介绍，并引出本文设计的振荡器结构，给出具体设计流程。 3 1 1 片上电感及变容管 1 片上电感 为了降低成本和增加电路的稳定性，本设计中的l c 振荡器采用全集成的谐振网络，这里将简 要介绍片上电感的实现，下- 4 , 节将介绍片上电容的实现。电感品质的好坏对整个l c 振荡器来说 影响极为重要，它的品质因数一定程度上决定了振荡器的相位噪声大小。从目前的技术来看，片上 电感的实现主要有三种：有源电感【3 2 】，键合线电感和片上螺旋电感。 ( 1 ) 标准c m o s 工艺实现的片上电感 片上螺旋电感是使用最广的一种电感，它的优点是完全由c m o s 工艺实现。设计中通常希望片 上螺旋电感具有大的电感值、小的串联电阻、低的衬底损耗、小的面积以及高的自激振荡频率。因 为大电感可以降低电流损耗；小的串联电阻、低的衬底损耗可以提高电感电容振荡器( l c o ) 的q 值， 从而改善相位噪声性能；小的面积降低了生产成本，同时降低了衬底损耗；高的自激振荡频率允许 输出结点带有更大的变容二极管，从而提高了l c o 的可调谐范围。 片上电感的典型结构是如图3 1 ( a ) 所示的圆形电感。但是由于受实际工艺的设计规则限制，拐 角的角度不能够达到任意角度，所以多边形电感( 图3 1 ( b ) ) 是目前应用较为广泛的结构。特别是当边 数n 1 6 时，多边形电感的特性与圆形电感非常接近。 ( a ) 圆形电感( b ) 八边形电感( c ) 正方行电感 图3 1 平面电感 片上螺旋电感的感值主要由横向尺寸参数确定，但是其寄生电容和电阻是由横向尺寸参数和纵 向工艺参数共同决定。图3 2 是平面螺旋电感集总简化模型，模型中所有的参数都有明确的物理意 义。图中的l s 表示电感，包括自感和互感，表示组成螺旋电感的金属连线的电阻，c 。表示螺旋电 1 0 东南大学硕士学位论文 感两端点间的耦合电容，c 。1 ，c 毗表示螺旋电感和衬底之间的氧化层电容，c s i l 、c s i 2 表示衬底电容， 飚i ，民2 表示衬底电阻。 c s l sr s n n n 人 广 耻f i s i l i k s i ： _ _ - j l tt 图3 2 平面螺旋电感集总简化模型 在实际的版图设计时，我们需要将平面螺旋电感抽头连接到电路中。图3 1 中的电感的外抽头 与中心抽头的特性是不同的，然而在全差分电路中，往往需要电感的两个抽头的特性对称。为了解 决这个问题，许多研究人员提出了对称性结构的平面螺旋电感，如图3 3 所示，这也是本设计中具 体采用的一种电感。该结构通过下一层的金属和过孔来实现圈与圈之间的连接，使得电感的两个抽 头都在线圈的最外一层。正方形，多边形和圆形电感都能实现对称性的结构。 ( a ) 对称性方形电感( b ) 对称性圆形电感 图3 3 对称性平面螺旋电感 影响螺旋电感q 值的因素： a ) 固有电阻损失：它是由组成电感的金属导线引起的。可以通过增大导线宽度，把各层电感并