（微电子学与固体电子学专业论文）变长重复播种bist与soc测试.pdf

摘要 摘要 随着集成电路进入系统芯片时代，集成电路的测试面临着日益严峻的挑战。 与传统的专用集成电路( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t s ，a s i c ) 测试方法不 同，系统芯片( s y s t e mo i lc h i p ，s o c ) 及其i p 核的测试面临着更大的困难据统 计，集成电路的测试和验证耗费了集成电路整个流程7 0 - - 8 0 的人力和物力。 内建自测试是s o c 中i p 核测试的一种重要方法。它是一种片上实现的致力 于测试的电路，相对于其它的可测性设计手段，内建自测试技术有着诸多优点： 能够实现快速( a t - s p e e d ) 测试，更短的测试时问，降低对自动测试设备( a u t o m a t i c l e s te q u i p m e n t ，a t e ) 的要求等。 本文提出了一种变长重复播种内建自测试( b u i l t i ns e l f t e s t ，a x s t ) 方法，在该 方法中，每个种子生成的伪随机测试向量的个数是可变的，该方法可以有效地截 去冗余伪随机测试向量序列，减少测试施加时间，同时保持故障覆盖率基本不变， 额外面积开销也很小将该变长重复播种b i s t 方法用于i s c a s 8 5 和1 s c a s 8 9 电路，模拟结果表明，和等长重复播种b i s t 相比较，该方法平均减少近3 6 2 2 的测试时间( 最多5 7 4 9 ) ，额外面积增加仅为2 1 3 对于s o c 测试，本文提出了一种可配置的s o c 测试架构。该测试架构中有 两种总线，一种是配置总线，用于传输配置位流信息；另一种是测试总线，用于 传输测试控制指令，测试向量以及输出测试响应。通过配置总线传输的配置位流 信息，可以实现对测试总线的灵活配置，这样就可以根据测试调度算法实现s o c 中不同i p 核的串并行测试；另外，该架构也考虑了s o c 中测试电路自身的测试 以及可以实现测试向量共享机制，该机制特别适合存储器的测试，由于存储器都 有类似的规则结构由于该测试架构对被测s o c 没有限制，所以该可配置的测 试架构具有很强的通用性和可复用性 可配置s o c 测试架构中的核心模块是配置下载与回读电路，该电路主要完 成解析由测试软件生成的配置位流信息，并从中提取出配置点信息，从而实现对 测试总线配置的功能；为了方便调试，该电路还可以回读配置点信息。所以，本 文设计了该电路，该电路可维护强，针对不同的s o c 测试的需求，只需要小的 改动，不需要结构上的变化。最后给出了该电路的仿真结果。 关键词；系统：卷片内建自测试可测性设计i p 核 a b s t r a c t a st h ei n t e g r a t e dc i r c u i te n t e r e dt h ee p o c ho fs y s t e mo nc h i p ( s o c ) ，t h et e s t i n g o f i n t e g r a t e dc i r c u i tf a c e si n c r e a s i n g l ys c v c r cc h a l l e n g e d i f f e r e n tf r o mt h et r a d i t i o n a l t e s t i n go fa p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t ( a s i c ) ，t h et e s t i n go fs o ca n di t si p c o r e sa r cf a c i n gm o r cd i f f i c u l t y b ys t a t i s t i c s ，t h et e s t i n ga n dv e r i f i c a t i o no f i n t e g r a t e d c i r c u i tc o s ta b o u t7 0 - 8 0p e r c e n to fh u m a na n dm a t e f i m 凭s o u r so ft h ew h o l e p r o c e s so f i n t e g r a t e dc i r c u i t s b u i l ti ns e i ft e s t0 3 i s ni so n eo ft h em e t h o d st ot e s ti pc o r e so ns o c ，i tj sa m e t h o dt h a tr e a l i z e st h et e s t i n gc i r c u i tw h o s ea i mi st ot e s t i n gt h ec i r c u i to nt h ec h i p c o m p a r e dt oo t h e rd e s i g n - f o r - t , 醐s o l u t i o i i b i s tt e c h n i q u eh a sm a n ym e r i t s i t 啪 c a r r yo u ta t - s p e c dt e s t , n e e d sl e s st e s t i n gt i m e , r e l i e v e st h er e q u i r e m e n to f a u t o m a t i o n t e s te q u i p m e n t ( a t e ) e t e i tb r i n gf o r w a r d st h em e t h o do f r e s e e d i n gb i s t 、聃廿iv a r i a b l el e g t hi nt h i sp a p e r i nt h i sm e t h o d ，t h en u m b e r so f p e e u d o - m n d o mt e s tv e c t o rg e n e r a t e db ye a c hs e e di s v a r i a b l e t h i sm e t h o d 啪b i t eo f ft h er e d u n d a n tp s e u d o - r a n d o mt e s tv e c t o r s e f f e c t i v e l y ，r e d u c et e s ta p p l i c a t i o nt i m e w h i l ek e e p i n gf a u l tc o v e r a g ea l m o s t u n c h a n g e d ，t h ec o s t e de x t r aa r c ai sa l s oi n i c a tl a s t ，i ta p p l i c a t e st h er e s e e d i n gb i s t w i t hv a r i a b l el e n g t ht e c h n o l o g yo ni s c a s 8 5a n di s c a s 8 9b e n c h m a r kc i r c u i t s t h c s i m u l a t i o nr e s u l t sd e m o n s t r a t et h a tt h es c h e m ec a nr e d u c e3 6 2 2 o f t e s ta p p l i c a t i o n t i m ei na v e r a g e ( 5 7 4 9 a tm o s t ) ，w h i l ea 嘲p e n a l t yi n c 佗a s e so n l y2 1 3 i na v e r a g e a sf o rs o ct e s t i n g ，t h i sp a p e ri n t r o d u c e so n ec o n f i g u r a b l ea r c h i t e c t u r eo fs o c t e s t i n g t h e r ea r et w ok i n d so f b u s e si nt h i sa r c h i t e c t u r e , o n ei sc o n f i g t w a t i o nb u s ， u s e dt ot r a n s f e r r i n gc o n g i g u r a t i o ab i t s t r e a mi n f o r m a t i o n t h eo t h e ri st e s tb u s ，u s e dt o t r a n s f e r r i n g t e s t c o n t r o l l i n g i n s t r u c t i o n ，t e s tv 咖体a n dt e s t r e s p o n s e s 1 1 1 i s a r c h i t e c t u r em a k e st h et e s tb u si ns o cb ec o n f i g u r e df l e x i b l yt h r o u g ht h e c o n f i g u r a t i o nb i t s t r e a mi n f o r m a t i o nt r a n s f e r r i n go nc o n f i g u r a t i o nb u s ，t h e n a c c o r d i n g t ot e s ts c h e d u l i n ga l g o r i t h m ，i tc a nt e s td i f f e r e n ti pc o r e so ns o cc o n c u r r e n t l yo r s e r i a l l y ：i ta l s ot a k e st h es e l ft e s t i n go fc i r c u i t su s e df o rt e s ti n t oa c c o u n t t h i s a r c h i t e c t u r ea l s oc 卸f u l f i l lt h em e c h a n i s mo f c o s h a r i n gt e s tv e c t c h 5 ，t h i sm e c h a n i s m i se s p e c i a l l ys u i t a b l et om e m o r yt e s ts i n c em e m o 叮h a ss i m i l a rr e g u l a rs t r u c t u r e n j s a r c h i t e c t u r eh a sg o o dc o m m e n n e s sa n dr e u m b i l i t ya si td o c s n o th a v er e s t r i c t i o n so n s o cu n d e rt e s t 1 n h cc o i em o d u l eo fc o a f i g u r a b l es o ct e s ta r c h i t e c t u r ei sc o n f i g u r a t i o n d o w n l o a d i n ga n d r e a db a c kc i r c u i t ，t h i sc i r c u i th a v et h ef u n c t i o no fp a r s i n g n a b s t r a a c o n f i g u r a t i o nb i ts t r e a mi n f o r m a t i o ng e n e r a t e db y t e s ts o f t w a r e ，a n dp i c k i n gu p c o n f i g u r a t i o ns p o ti n f o r m a t i o nt oc o n f i g u r et e s tb u s ；t h i sc i r c u i tc a l la l s or e a db a c k c o n f i g u r a t i o ns p o ti n f o r m a t i o nf o rt h ep u r p o s e so fc o n v e n i e n t l yd e b u g g i n g s o ，w c d e s i g nt h i sc i r c u i ti nt h i sp a p e l ，th a sg o o dm a i n t e n a n c e f o rt h er e q u i r e m e n to f d i f f e r e n t s o c t e s t i n g i t n e e d s o n l ya f e w c h a n g e s a n d n e e d n t t h ec h a n g e o f s t r u c t u r e a tt h ee n d 。w eg i v et h es i m u l a t i o nr e s u l to f t h i sc i r c u i t k e y w o r d s ：s o c ，b i s t ，d f t ，i p c o 他 u l 论文独创性声明 本论文是我个人在导师指导下进行的研究工作及取得的研究成果。论文中除 了特别加以标注和致谢的地方外，不包含其他人或其它机构已经发表或撰写过的 研究成果。其他同志对本研究的启发和所做的贡献均已在论文中作了明确的声明 并表示了谢意。 作者签名：差邀逮缸日期：塑z 二堕二， 论文使用授权声明 本人完全了解复旦大学有关保留、使用学位论文的规定，即：学校有权保留 送交论文的复印件，允许论文被查阅和借阅；学校可以公布论文的全部或部分内 容，可以采用影印、缩印或其它复制手段保存论文。保密的论文在解密后遵守此 规定。 作者签名：缱拯导师躲膨 第章引言 第一章引言 本章从测试的重要性说起，介绍了测试的基本概念，最后给出了论文的结构。 1 1 测试重要性的介绍 随着电路复杂程度的提高和尺寸的日益缩小，测试已成为迫切需要解决的问 题，特别是进入深亚微米以及超高集成度的发展阶段以来，通过集成各种i p 核， 系统级芯片的功能更加强大。同时也带来了一系列的设计和测试问题。 测试是v l s i 流程中费用最高，难度最大的一个环节。据悉，随着集成度的 提高，测试和验证费用可以占到整个芯片制造成本的7 0 以上p r i n l e 研究集团 报告，2 0 0 0 年半导体行业在数字集成电路和系统级芯片测试仪器上的花费是4 9 亿美元，测试费用则更高。按照i t r s ( i n t e m a t i o n a lt e c h n o l o g yr o a d m a pf o r s e m i c o n d u c t o r s ) 1 的研究，到2 0 1 4 年芯片的测试成本将大于设计成本。 随着技术的发展和市场竞争的加剧，芯片的市场寿命相对于开发周期变得越 来越短，测试对芯片的卜市时间，开发周期的影响越来越大。 测试已成为制约v l s ! 特别是s o c 设计和应用的一个关键因素s o c 的设计 是基于i p 核模块的设计，目前i i i 多方提供的i p 核缺乏统一的测试标准，所以s o c 的测试成本很高。 1 2 测试流程及分类 1 2 1集成电路测试流程 集成电路在大规模生产之前要进行样片( 缘型) 的测试和详细分析，在确信芯 片的设计和加工都没有问题之后才能进行大靓模生产一般情况下，测试主要分 为三个阶段，首先是原型芯片封装前和封装后的测试，接着是原型芯片在用户系 统中的测试，最后是大规模流片测试。具体的测试流程如下图1 1 1 2 2 测试的分类 集成电路的测试大致可以分为三类：功能测试、结构测试和参数测试。 功能测试是为了测试一个电路在功能上是否满足设计要求它的主要目的 有：检验电路的每一个功能块是否实现了设计的功能，功能测试在一定程度上能 验证设计的正确性。由于集成电路的管脚数日越来越多，要对规模很大的电路进 行完备的测试几乎是不现实的，所以功能测试只是集成电路测试的一种必要的辅 助手段，它必须和其他的测试手段结合起来对集成电路进行测试 和功能测试不同，结构测试并不以集成电路的具体功能为出发点，它用一种 抽象的方法对电路中的故障进行建模，即建立故障模型对于已经建立好的故障 4 第一章引言 图1 1 芯片设计和制造测试流程 模型，再通过测试向量生成算法得到能检测这些故障的测试向量，直至满足一定 的故障覆盖率。因此，在结构化的测试方法中，对故障的准确建模和快速高效的 自动测试向量生成算法就成为两个关键因素。在结构化测试中，最常见的故障模 型为固定0 ( s t a c k - a t - o ，s i a ) 故障和固定i ( s t a c k - a t - i ，s - a 1 ) 故障。 集成电路的参数测试是通过对参数进行测试和分析，从而判定电路是否出现 故障，是否满足参数指标。参数测试在模拟集成电路的测试中占有重要的地位 【2 】，如p l l 的j i t t e r 测试，a d c 的信噪比( s n r ) 、伪自由动态范围( s f d r ) 、 积分非线性度( i n l ) 和差分线性度( d n l ) 等重要参数的测试。深亚微米工艺 技术下的参数测试也给自测试带来了新的课题。最近，已经有人考虑使用片上的 参数测试电路对s o c 中的嵌入式存储器进行速度测试f 3 】。 1 3 故障模型与测试生成算法 1 3 i 逻辑电路故障模型及测试生成算法 在集成电路的锗q 遗过程中，存在着众多的工序，在深微米工艺技术时代， 一个芯片的实现要经过上百个工序，其中每个步骤都有可能造成物理缺陷。其 中主要的缺陷类型包括：硅片缺陷，光刻缺陷，掩模版缺陷，腐蚀缺陷和氧化缺 陷等等这些种类不一的缺陷类型又带来不同的电气缺陷类型，如：连线短路， 连线开路，晶体管关断，驱动能力变化，漏电流变化等 第一章引言 注意到，无论是物理缺陷还是电气缺陷都是难于进行表征的，因此有必要将 这些缺陷类型抽象到逻辑故障级别。常用的逻辑故障类型包括：固定型故障，延 迟故障，桥连故障等在得到逻辑级别的故障模型的前提下，就可以采用结构化 的测试方法生成测试向量，并得到这些逻辑故障的测试覆盖率。 常用的自动测试向量生成算法包括：d 算法；p o d e m 算法；f a n 算法。 d 算法【4 】是由i b m 公司的罗思( r o t h ) 在1 9 6 6 年首先提出的一种测试向量生 成算法，它提出一种d 立方的概念，通过对d 立方的传播、驱赶、蕴含，寻找 到一条故障的敏化通路，然后得到测试向量。d 算法理论上己经得到证明，它对 任意非冗余组合电路均可找到任意故障的测试向量。 p o d e m 算法【5 】是在d 算法基础上的一种改进算法，在d 算法中，进行敏 化通路的选择随意性很大，尤其是考虑多通道敏化时各种组合的情况太多，然而 真正的有效的选择往往较少，因此做了大量的不必要的返回操作。p o d e m 算法 在此基础上增加了一些启发性的手段，大大提高了算法的效率 f a n 算法【6 】由日本学者f u j i w a m 和s h i m o n o 于1 9 8 3 年提出，与p o d e m 算 法相比，它能及早发现不存在解的情况，进一步减少无效的选择和返回的次数 提高了测试生成的效率。 1 3 2 存储器的故障模型及其测试算法 存储器的故障模型和数字逻辑中的故障模型有很大的不同，虽然固定型故 障、桥连故障等逻辑故障模型能够对数字逻辑的缺陷进行很好的表述，但是并不 能完全移植到存储器的测试中。由于存储器的特有结构，它通常还会用到位图形、 跳交及单元耦合等特殊的故障模型。 存储器中常常使用的故障模型有：线固定故障、单元固定故障、桥接故障、 开路故障、寻址故障、位丢失或位冗余故障、状态跳变故障、单元耦合故障、数 据保留故障、图形敏感故障等。另外，随着深亚微米工艺的到来，又出现了参数 故障和时序故障等。 为了测试存储器，人们开发了许多种针对不同故障类型，复杂度不一的算法 其中的大多数都适合用b i s t 电路进行实现。常用的存储器测试算法包括m a t s 9 】 算法，g a l p a t 1 0 算法及其改进算法，m a r c hc 8 1 算法等，而其中m a r c h 族算 法【7 ，8 】由于高故障覆盖率和低时间复杂性得到最广泛的应用。 1 3 2 1m a t s 算法 早在1 9 7 7 年。k n a i z a k 1l 】等人就提出了a t s ( a l g o r i t h mt e s ts e q u e n c e ) 算 法，后来n a i r 9 等在1 9 7 9 年又提出了a t s 的改进方法，并重新命名为m a t s 由于此算法时间复杂性低( 0 ( 6 n ) ) ，得到广泛应用，其不足是能检测的故障模型 有限 6 第一章引言 1 3 2 2g a l p a t 算法及其改进 在g a l p a t 1 0 算法中，整个存储器阵列先初始化为0 ，然后以升序的地址 顺序对每个单元逐位写入1 ，并读取整个阵列。本算法的复杂度为o ( n 2 ) ，其重 要优点是能够检测出大量的故障类型，如：单元固定、状态跳变以及大量的耦合 和图形敏感故障。 1 3 2 3m a r c hc 算法 m a r c hc 8 1 算法的论文1 9 8 2 年首次发表于国际测试会议上，今天，m a r c hc 族算法已成为存储器测试中最为流行的算法之一，在该算法中，首先对每个单元 进行一系列的操作，然后才进行下个单元的操作操作序列称为m a r c h 单元。 一个m a r c h 单元可能包括一组简单的扫描序列，也可能包括一组复杂的、带有 多个读写操作的操作序列。m a r c hc 算法的复杂度为o ( 9 n ) 该算法实现较简单， 同时可以检测到的故障模型也较多，在嵌入式存储器测试领域占有重要地位 1 4 集成电路可测性设计概述 当b e n n e t t s 0 2 在1 9 8 4 年的国际测试会议上提出可测性设计的概念时，可测 性对于芯片的设计人员来说仍然是一个陌生的概念。此后随着集成屯路技术的快 速发展，可测性设计的概念才慢慢的为人们所接受，出现了扫描设计、边界扫描 和内建自测试等可测性设计手段。从8 0 年代开始，可测性设计技术逐步在工业 界推广开来。这一时期可测性分析、a t p g ，故障模拟等方面的算法得到了较 大的发展：同时也出现了一些简单的可测性设计工具，如t e s td e s i g ne x p e r t ， h i t e s t 1 3 】等。进入9 0 年代以来，芯片的集成度急剧增加，相应的测试也变得愈 加复杂，可测性设计技术已经成为芯片开发者的必须技能之一；与此同时，i e e e 也相继推出了一系列的与测试和可测性设计相关的国际标准，如边界扫描、i e e e p 1 5 0 0 等集成电路的工艺和设计技术仍将不断的发展，可测性设计将在系统芯 片s o c 的开发过程中占有越来越重要的地位。 可测性设计技术可以分为特定( a d h o e ) 可测性设计技术和结构化可测性设 计技术两种，其中结构化可测性设计技术我衍将主要介绍扫描设计、边界扫描和 内建自测试。 i a 1 a d h o e 可测性设计技术 a d h o e 可测性设计技术是相对于基于算法的可测性设计而言，它采用一些 特定的用于增加电路可控性和可观性的设计技巧，下而是几种典型的a d h o c 可 测性设计技术。 ( 1 ) 通过添加测试点来增强电路的可控性和可观性。测试点是指用于提高电路 可控性和可观性的输入输出端1 ：3 ，其中用于提高可控性的电路输入端成为控制 第一章引言 点，用于提高可观性的电路输出端称为观察点。现有的可测性设计软件可以在分 析电路的可测性的基础上，对那些可测性特别差的节点增加观察点或者控制点。 通常情况下，增加控制点的场合包括：三态逻辑的控制信号，数据选择器或数据 分配器的数据选择信号，存储器的使能端、读写控制线，总线结构巾的控制、地 址和数据总线等而增加观察点的场合则包括：冗余逻辑的信号线，寄存器、移 位寄存器的输出端，全局反馈回路，大扇出信号的驱动信号等。 【2 ) 消除测试时组合电路模块中的冗余逻辑。冗余逻辑的存在会降低电路的故 障覆盖率，并可能导致其它的故障测试失效，影响a t p g 的效率，因此应该在测 试模式下进行适当处理。 ( 3 ) 将大的计数器和分频器进行划分。与穷举测试方法类似，由于计数器或者 分频器的测试复杂度随着位数增加而指数增加，通过把一个大的计数器或分频器 拆分成多个小的模块分别进行潮试，能够较大地减少测试对闻。 ( 4 ) 大的组合电路模块的划分。由于测试矢量生成的复杂度随着电路规模的三 次方成正比，因此将电路分割成较小的模块有助于降低测试难度。 ( 5 ) 测试时屏蔽内部时钟和内部r e s e t 信号 ( 6 ) 时序单元增加复位信号或置位信号使得时序电路容易被初始化。 1 4 2 边界扫描测试 伴随着芯片的管脚密度增加以及新的封装形式的出现，依靠传统的机械式针 床的方法来铡试p c b 板变得越来越不可行为了更好的解决p c b 板级的测试问 题，八十年代欧洲集成电路制造商组成欧洲联合测试行动组。随着越来越多的公 司的加入，这个联合测试行动组后来改名为j t a g 。j t a g 开发的测试标准被称 为边界扫描标准，这个标准后来被i e e e 所采用和改进，由此形成了著名的i e e e 1 1 4 9 1 标准【1 4 】。之后，i e e e 测试技术委员会又参考i e e e1 1 4 9 1 制定了混合信 号边界扫描标准i e e e1 1 4 9 4 1 5 】 边界扫描在芯片的输入输出管脚和内部逻辑之问插入边界扫描单元，并把这 些边界扫描单元依次连接成扫描链。在正常工作状态下，边界扫描单元并不影响 芯片的输入输出功能，测试模式下可以通过边界扫描单元控制或观测芯片各个管 脚的信号，根据边界扫描的协议，不同的芯片中都可以包括相同的可测性设计电 路，当含有边界扫描电路的芯片集成到p c b 板上时，可以方便地实现芯片之间 的互连测试、芯片与芯片之间的隔离、芯片的内建自测试等功能。 1 4 3 扫描可测性设计 对于组合电路，只要不存在冗余逻辑，总是可以用一定的测试矢量达到完全 的故障覆盖率但是对于时序电路来说由于电路中存在着大量的寄存器，如果 第一章引言 不对这些寄存器进季亍处理的话，电路的可控性和可观性格变得非常差。因而时序 a t p g 算法的效率较低，且依靠时序a t p g 方法生成的测试向量数目极大，需要 的测试时间变得无法承受。 扫描可测性设计【l 乒1 8 1 的基本思想就是在测试模式下把时序逻辑中的寄存 器单元首尾丰目连形成扫描链每个扫描单元的状态可以通过扶扫描输入端串行输 入的数据来确定扫描单元也可以用来捕获电路内部节点的逻辑值并通过扫描输 出端观测。扫描可测性设计的方法极大的提高了待测电路内部节点的可控性和可 观性，扫描可测性设计消除了时序电路内部的时序逻辑，从而可以通过组合 a t p g 方法来生成高效的测试向量，有效地降低了电路在铡试向量生成、故障模 拟和故障分析等各方面的费用。 1 4 4 内建自测试 传统测试方法耗费的时间长，故障覆盖宰低，随着电路的日益复杂和集成度 的日趋提高，传统的测试方法难以应付测试要求，因此应该找到经济、实用的方 法来代替传统的测试方法，一种有效的解决方法就是内建自测试技术 内建自测试就是芯片自身包含测试模块，芯片在测试模式一f ，测试模块可以 生成测试向量。自动进行测试分析，并给出测试结果。内建自测试的优点是测试 速度快，测试成本低。 叠过，束叠垃 图1 2 内建自测试一般结构 内建白测试电路【1 9 】的一般结构如图所示，测试生成电路所产生的测试向量 在时钟作用下加到被测电路：为了减少测试响应数据所扁的存储空简及易于分 析，常常把响应数据压缩，数据压缩电路的功能就是把测试响应数据压缩成特征 符号；比较电路把捕获到的响应特征符号与参考特征符号相比较，最后给出结果： 通过还是未通过；所有的测试操作，包括测试开始，测试结束以及同步都由自测 试控制电路控制。 被测电路口i 以是组合电路、时序电路、存储器以及其他类型的电路。对于时 序电路，测试向量施加前应先确定初始状态 i 5 s o c 测试 9 第一章引言 l 量l s o c 测试面临的问题 传统的集成电路设计流程为从用户需求开始，制定规格，进行架构设计，接 着是系统仿真，r t l 设计，综合到门级，最后是芯片的物理设计( 布局布线等) ， 最后是流片测试。在s o c 时代，集成电路的设计是基于i p 核的复用设计，这给 集成电路的测试带来了很大的挑战【2 0 1 。 o ) s o c 中不同的i p 核来自不同的提供商。由于核提供商没法知道核的所有 应用情况，因而就增加了测试设计的难度，也就是说，与核的测试策略有关的限 制应该很少甚至没有，以使得核的同一个测试可以不太困难地应有于其他情况 ( 2 ) 不同i p 核测试的整合核测试的整合也是一个很复杂的问题，因为核提 供商无法知道核的最终用途，以及芯片集成者所使用的集成工具和方法。以一个 未综合的软核为例，在这种情况下，芯片集成者很容易改变核的测试。必要时可 以增加一些测试部件( 如d f t 和b i s t ) 为了满足一切应用的需要，核的测试 问题成为了芯片集成者的任务，而核的提供商只需要提供简单的测试就够了。然 而对于一个硬核来说，整个设计( 直到版图级) 都是固定的，不可能再进行修改， 核的提供商使用的测试方法必须能够在芯片级测试时正常使用。通常，核提供商 对硬核提供一套测试，而芯片集成者需要将它整合到芯片级的测试中，但他们往 往并不完全理解核的测试是怎样操作和执行的；因此，诸如隔离，访问机制，测 试控制和观察机制等问题就显得更重要了 ( 3 ) s o c 中i p 核多样性带来的挑战。在一个s o c 中，不仅有数字核，存储器 核，模拟核，还有用户自定义的逻辑，这些不同的i p 核需要不同的测试方法， 不同的i p 核对测试有着不同的要求。因此在s o c 中将存在扫描测试，内建自测 试，边界扫描等各种不同的测试方法，如何在s o c 中有效地为不同的j p 核选择 合适的测试方法，以及如何为它们分配合适的测试资源等都变得非常复杂。 ( 4 ) 不同的i p 核的测试访问将变得异常复杂。在s o c 中，由于有限的芯片引 脚，许多i p 核的输入输出端都不能直接从芯片的引脚直接访问，必须通过测试 访问机制才能访问，在访问一个i p 核时，可能需要对另外的i p 核进行隔离等， 这将使得测试变得很复杂。 ( 5 ) 随着工艺的不断进步，将会出现许多新的故障类型传统的测试考虑的 主要是固定型故障，而随着工艺的进步，许多诸如延迟故障，参数故障等将变得 更加重要，在测试时必须考虑采用台适的方法测试这些故障同时信号完整性， 串扰等一些新的现象在深亚微米下变得更加不可忽略，必须开发新的方法检测这 些故障 ( 6 ) 测试时问和测试功耗问题随着集成电路规模的不断增大测试时间交 得更长，而且测试时的功耗比电路正常工作时的功耗要大很多，所以测试功耗会 第一章引言 显著增加，如何减少测试时阋，降低测试功耗都将变得非常复杂。 1 5 2s o c 测试的基本概念 测试源( t e s ts o u r c e ) ：就是s o c 内部不同i p 核的测试激励，该测试激励既可以 来自芯片外部，也可以是芯片内部的b i s t 所生成； 测试收集( t e s ts i n k ) ：就是把s o c 中口核的测试响应和理想的测试响应进行比 较的过程； 测试存取机制( t e s ta c c e s sm e c h a n i s m ，t a m ) ：测试存取机制起到传送测试数据 的作用。它把测试源产生的测试向量送到被测i p 核，并把该i p 核的测试响应传 送到该i p 核的测试收集； 测试环( t e s tw r a p p e r ) ：测试环是s o c 中不同的i p 核与i p 核之间周边电路的 接口，测试存取机制和其他的m 核访问该被测i p 核必须通过测试环： 测试控制( t e s tc o n t r 0 1 ) ：让电路处于何种工作方式，以及测试时不同电路的协 同工作就是测试控制所要解决的问题。 测试隔离( t e s ti s o l a t i o n ) ：测试隔离就是把被测i p 核的输入、输出及控制逻辑 和连接到这些端口的其他l p 核逻辑分离的行为。隔离的只的主要是测试被测i p 核时可以消除其对该i p 核相邻逻辑的影响，以及测试核的相邻逻辑时对该i p 核 的影响。测试隔离既可以是对核的输入进行隔离，也可以是对输出进行隔离，也 可以是对输入输出同时隔离。 1 5 3 概念性的测试结构以及u e e ep i s 0 0 标准 1 5 3 i 概念性的核测试结构 z o r i a n 等提出了s o c 核的概念性测试结构【2 l 】如图所示，要测试一个嵌入 式i p 核，主要需要用到测试源，测试收集，测试存取机构以及测试环等 图1 3 核的概念性测试结构 1 5 3 2i e e ep 1 5 0 0 嵌入式核的测试标准 相对于传统的a s i c 测试方法，s o c 的测试不仅仅需要解决i p 核级测试方 法和可测性设计问题，还需要面对包括测试访问机制，测试信息传递，浏试描述 语言等众多难题 第一章引言 i e e ep 1 5 0 0 标准 2 2 】( s t a n d m - df o r e m b e d d e dc o r et e s t ，s e c t ) 是一个面向 嵌入式核测试的国际标准。鉴于s o c 时代设计者广泛使用到种类繁多的嵌入式 i p 核，p 1 5 0 0 协议的目的是定义一个i p 核的统一测试接口，通过规范测试中的 测试存取机制( t a m ) ，规范i p 核的隔离性，从而推动i p 核的可复用性；推动 多个i p 核测试的协调性，支持s o c 芯片的多种可测性设计手段；提出一种通用 的测试描述语言，使得i p 核的测试信息能够进行规范的传递和交互。 根据p 1 5 0 0 标准，j p 核的测试可在i p 核的提供方进行开发，然后按照一个 统一的结构和其它相关信息一起交付给s o c 集成方使用。s o c 的集成者根据购 买的l p 核的测试要求，结合自有的i p 核和用户自定义逻辑，在芯片级进行测试 方案的选择和开发，最终完成整个芯片的测试方案。伴随着i e e ep 1 5 0 0 标准的 推广，i p 核供应商和s o c 集成商之间关于i p 核的测试问题得到了较好的解决。 l j j 2 1 内核测试语言 为了解决i p 核供应商和s o c 集成商之问关于测试数据交换问题，i e e e p l 5 0 0 成立了内核测试语言工作组用于开发能够更好地支持i p 复用的核测试语言 ( c o r e t e s t l a n g u a g e ，c t l ) 。c t l 语言可以用来描述针对i p 核测试的所有的信 息，包括：测试接口，结构、时序、测试向量、测试模式和控制信号、扫描链结 构等等。 对于i p 核的开发者来说。需要提供高覆盖率的测试向量集，同时将这些信 息写成一套完整的c t l 语言描述，与i p 核的其它形式的数据一并出售或转移。 通常需要交付的测试信息包括： ( 1 ) 设计配置信息：包括测试时的全局信息、测试模式的设定、测试时钟的设 定、测试的时序定义等。 ( 2 ) 测试结构信息：包括内部测试( i n l e s t ) 和外部测试( e x t e s t ) 模式下 扫描链的连接方式、测试环单元的功能描述和结构、内部扫描模式下扫描链的连 接等。 ( 3 ) 测试向量集：包括各扫描链的扫描输入的值和预期的响应、测试的分解步 骤、能够达到的测试覆盖率。 c t l 语言能够对i p 核级的测试信息交互进行规范的捕述，使得l p 核提供商 和s o c 集成商能够更好的进行合作，很大程度上推动了s o c 测试技术的发展。 1 5 3 2 2 内核测试环结构 p 1 5 0 0 标准中的另项主要工作就是对l p 核测试环结构进行了规范。这里 我们首先介绍p 1 5 0 0 中规定的s o c 测试结构，如图所示： 第- 一章弓f 言 s e e 辕入 s e c 出 图i 4p 1 5 0 0 的测试结构图 图中i p 核l ，i p 核n 表示s o c 中使用的i p 核或用户自定y ( u s e r d e f i n e d l o g i c ，u d l ) 模块。用户自定义t a m 为用户自己开发的t a m 。测试源和收集分 别为t a m 的输入和输出。在i e e e p l 5 0 0 中，并没有规定统一的t a m 形式，这 给s o c 集成商提供了很大的灵活性。 在i e e ep i s 0 0 的标准中，提出了一种测试环的结构，图1 5 为p 1 5 0 0s e c t w r a p p e r 示意图。图中b y p a s s 模块为旁路寄存器，用来在核的测试旁路模式下快 速传递测试数据；w r a p p e r i n s t r u c t i o nr e g i s t e r 为测试环指令寄存器控制测试环 单元的操作。当个i p 核在s o c 测试中应用时，采用这种结构能够实现各种测 试存取方式和支持扫描链等测试方法。 1 6 测试复用技术 i p 核复用技术在s o c 设计中使用得越来越多，这种设计方法有很多优点， 如减少了设计时问，有效地利用了前人的工作成果等，这些想法也给集成电路的 测试带来了启示，即能否使可测性设计在s o c 测试中也像功能i p 核一样可以复 用。可以复用的测试结构既有利于规范s o c 的测试设计，又能提高测试设计的 效率，减少重复性的测试设计工作，从而减少测试成本 s o c 中采用的i p 核复用技术，是制造前的设计阶段所使用的，虽然i p 核在 此之前就存在了，但在制造时仍可能会出现故障。此前的i p 核虽然也经过功能 的测试和验证。但是并不包括添加的d f t 设计内容，所以在嵌入i p 核时，如何 在i p 核上应用标准的d f t 设计结构，以及如何通过新增加的测试结构复用i p 核原有的测试向量进行测试，是i p 核测试复用的两个关键问题。 在s o c 的f p 核之间存在大量的数据和地址总线，还有其它的信号线连接。 i p 核之间的互连测试也是需要解决的重要问题。 对于系统芯片的可测性设计，一般还包括r a m 的自测试结构，测试通路的 构成等。对于内部的测试及测试总线，需要总线控制器进行内部控制，使用统一 的测试控制机制有助于规范测试流程。 第一章 l 言 图1 5p i s 0 0 的测试结构图 最后，s o c 以及i p 核的可测性设计最终都需要集成到s o c 的设计流程中去 测试的结构在l p 核功能验证之后，需要插入到设计流程中，这样的步骤称之为 测试集成。测试集成可以在较高层次设计时完成，然后进行系统的逻辑综合与实 现。如果原设计为h d l 的软i p 核设计，那么测试集成将在文本中添加测试设计 结构描述。但当存在标准的测试结构时，也就是说有可供测试复用的结构，那么 实现测试结构的自动集成就成为可能。 1 6 1 测试结构的复用设计 为i p 核增加的边界扫描测试单元可以采用类似于i e e e1 1 4 9 。l 定义的标准测 试单元结构。边界扫描单元的设计比较规整，有利于测试集成。测试设计可以采 用一种灵活的扫描单元插入方法，使其既可以对i p 核测试进行隔离或者由于 时延参数的限制，只支持在线测试的数据采集。 扫描单元与s o c 内部的测试总线有相应的接口，可以通过测试控制逻辑实现 对部分或伞部测试结构的控制和访口j 。测试结构支持i p 核的所有输入、输出和 双向的端i = l 。扫描单元的测试控制端能够保证在非测试状态下信号从s l 到s o 的信号传输，而月经过最少的逻辑传送其信号。而在时延要求非常严格的路径则 不必插入扫描单元，而只需将输出端多扇出一路信号作为测试结构的输入，或者 在i p 核的三态输出时利用扫描单元给i p 核的输入置位。测试数据通过扫描输入， 输出使测试结构与测试总线相连，测试向量的施加与测试响应的处理则在测试总 线控制器的控制下完成。 对于扫描单元，其构造的规则性对测试复用非常有利，这样的单元可以作为 第一章引言 库单元。或者通过对s o c 内部i p 核端口以及连接关系的分析，用软件自动插入。 1 6 2 测试访问逻辑的复用 在s o c 的可测性设计中，某些模块可能已经具有可测性设计结构了如：p 1 5 0 0 结构，2 t a g 结构或b s t 结构，两有些如用户自定义逻辑不包括可测性结构， 对于这些模块，可以通过插入扫描单元的方法改善其可测性。 在这种复杂