（微电子学与固体电子学专业论文）基于fpgadsp的信息采集板的设计.pdf

西南交通大学硕士学位论文第1 页 摘要 随着数字信号处理技术和计算机的刁、= 断发展，现代工业生产和科学技术 研究都需要借助数字处理。进行数字处理的先决条件是将所研究的对象进行 数字化，也即信息采集。随着计算机技术的飞速发展和普及，信息采集系统 也迅速得到应用。应用信息采集系统可获得大量的动态信息，是研究瞬间物 理过程的有力工具，也是获取科学奥秘的重要手段之一。信息采集系统被广 泛应用于雷达、图像处理、软件无线电、瞬态信号测试等领域。 本文主要研究了如何用现场可编程门阵列( f p g a ：v i r t e x 4 一l x 8 0 ) 和数 字信号处理芯片( d s p ：t m s 3 2 0 c 6 7 2 7 ) 作为数字平台实现多通道信息采集系统。 本文阐述了本设计所使用的关键技术，着重介绍了信息采集系统硬件设计方 案和硬件电路，并对基于f p g a 的信息采集过程以及外围通讯接口进行了详细 的描述，最后介绍了d s p 的软件设计以及系统的硬件测试。 本设计采用1 6 位a d 转换器进行模数转换，使用f p g a + d s p 的体系结构 对系统进行控制管理，使整个系统能够协调工作。采用r s 2 3 2 与r s 4 2 2 接口 与主机或其他设备相连，能够实现大量数据的传送与存盘。可以以在线或者 联机方式工作，大大的扩展了系统的使用范围。 此外，由于f p g a 实现了整个信息采集系统的接口和时序控制的功能，所 以本文详细论述了用v e r i l o gh d l 语言在f p g a 内实现数据采集时序控制、数 据通讯等功能，并在i s e 9 1 开发环境下进行了m o d e l s i m 仿真、综合、调试。 本设计以f p g a + d s p 为体系结构实现了多通道信息采集系统。 关键词：信息采集、f p g a 、a d 转换、f p g a + d s p 西南交通大学硕士学位论文第l i 页 a bs t r a c t w i t ht h ed e v e l o p m e n to fd i g i t a ls i g n a lt e c h n o l o g ya n dc o m p u t e r ，t h em o d e m i n d u s t r i a lp r o d u c t i o na n dt h es c i e n t i f i c t e c h n o l o g i c a l a r eb a s e do n d i g i t a l p r o c e s s i n g d i g i t a lp r o c e s s i n gi sp r e m i s ef o rt h es t u d yo fd i g i t a l ，n a m e l y ，d a t a c o l l e c t i o n w i t ht h er a p i dd e v e l o p m e n to fc o m p u t e r ，d a t ac o l l e c t i o ns y s t e mi s a l s or a p i d l ya p p l i e d i nt h er e s e a r c ho fs c i e n t i f i c ，d a t ac o l l e c t i o ns y s t e mc a n a c q u i r eal a r g en u m b e ro fd y n a m i ci n f o r m a t i o n ，a n dt h i si sap o w e r f u lt o o lt o r e s e a r c hi n s t a n t a n e o u sp h y s i c a lp r o c e s s e ，a n di ti sa l s oo n eo ft h ei m p o r t a n t m e a n st oa c c e s ss c i e n t i f i cm y s t e r i e s d a t ac o l l e c t i o ns y s t e mi sw i d e l yu s e di n m a n ya r e a s s u c ha sr a d a r ，i m a g ed i s p o s a l ，s o f t w a r er a d i o ，t r a n s i e n ts i g n a lt e s t a n ds oo n i nt h i sp a p e r ，i td i s c u s s e sh o wt ou s ef i e l dp r o g r a m m a b l eg a t ea r r a y ( v i r t e x 4 - l x 8 0 ) a n dd i g i t a ls i n g n a lp r o c e s s o r ( t m s 3 2 0 c 6 7 2 7 ) t o r e a l i z e m u l t i c h a n n e ld a t ac o l l e c t i o ns y s t e m f r i s f l y , k e yt e c h n o l o g i e sw h i c ha r eu s e di n t h es y s t e ma r ed e s c r i b e d a n ds e c o n d l y ，h a r d w a r ed e s i g na n dc i r c u i to ft h ed a t a c o l l e c t i o ns y s t e ma r ei n t r o d u c e d t h i r d l y ，e x t e r n a lc o m m u n i c a t i o n i n t e r f a c ea n d t h ep r o c e s s i n go fa c q u i s i t i o na r ed e s c r i b e d f i n a l l y ，t h ed s p sp r o c e d u r ea n d t e s t e sa r ei n t r o d u c e d t h e d e s i g nu s e s16 b i ta dc o n v e r t e r sa n df p g aa n dd s p sa r c h i t e c t u r et o c o n t r o la n dm a n a g et h es y s t e m i ti sc a nw o r kc o o r d i n a t l y i tu s e st h er s 2 3 2a n d r s 4 2 2i n t e r f a c e st oc o n n e c tt h eh o s tt oa c h i e v et h et r a n s m i s s i o no fd a t a i tc a n w o r ki no f ! f l i n eo ro n l i n em o d e s oi tc a r le x p a n dt h eu s ea r e a s b e s i d e s ，b e c a u s ef p g ai si m p o r t a n tf o rt h ee x t e r n a lc o m m u n i c a t i o na n dt h e d a t ac a c h eo ft h es y s t e m ，s ot h i s a r t i c l ed i s c u s s e sd e t a i l l yh o wt ou s ev e r i l o g h d ll a n g u a g et oa c h i e v et h ed a t ac o l l e c t i o n ，d a t ac o m m u n i c a t i o na n ds oo n u n d e rt h ei s e 9 1e n v i r o n m e n t ，m o d e l s i ms i m u l a t i o n ，s y n t h e s i sa n dt e s ta r c f i n i s h e d t h i sp a p e rd e s i g n sm u l t i - c h a n n e ld a t ac o l l e c t i o ns y s t e mb a s e do nf p g aa n d d s p k e yw o r d s ：d a t ac o l l e c t i o n ；f p g a ；a ，dc o n v e r s i o n ；f p g a + d s p 西南交通大学学位论文创新性声明 本人郑重声明：所呈交的学位论文，是在导师指导下独立进行研究工作 所得的成果。除文中已经注明引用的内容外，本论文不包含任何其他个人或 集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体， 均已在文中作了明确的说明。本人完全意识到本声明的法律结果由本人承担。 本学位论文的主要创新点如下： 本文以f p g a 作为系统的逻辑控制部分，作为d s p 的接口器件，设计了一 、种基于f p g a + d s p 的体系结构的数据采集系统，这样减轻了d s p 的负担，能够 大大的提高d s p 的工作效率。系统选用逻辑资源丰富的f p g a 器件和高频率的 d s p 器件，使得系统易于扩展升级。 2 o 燕钆 曩q 厂 你删 西南交通大学四南父遗大罕 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学 校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查 阅和借阅。本人授权西南交通大学可以将本论文的全部或部分内容编入有关 数据库进行检索，可以采用影印、缩印或扫描等复印手段保存和汇编本学位 论文。 本学位论文属于 1 保密口，在年解密后适用本授权书； 2 不保密d ，使用本授权书。 ( 请在以上方框内打“4 ”) 学位论文作者签名：儇萎篮、指导老师签名： 日期：少夕以7 日期： l 粤 e 卜一 西南交通大学硕士学位论文第1 页 1 1 数据采集系统概况 第一章绪论 随着数字信号处理技术和计算机的不断发展，现代工业生产和科学技术 研究都需要借助数字处理。进行数字处理的先决条件是将所研究的对象进行 数字化，也即信息采集。数据采集的作用就是将模拟信号数字化，以便于计 算机进行处理。可以说，数据采集是计算机与外部世界联系的桥梁。数据采 集系统是对模拟信号进行数字化测量，获得大量数据以便进行分析与处理的 系统。现代数据采集系统一般具有如下主要特点： 1 数据采集与数据处理相互结合得日益紧密，形成了数据采集与处理为 一体的系统，可实现从数据采集、处理到控制的全部工作。 2 数据采集过程一般都有“实时”特性，实时的标准就是能够满足实际 需要。 3 随着微电子技术的发展，电路集成度的提高，数据采集系统的体积越 来越小，可靠性越来越高。 一个典型的数据采集系统由传感器、信号调理通道、采样保持器、a d 转换器( a d c ) 、数据缓存电路、微处理器及外设构成。如图1 1 所示似1 。 图1 一l 数据采集系统的组成 传感器把待测的非电量转变成数据采集系统能够检测的电信号；从传感 器输出的信号必须经过调理才能够连入数据采集板，信号调理包括模拟信号 的衰减、放大、隔离、滤波等功能；因为a d c 完成一次转换需要一定的时间， 所以利用采样保持器使模拟信号电压在a d 转换期间保持不变：a d c 是将模 拟信号转换成数字信号，是整个采集系统的核心，也是影响数据采集系统采 西南交通大学硕士学位论文第2 页 样速率和精度的主要因素之一；对于现代数据采集系统，采集量化后的数据 速率高而且数量大，微处理无法对数据进行实时处理，因此需对数据进行缓 存；微处理器负责管理和控制工作，对采集到的数据进行运算和处理。数据 采集系统目前己绎在雷达、图象处理、软件无线电、瞬态信号测试等领域得 到广泛应用。 1 2f p g a + d s p 结构 d s p ( d i g i t a ls i n g n a lp r o c e s s o r ) 芯片即数字信号处理器，可以实 现较高速的数据采集，但其指令更适合实现算法而不是逻辑控制，其外部接 口的通用性较差。f p g a ( f i e l dp r o g r a m m a b l eg a t ea r r a y ) 即现场可编程门 阵列，其全部控制逻辑由硬件完成，速度快、效率高，适合大数据量的高速 传输控制。在高速数据采集方面，f p g a 有单片机和d s p 无法比拟的优势，其 缺点是难于实现一些复杂的算法。因此，单独采用f p g a 或者d s p 作为数据采 集系统的控制核心部分都不是最佳的选择。如果采用f p g a 与d s p 的组合，使 d s p 的高速数据处理能力与f p g a 的高速、复杂组合逻辑和时序逻辑控制能力 相结合，则可以互补二者之间的 、= 足3 。 随着大规模集成电路技术、高速并行处理及各种先进算法的飞速发展， 采用f p g a + d s p 结构的数据采集处理系统显示出了其优越性，正逐步得到重视 1 。f p g a + d s p 结构最大的特点是：结构灵活，有较强的通用性，适于模块化 设计，能够提高算法效率：同时其开发周期较短，系统易于维护和扩展升级。 根据以上分析，本系统数据采集的控制部分、缓存以及外围通讯部分， 用f p g a 硬件实现。后续的算法处理由于其结构复杂由d s p 芯片来实现。在线 或者联机采集的数据都可以存在d s p 外挂的s d r a m 和f 1 a s h 存储器中。 1 3 论文的主要内容以及章节安排 本文主要研究了如何用数字处理处理芯片( d s p ：t m s 3 2 0 c 6 7 2 7 ) 和现场可 编程门阵列器件( f p g a ：v i r t e x 4 - l x 8 0 ) 作为数字平台，实现多通道数据采集 系统的硬件和软件设计。利用f p g a 强大的控制能力去充当d s p 前端接口元 件，实现数据的采集以及与r s 2 3 2 或者r s 4 2 2 接口设备的通讯等，减轻了d s p 西南交通大学硕士学位论文第3 页 的负担，提高了系统的可靠性，为系统算法的升级留下很大的余地。 本文整体设计是在成都傅立叶电子有限公司实现的，整体设计是由本人 和公司另一个同事共同完成，自己主要负责的是f p g a 外围器件原理图设计、 f p g a 内部所有程序的编写、与f p g a 操作有关的d s p 测试程序的编写、完成 硬件电路的调试和f p g a 内部程序的调试。 按照自己做的主要工作将全文共分为五章，具体安排如下： 第一章介绍信息采集系统的概况，针对f p g a 与d s p 的各自特点，提出 f p g a + d s p 的设计结构，介绍了本设计的主要内容及全文章节安排。 第二章介绍本设计所使用的关键技术。 第三章介绍系统整体硬件设计方案以及各关键部分的硬件设计。 第四章介绍本设计中f p g aj 落片的程序设计。使用v e r i l o gh d l 语言实 现a d 的采样控制、f i f o 以及其时序控制、数据采集控制、数据传输等功能， 并在i s e 9 1 开发环境下对所设计的软件进行了m o d e l s i m 仿真、综合、在线 调试。 第五章介绍采集系统各模块的d s p 程序设计以及整个系统的硬件调试。 最后，本文对研制过程进行总结，指出已完成的工作和需要改进的环节。 西南交通大学硕士学位论文第4 页 第2 章采集系统的关键技术 2 1 数据采集的基本理论 数据采集的基本理论主要包括采样定理、模数转换。 2 1 1 采样定理 理论分析指出：为了正确地观测波形，只有选择恰当的采样频率才能用 所得的取样序列恢复原始信号波形。采样频率过低会造成波形失真，取样序 列不能真实的反映原始信号。按照奈奎斯特( n y q u i s t ) 采样定理n 驯：任意一 个最高频率为厂卅的模拟信号，只有满足t 1 2 厂卅，才能用时间间隔为t 的 一系列离散值来代替它，而不会失去该信号的任何信息，理论上可以精确地 重建原信号。 2 1 2 模数转换过程 模数转换就是将模拟量转换为数字量的过程，主要分为采样保持、量化 与编码三个步骤，如图2 - 1 所示嵋引。 采样保持 j 量化 土 编码 图2 1 模数转换图 连续的模拟信号x ( ，) ，按一定时间间隔互进行采样，保持后得到台阶信 西南交通大学硕士学位论文第5 页 号x s ( 玎瓦) ，再经过量化变为量化信号x 口( 玎瓦) ，最后经过编码得到信号 x ( n ) 。在现代a d 器件中，这三个步骤都在同一器件中完成。 2 1 2 1 采样与保持 采样，就是不断的以固定时间间隔记录模拟信号的瞬时值。n y q u i s t 采 样定理告诉我们，用数字方式处理模拟信号并不是使用无穷多个点的值，而 只需取采样点的值就够了。因此，在前后两次取样的时间间隔内，a d c 将获 取的模拟信号值存储起来，以便进行后续的量化和编码。 2 1 2 2 量化过程 量化就是将取样得到的瞬时值的幅度离散，用一定的电平值表示。对于 均匀量化来说，量化间隔用常数q 表示，即有：q2 2 一，其中为满 量程电压，n 为a d c 的有效位数。量化中产生量化误差，n 足够多时，量化误 差可以降低到一个很小的程度。 2 1 2 3 编码 模数转换过程的最后阶段是编码，编码是指将量化信号的电平用数字代 码表示。编码有多种形式，例如自然二进制码、偏移码。 2 2 并行采样技术 采样率为数据采集系统中最关心的指标，它的实现依赖于a d 芯片工作 频率，由于高采样率的a d 芯片的分辨率往往4 i 高，因此，对于要求高分辨 率的数据采集系统的实现，可采用并行采样多片低采样率a d 实现高速采样 率。 2 3 数据传输和存储技术 数据采集系统中，为了保证处理器能够正确的处理a d 输出的数据，数 据的正确传输和存储显得很重要。 西南交通大学硕士学位论文第6 页 2 3 1 数据存储方案 对于数据传输速率低，采集到的数据量小的数据采集系统，不需要数据 备份，可以采用实时处理方法。但是，对于数据传输速率高、需要采集保存、 数据量大的现代数据采集与处理系统来说，系统无法做到实时分析与处理， 必须将采集到的数据以适当的方式存起来，以提供给后续的分析处理。 数据存储主要分为异地存储和本地存储。异地存储，是指数据采集的数 据不是储存在数据采集系统本身，而是通过例如总线以及接口等途径存储在 其他系统或储存器中；本地储存是将数据储存在数据采集系统自带的存储系 统中。在选择存储器的时候，主要考虑存储器是否满足系统的指标要求，还 要考虑系统对存储器操作的难易程度。 2 3 2fif 0 存储器 在确定合适的存储方案后，需要利用存储器对数据进行缓存，以解决处 理系统无法实时处理的问题。由于先进先出存储器f i f o 进行读写操作时不需 要地址线的参与，仅需要读写信号与控制线。因此，利用f i f 0 实现采集数据 的缓存具有接口简单、读写方便的优点。 f i f o 使用一个双端口存储器存放数据，数据从一端写入，从另一端读出， 数据的读写可以同时进行。f i f o 在操作时，由“空和“满”等标志位来表 示存储的不同状态。 2 4f p g a 技术 2 4 1f p g a 概述 f p g a 是作为专用集成电路( a s i c ) 领域中的一种半定制电路出现的，f p g a 芯片是特殊的a s i c 芯片，它除了具有a s i c 的特点之外，还具有以下几个优 点旧1 ：1 芯片规模越来越大，其单片逻辑门数已达到上千万门，能实现的功 能也越来越强，同时可以实现系统集成。 2 芯片在出厂之前都做过百分之百的测试，不需要设计人员承担投片风 西南交通大学硕士学位论文第7 页 险和费用，设计人员只需通过相关的软硬件环境就可以完成芯片的最终功能 设计。所以，f p g a 的资金投入小，节省了许多潜在的花费。 3 用户可以反复地编程、擦除或者在外围电路不动的情况下，用不同软 件就可实现不同的功能，所以用f p g a 试制样片，能以最快的速度占领市场。 x i l i n x 公司是f p g a 概念的提出者，目前，也是世界上最大的f p g a 供应 商之一。x i l i n x 公司的f p g a 有很多系列1 ：包括s p a r t a n 、s p a r t a n - i i 和 v i r t e x 等。v i r t e x 系列容量大，侧重于高性能应用。包括v i r t e x ，v i r t e x e ， v i r t e x i i 以及v i r t e x 一4 和v i r t e x 一5 等。v i r t e x 和v i r t e x - e 是早期的产品， 现已逐步淡出市场；v i r t e x i i 是2 0 0 2 年推出的大规模高端f p g a 产品，是 x i l i n x 比较成功的产品，目前在高端产品中使用广泛；v i r t e x - 4 和v i r t e x - 5 系列是x i l i n x 新一代高端f p g a 产品，具有更高的集成度，更低的功耗，包 含三个子系列：l x 、s x 和f x 。其中l x 侧重普通逻辑应用，l x 系列本身就是 全球逻辑密度最高的f p g a ，最适合做数字信号处理中的逻辑时序控制，s x 侧蕈数字信号处理，d s p 模块较多，f x 集成p o w e r p c 和高速接口收发模块。 因为本系统中f p g a 主要用于逻辑控制以及便于系统功能升级，所以本设 计选用的是含有逻辑资源丰富的v i r t e x 4 - l x 8 0 芯片，该芯片含有8 0 6 4 0 个逻 辑单元，7 6 8 个可用的1 0 管脚，足够满足本采集系统的各项功能设计要求和 系统功能的扩展升级。 2 4 2f p g a 设计方法 f p g a 设计时，采用层次化、结构化的设计方法即t o p d o w n 设计n 刘。 t o p d o w n 指将一个大规模的数字电路系统从功能上划分成若干个子模块，每 个子模块又可以根据需要再划分为若干个二级子模块。依此类推，直到功能 模块小到比较容易实现为止。其关系如图2 - 2 所示( 以设计树的形式绘出) 。 图2 - 2t o p d o w n 设计示意图 西南交通大学硕士学位论文第8 页 2 4 3v e ri io gh d l 设计语言及设计环境 v e r i l o gh d l 是一种应用广泛的i e e e 标准硬件描述语言0 1 。它用软件编 程的方式来描述电子系统的逻辑功能、电路结构和连接形式。其主要特点 n 引：能形象化地抽象表示电路的行为和结构；具有电路仿真与验证机制以保 证设计的正确性；支持电路描述由高层到底层的综合转换；硬件描述与实现 工艺无关；代码可以很容易地移植到不同厂家的不同芯片中去。此外，v e r i l o g h d l 与c 语言有类似的过程和结构，灵活且方便，比较容易掌握。 本系统设计使用的软件是i s e ，版本是9 1 版本。其主要特点：集成了 很多著名的f p g a c p l d 设计工具，可以完成整个f p g a c p l d 开发过程；界面 根据设计流程而组织，整个设计过程只需按照界面组织结构依次点击相应的 按钮即可；有丰富的在线帮助信息，结合x i l i n x 技术网站，基本能解决设计 中遇到的问题；c o r eg e n e r a t e 工具可以方便地生成i p 核，大大减少了设计 者的工作量，提高了设计效率和质量。 2 5d s p 技术 2 5 1d s p 芯片简介 d s p 是一种有自己完整的指令系统的微处理器。在这一块小小的芯片内 包括了控制单元、运算单元、各种寄存器等，在其外围还可以连接若干的存 储器u 引。d s p 具有强大的数据处理能力和高运行速度。t i 公司c 6 0 0 0 系列是 速度最快的一代d s p 。由于本设计对数据的处理的精度和速度都要求高以及 便于系统以后的升级，所以使用的d s p 是t m s 3 2 0 c 6 7 2 7 ( 以下简称c 6 7 2 7 ) 。 c 6 7 2 7 的总体结构包括中央处理单元( c p u ) 和片内外设，其中内部的外设又 包括大型高速缓存( 3 2 k b ) ，外部存储器接口( e m i f ) ，双数据移动加速器 ( d m a x ) ，1 2 c 接口，时钟产生器( p l l ) 等。其主要有以下特点： 1 3 2 6 4 b i t ，3 0 0 m h z 的时钟频率，3 3 n s 的时钟周期。c p u 支持3 2 位定 点，3 2 位单精度浮点，6 4 位双精度浮点运算。 2 增强的存储器系统：拥有了2 5 6 k b 专用的程序数据r a m ，3 8 4 k b 专用 的程序数据r o m 。 西南交通大学硕士学位论文第9 页 3 3 2 b i t 数据的线e m i f 接口，专用的片选信号c s o 来实现与s d r a m ( s y n c h r o n o u sd y n a m i cr a m ) 同步存储器的无缝接口，片选信号c s 2 来实现 与8 位，1 6 位，3 2 位的n o rf l a s h 或n a n df l a s h 等异步存储器的无缝接口。 e m i f 的频率高达1 3 3 m h z 。e m i f 包含有限的1 3 地址线，当与存储空间超过 ( 2 4 1 3 = 8 k ) f l a s h 相连接后，需要通过额外d s pg p i o ( 通用i o 口) 进行地址 线的扩展，作为f 1 a s h 地址的高位使用。 2 5 2c c s 简介 c c s ( c o d ec o m p o s e rs t u d i 0 ) 是t i 公司推出的一个集成性d s p 软件开 发工具。利用c c s 工具可自动完成c 代码编译成汇编代码以及优化，将生成 的机器语言目标文件转化成最后可执行的目标文件o u t 。 在c c s 环境下，集成了软件仿真模式和硬件仿真模式比0 。软件仿真指程 序的执行完全靠主机上的仿真软件模拟，程序运行的结果都是仿真软件“计 算”出来的，不和任何硬件打交道。硬件仿真则需要用户具备目标板，仿真 程序会利用开发系统将代码下载到d s p ：卷片中，程序在芯片上直接运行，仿 真软件把运行结果读出并显示。软件仿真的优点是无需目标板，但仿真速度 慢，且无法仿真某些外设功能。硬件仿真速度快，仿真结果与系统一致。 西南交通大学硕士学位论文第10 页 3 1 技术要求 第3 章系统方案设计 本系统性能指标要求如下： 1 工作电压：+ 5 v 和1 5 v ，工作温度：一4 0 8 5 。c 。 2 机械尺寸：1 4 0 m m * 1 4 0 m m ，设有固定的安装孔。 3 能实现在线数据存储，容量不小于1 6 m b 。 4 2 0 个相互独立的通道。 ，5 每通道存储深度最大6 4 k 字。 6 采样率不低于1 0 0 k h z ，1 6 位分辨率，d c 一- 5 0 0 h z 信号没有衰减。 7 有六通道的输入幅度范围为o v - - 一5 v ，其他通道的输入幅度为o v l o v ， 一5 v + 5 v 。 8 具有路r s 2 3 2 接口和一路r s 4 2 2 接口。 9 软硬件具有密码保护功能，网口与i e e e 8 0 2 3 兼容，支持l o l o o m b p s 的t c p i p 协议。 3 2 总体设计方案 对本系统的技术要求进行分析后，提出了总体设计方案，如图3 1 所示。 确定本设计主要由以下几部分组成： ( 1 ) 信号调理部分； ( 2 ) 数据采集部分以及数据存储部分； ( 3 ) d s p 部分； ( 4 ) 通用异步接收发送器u a r t ( u n i v e r s a la s y n c h r o n o u sr e c e i v e ra n d t r a n s m i t t e r ) 接口部分； 西南交通大学硕士学位论文第1 1 页 模拟输入量i 模拟输入量“ 模拟输入量l 模拟输入量“ 模拟输入量1 模拟输入量“ 模拟输入量i 模拟输入量2 图3 - 1 数据采集与处理板整体结构图 如图3 - 1 所示，数据采集与处理板其主要完成以下几项功能： ( 1 ) 调理。采用低通滤波电路实现对2 0 路模拟输入量的调理。 ( 2 ) 数据采集与存储。考虑到高分辨率a d c 的转换速率低，系统采用了 6 通道数字并行取样方案，6 个通道互不千扰，是否开始采集以及采集模拟量 范围由d s p 指令操作。采集的数据缓存在f p g a 内部构建的f i f o 中，在线采 集时，通过f p g a 与d s p 接口将f i f o 中的数据转存到d s p 外挂的存储器中； 联机采集时，将f i f o 中的数据通过r s 2 3 2 或者r s 4 2 2 接口，在d s p 的指令控 制下，将数据送给具有r s 2 3 2 或者r s 4 2 2 接口的设备，进行处理分析。比如， 传送给p c 机。 ( 3 ) d s p 主要执行任务管理以及算法处理。考虑到数据采集与处理系统 的运算速度高、种类多、数据量大，d s p 与存储器接口的实现简单，系统采 用d s p 外挂s d r a m 来增加程序运行期间的动态存储空间，d s p 外挂一片f l a s h 实现d s p 程序的装载以及在线采集数据实时存盘。考虑到系统的安全性，尤 其是后续的d s p 算法处理，通过d s p 的1 2 c 接口外挂了加密功能模块，用于 防止系统在无授权的情况下被使用以及防止系统内容被抄袭等。 ( 4 ) 接收外部设备信息以及输出采集信息。由于d s p 本身无法直接与串 口直接通信，所以必须设计接口电路。采用由f p g a 进行并串或串并数据格 式转换，a d m 3 2 0 2 或者 s l 8 3 4 8 8 进行电平转换，实现与串口的通讯。如果设 备是p c 机，也可以通过d s p 的s p i 接口挂接网络通信模块将本系统与p c 机 西南交通大学硕士学位论文第1 2 页 构成局域网( l a n ) 进行指令传递。 由于本论文主要设计数据采集部分，所以对i ) s p 的算法、加密功能模块 以及网络模块不做要求。 采集系统大致工作流程为：一定量程范围内的2 0 路模拟信号经过信号调 理电路进入a d c ，a d c 模数转换后得到采样数据，将这些数据分别存于f p g a 构建的f i f o 缓存器中。在线采集时，通过f p g a 与i ) s p 的接口，由d s p 发出 指令( 或者通过f p g a 给d s p 中断信号) 将f i f o 中的数据送到o s p 外挂的存 储器中，当需要分析采集的数据时，再从存储器中取出；联机采集时，可直 接在具有r s 2 3 2 或者r s 4 2 2 接口( 如p c 机) 设备的指令控制下，将数据通过 r s 2 3 2 或者r 5 4 2 2 接口传送给此设备。 本数据采集处理板的实物图如图3 - 2 所示。 图3 - 2 数据采集与处理板实物图 由于本系统采用f p g a 芯片作为接口电路的主芯片，充当d s p 芯片前端接 口元件，将外部各种模拟信号转换成d s p 能读取的并行格式数据。一方面f p g a 将数据存放在其内部构建的f i f o 中，另一方面f p g a 产生d s p 能识别的外部 中断信号以及标识信号，通知d s p 取数据。当具有r s 2 3 2 或者r s 4 2 2 接口的 设备需要得到采集数据时，还需要通过f p g a 将数据发送到此设备进行分析。 可见，f p g a 不仅是数据采集部分的核心，也是信号处理部分的重要接口，因 而下面将以f p g a 为中心展开对数据采集与处理板硬件设计的描述。 西南交通大学硕士学位论文第13 页 3 3 数据采集电路设计 3 3 1 数据采集方案 本系统采用以高分辨率模数转换器和f p g a + d s p 为核心的数据采集方案。 根据系统技术指标要求，采用了4 片具有六路通道的a d 7 6 5 6 芯片来实现2 0 路模拟通道的数据采集( 第一、二、三片a d c 的通道均为六路，第四片a d c 的通道为两路) ，其中第一片a d c 的模拟输入电压范围为o v + 5 v ，其余3 片 a d c 的模拟输入范围为0 v + 1 0 v 或者一5 v + 5 v ，其输入范围可通过硬件跳线 帽加d s p 软件的方式进行选择。 采集的大致原理如图3 3 所示。由于每一片a d c 的设计控制都基本一样， 所以图3 3 只以其中一片a d c 作说明。考虑到高分辨率a d c 的转换速度不是 很高，本系统采用每片a d 的六路数据并行读出的方案。六路模拟通道通过独 立的r c 低通滤波电路之后，进入a d 模数转换芯片的模拟输入管脚，在f p g a 对a d c 时序控制下，得到六路数字量，再在d s p 的指令控制下，将六路数字 量分别存放在f p g a 内部的6 5 5 3 6 深度( 6 4 k 字) 1 6 b i t 的f i f o 中，当f i f o 存储满时，产生中断信号通知d s p 读取数据( d s p 也可以在检测到f i f o 中有 数据时，就将数据读取) 。 y 】- 一y 2 _ y 3 - 簟l y s 一- - 图3 - 3 数据采集电路方案图 采用f p g a 作为d s p 与a d c 的接口，尽管目标设计是硬件，但整个设计和 西南交通大学硕士学位论文第1 4 页 修改过程如同完成软件设计一样方便、高效。采用t o p d o w n 的设计流程，通 过使用完全独立于目标器件物理结构的硬件描述语言( v e r il o gh d l 语言) ， 对设计功能进行描述和定义，结合仿真，在确保设计可行性和正确性的前提 下，完成设计任务。 3 3 2 低通滤波电路 按照设计指标要求，需对a d 7 6 5 6 前端信号进行调理。系统要求在d c - 5 0 0 h z 内的信号是没有衰减，所以此处采用简单的r c 低通滤波电路。低通滤波器就 是允许低频信号通过，而减弱或者是减少高于截止频率的信号通过的电路。 本设计采用的是r c 低通滤波，电路如图如图3 - 4 所示。其截止频率为 石，= 础c 。 3 3 3a d o 黜亡c 1 4 5 肾一 j l 董漱 i l l c 1 4 6 o ，o l d ： 图3 - 4 低通滤波电路图 a d c 是将模拟信号转换为数字信号的器件，是模拟系统与计算机或数字 系统之间的接口。数据采集部分电路设计实现的核心是选择a d c 。 本系统中的a d c 将模拟电压信号转换成数字量，是后级d s p 进行信号处 理的基础，是整个数据采集系统的核心。根据系统的要求，选用了美国a d 公司的一种高分辨率的a d 转换器a d 7 6 5 6 。a d 7 6 5 6 的主要性能指标见表3 - 3 。 表3 3a d 7 6 5 6 要性能参数 精度 转换速率 通道数模拟输入范围模拟信号类型 1 6 b i t 2 5 0 k s p s 6 士5 v 、士1 0 v双极性 西南交通大学硕士学位论文第15 页 a d 7 6 5 6 是一种高集成度的1 6 位逐次逼近型a d c 芯片，它在一个芯片上 集成了六个a d 转换器，可以实现对六路数据并行采集、并行转换，极大的 缩小了电路体积，提高了电路的稳定性。 a d 7 6 5 6 是一款高速、低功耗六通道的1 6 位a d c ，可以根据设计需要配置 成并行、串行、菊花链串行式多片级联接口模式，采样速率可达到2 5 0 k s p s 。 根据输入电压的范围来选择供电电源。比如，当输入电压在5 v 时，则供电 电源为- 5 v 一+ 5 v ，当输入电压为1 0 v 时，则供电电源为一i o v - + i o v 。支持片外 参考电压( v r e f ) 模式2 5 v ( 或片外3 v ) 和片内2 5 v 模式，输入信号范围可 配置为2 v r e f 与4 v r e f ，不需要外部时钟。它突出的特点是功能强大，可 配置性强，效率高，可以极大的满足设计需要。 本设计中，采用f p g a 对a d 7 6 5 6 的控制，图3 - 5 为采样模块电路的原理 图。其中，c o n v s t a 、b 、c 连接到一起后接到f p g a 上，s e r p a r 、w b 、r e s e t 、 c s 、r d 、r a n g e 、s t b y 、w r r e f 、h s 引脚均单独连接到f p g a 上进行 集中控制；b u s y 信号商接送入f p g a 内部，d b l 5 - d b o 数据直接送入f p g a 。采 用将r e f i n r e f o u t 硬件拉低，f p g a 软件控制w r r e f 为高，来达到内部参 考电压模式；通过跳线( 如图p 1 o 和p 1 1 ) 控制v d d 电压，保证a d 7 6 5 6 的输 入端的电压。 要实现上述的采样电路，重点在f p g a 与a d 芯片的时序匹配设计和采样 控制逻辑电路设计。用v e r i l o gh d l 语言，结合a d 芯片的时序要求来控制逻 辑设计模块的输入输出。图3 - 6 为a d 7 6 5 6 并行方式的时序图h 引。 西南交通大学硕士学位论文第16 页 c o n v s 下a b 。 8 u s y c s r d o 囊正a 图3 - 5a d 7 6 5 6 原理图 图3 6a d 7 6 5 6 并行方式的时序图 对照图3 6 ，a d 7 6 5 6 的初始化过程为：r e s e t 接收到高电平复位信号， a d 停止模数之间的转换，进行复位动作，复位之后，由f p g a 将r e s e t 置低， 复位结束。控制c o n v s t 出现上升沿，a d 7 6 5 6 将产生一个典型脉冲宽度为3 u s 的b u s y 脉冲，这标志着模数转换的开始，当b u s y 信号自动拉低后，标志转 西南交通大学硕士学位论文第17 页 换的结束，此时，a d 7 6 5 6 内部的6 个寄存器中已经保存了转换的数据。然后 控制片选信号c s 和读信号r d ，在r d 为低电平时，开始读数据，在读操作 之前，数据线d b o - d b l 5 处于高阻态，只有当c s 和r d 均为低电平时，数据 线d b o d b l 5 将不再是高阻状态。读数据时的r d 脉冲宽度( 图中t 5 ) 最小值 为3 0 n s ，它的数据是按照通道1 至6 的顺序依次采集的，数据读出完了之后， c o n v s t 信号再拉低，为下次转换做准备。 数据读到预先在f p g a 内部设置的f i f o 缓冲区里，d s p 通过查询f i f o 的 空信号( 或者f p g a 通过f i f o 的满信号给d s p 外部中断) ，将f i f o 缓冲区中 存储的数据通过1 6 位数据线读入到d s p 外挂的存储器中。用编程的方法实现 f p g a 对c o n v s t a b c 引脚r d 、和c s 的状态控制，相应的设计和程序编码 见第四章。 3 3 4f p g a 与a d 7 6 5 6 的接口电路设计 由f p g a 产生控制信号实现对a d 7 6 5 6 的读写控制( 读命令字，设置时序 参数，启动转换等) ，。读出1 6 位转换结果，存于f i f o 中。6 4 k 字的f i f o 满 时，通过中断信号通知d s p 读取数据，d s p 也可以在f i f o 有数据的时候就将 数据读取。直接由f p g a 控制a d 7 6 5 6 ，用硬件取代a d 7 6 5 6 与d s p 间的通讯软 件，节省了d s p 的资源，提高了系统可靠性。其接口电路如图3 - 7 所示。 d 曰0 一d 曰11 ，r e q f t y l ：c o n v q t y 2 ，r r 一 矿气一 ，rd 矿4 一a d 7 6 5 6 ，w r r f f f p g a 一 ， q 矿气一 一 ? r a n g e 矿6 ，s f r p a r ，s t r v ，w r 只，y、 图3 7f p g a 与a d 7 6 5 6 的接口电路 其中，v l 、v 2 、v 3 、v 4 、v 5 、v 6 为经过低通滤波电路的六路模拟信号， d b o d b l 5 是经过a d 7 6 5 6 转换后的1 6 位并行数据，r e s e t 信号为f p g a 产生给 西南交通大学硕士学位论文第18 页 a d 7 6 5 6 的复位信号，c o n v s t 为f p g a 向a d 7 6 5 6 发送的转换启动信号，而c s 、 r d 分别为片选信号和读允许信号，w r r e f 参考电压选择信号( 低电平为 采用内部参考电压) ，h s 为软硬件模式选择信号，r a n g e 为输入电压范围 选择信号，s e 刚p a