（微电子学与固体电子学专业论文）基于多扫描链的内建自测试设计.pdf

哈尔滨工业大学硕上学位论文 摘要 随着系统复杂度的不断提高和工艺技术的日益发展，可测性设计f d f t ) 已经成为超大规模集成电路( v l s i ) 设计所必不可少的辅助设计手段。除非采 用可测性设计使f 1 益增长的测试费用降低，否则测试费用在产品的设计开销 中将占很大比例。 内建自测试( b i s t ) 对于基于i p 核的片上系统( s o c ) 设计是一个很吸引人 的测试技术。由于测试矢量生成器被嵌入到被测电路中，避免了使用昂贵的 自动测试仪器，使测试成本大大降低。内建自测试的测试效率，特别是基于 多扫描链的内建自测试技术，主要体现在测试应用时间和较低的硬件开销 上。但是由于线性反馈移位寄存器( l f s r ) 本身存在结构依赖性，如果直接 将其生成的伪随机测试矢量加载给被测电路的各条扫描链，将导致多扫描链 中测试矢量之间具有很高的相关性，故障覆盖率达不到要求。 本课题研究的目的在于解决多扫描链之间测试矢量相关性问题，为故障 覆盖率的提高提供理论依据。解决这一问题的方法之一便是在线性反馈移位 寄存器和被测电路之间加入移相器。移相器不仅可以大大降低多扫描链中伪 随机测试矢量之间的高相关性，并且在故障覆盖率相同 s 公司的t e tramax工具，再次从故障覆盖率的角度验证了本文设计的移相器的有效性。 整个测 试系统的设计使用v e r i l o g 硬件描述语言实现，利用c a d e n c e 公司的n cverilog仿真器对其进行功能仿真。仿真通过后调用tsmco 1 8 p mc m 0 s 工艺库，使用s y n o p s y s 公司的d f tc o m p i l e r 综合工具对该系统进行 了扫描综合，得到门级网表文件。在面积、功耗最小的约束下时钟频率可达到1 0 0 m h z 。 关键词 x 哈尔滨工业人学硕j 二学位论文第1 章绪论 1 1 本课题研究的目的及意义 自集成电路诞生之日起，设计方法、制造方法和测试方法始终是集成电路发展不 可分割的三个组成部分。但在集成电路发展的早期，人们更多的将注意力集中在设计 和制造领域，而且早期的集成电路逻辑设计与工艺技术相对简单，因此颡9试方法学的 研究曾一度处于一个不被重视的地位。通常认为可测性设计是可有可无的，是否采用 完全由成本预算来决定。 随着集成电路设计方法学与工艺技术的不断进步，集成电路的可测性问题已经成 为提高产品可靠性和成品率的一个不可忽视的因素。在最近的二十多年中，尤其是近 十年，i | 4 4 试方法学的研究已经日益受到重视，在集成电路产品开发的整个流程中，测 试问题已经成为了必须考虑的关键问题之一，尤其是当s o c 成为集成电路技术发展 的大趋势时。s o c 极大地缩小系统体积，减少了板级系统( s o b ) 中芯片与芯片之间互 连延时，从而提高了系统的性能。同时采用基于i p 核的设计，允许在芯片设计过程 中复用已经经过验证的高性能的i p 核，从而提高了设计效率，缩短了设计周期，减 少了产品的上市时问。但是s o c 设计也给人们提出了许多挑战，测试就是其中的挑 战之一。据圄际半导体行业发鼹i n 毽1 预测，到2 0 l o 年，钡4 试成本将是整个s o c 芯 片的主要成本，在某些隋况下可以达到7 0 【l 】。 可测性设计的意义主要有三点： 1 ) 缩短产品上市时间仃1 w d ：由于在设计时考虑了可测性设计，这就允许设计 者自动进行测试模式生成，从而大大缩短整个的设计周期，加快产品进入市场的速 度。 2 ) 降低颡试费用：由于在设计时考虑了可测性设计，使得设计者可以顺利运 行a r p o 工具，而衄粥工具通常具有测试模式压缩能力，减少测试模式的数目， 缩短了芯片测试时间，从而降低测试费用。 3 ) 提高产品质量：可测性设计可以使设计获得较高的故障覆盖率( f c ) ，因为只 有提高故障覆盖率，才能降低故障级，减少劣质产品流入市场的概率。特别是在成品 率比较低的情况下，高故障覆盖率的湖拭可以弥补成品率低的缺陷。 由以上叙述可以看出，对可测性设计的研究有着非常重要的意义，是i c 产品设 计成功的关键步。 肇藿鬟蔼羹藿辇垂薹篓蓁蓁蓁鎏蓁茎薹董薹奏萋蓁妻薹耋塞赢搿鍪：售萋 羹e 鬻霸主i | | | | | | | | 鐾一雾簧；蓑篓 二l l i ：整! 蔼琴 i ：羹妻冀 一妻，霎羔差! 躲融邺，飘必晤箍 囊a 鬻一囊霾l 豢黧i * | | 蘩黧鬻羹萎薹曩i | l 雾雾蓊震羹l ? 墼漾薹l 鬻蓁羹 ；气二素! | 一蠹1 囊翼嚣 ；毒荨窜 i ；羞l 奢尹j ? 三羔i i ? i 砉j 尊量；喜 冀i 目 目i f 妻喜蠹鱼羹! i ；i ； ! 鼍j 互! ；i 鞭慰谭蟛锹悠捧煺i l ! ：l 醚i i ：q 。i 测的响? 翊争判犁例向【苛。灌触；疆l ! 剥；l ：i ；：； i 羔照匿心烈； l ； 醌叫拜受古郭翌娆茧舒f 币。固鼾姚式j ； 姜；姜；薹冀型 挈州耸眇劐羲燃罐馐磅m 甬集( ：雪嘲诵闲趟狮鏊塾琵骠i 耐鲞褥堕稀；i i ； 鐾i 5 1 f f 剖黼强制刚；并 察r = 倒剧炒型引掣剐轼甫誊雹引剿耵矧蹩羲矗氢甓琵i ! | = 萎 r 祭薪越f 掣 鞋剖涨；型始釜型霞鬟氧器剖蕉f 霪薹型。嘲嗡嗡瀑峰g 辨孽荔； 融皆莹；圪西警羚娥登鲸瑟贸蜓鲶豇鹏辐鞘葡“猖辫勤j 鼹噬覆煎篱帑耐输裂；蠢 减湍耀臻寝靼我硅蛆“皱型磊鼎裂k 阴争豁复副麟蓬啪嘴谚隧螺蝶岸唧i j ；萋 抖骆鸳县茬烈。裂呈嚣觜五转跬晷置品冒孺誓否臻。 驻骄糯幢辅篓饼匿嵯景噬孽虹蜘蓬蟹襄薹叫囊趔融萋蘖毪舐! 障信暑舄；l l 繁 蕊灞藩罐趼司雠璀湍? 唾嘶制瑚噬葡国瓤训雕燮驯釜型龇豁秽耋即礓弹镬坪翟萎? 崩浦薷蕊理袋。引引 x 哈尔滨_ t 业大学硕卜学位论史 s c h n e i d e r 提出了一维通路敏化存在的问题，但是没有提出解决这个问题的方 法。事实上r o l l l 于1 9 6 6 年提出的著名的d 算 去i 捌就已经考虑了故障信号向输出端传 送的所有可能的通罡各( 包括多通路传输) 。经实践证明，这种方法是可行的。以后r o c l 从理论上证明了d 算法的确实性，因此d 算法一直沿用至今。虽然以后对此有不少 改进，但都没有超出r ( 曲的基本思想。因此，从理论上说，组合电路故障检测和诊 断在r o i l l 的d 算法中已到达了最高点，在实际应用中，脱胎于d 算法的p o d e m l 4 j 和f a n p 】算法已经臻于完善，到达了完全实用的阶段。在r o 吐1 之后，s e l l e r 等提出的 布尔差分法与t h 珂s e 提出的布尔微分法，虽然在实际使用中存在一定的困难，但使 涵路敏化的理论得到了系统化。 时序电路的测试比组合逻辑电路的测试要困难得多，其主要原因有三个：一个原 因是在时序电路中存在着反馈线，而对反馈线的处理是比较困难的，它不仅对故障的 检测和诊断带来不便，而且使电路的仿真也甚为困难：第二个原因是由于存在着存储 元件，因此电路中存在着状态变量的初态问题，在没有崩青和复位的条件下，这些状 态变量的初态是随机的，要寻找一个复位序列使这些状态变量转移至已知的确定状 态，并不是一件轻而易举的事情，尤其是当电路存在着一些故障时，这种复位序列是 否存在还是一个问题；第三个原因是时序元件，尤其是异步时序元件，对竞态现象是 十分敏感的，因此产生的测试序列，不仅在逻辑功能上要满足测试要求，而且要考虑 到竟态对测试过程的影响。正因为时序电路的测试存在着上述三个难以解决的问题， 因此它的测试理论和方法的研究i 茳展直比较缓慢，且实行之有效的方法也比较少。 为了较好地解决嚣于序电路的测试阅题，许多测试专家相继提出了逻辑函数的多值 模拟法，其中比较成功的有三值、六值和九值布尔模拟。多值布尔模拟中所引入的新 的布尔变量，主要是为了解决时宇系统中状态变量的初值设置，以及在测试过程中某 些元件的未知状态或随意状态的表达问题。这些多值的布尔模拟方法不仅使时序电路 的测试理论臼趋完善，而且使时序电路的测试成为可能。 不管是时序系统，还是组合逻辑系统，虽然至今都已有了一些成熟的理论和实用 方法来测试，但是它们的计算工作量和测试的开销都是很大的。尤其是现在系统的规 模越来越大，测试的矛盾也日益尖锐。人们开始认识到，传统的系统设计过程，即设 计人员主要考虑完成一定的逻辑功能的系统设计，测试人员根据已有的系统或器件来 研究测试方法和开发测试设备，已经越来越不适应生产的实际需要。由于测试的开销 在系统设计中占有的比晚l 急剧增长，已经不能再把测试问题看作是一个附属的次要问 题，而应看作系统设计中的一个重要组成部分。例如，据美国有关公司统计，当今一 些印刷电路板( p c b ) 的测试开销已占整个生产过程中总开销的5 0 以上，区i 此单纯研 究新的钡憾方法和开发新的测试设备已很难满足厂家生产的需要。所以，根本的解决 哈尔滨工业大学硕士学位论文 方法是在进行系统设计时就充分考虑到测试的要求，即要用故障诊断的理论去指导系 统设计，这就是所谓的可测性设计1 6 j 。 由于集成电路集成化、细微化的本质特征，传统电子产品开发领域的测试方法无 法满足集成电路的测试需求。集成电路的产品测试具有以下一些不同于传统电子产品 测试的特征”j ： 1 1 测试点少：可直接控制或观测的测试点有限，通常只能通过芯片有限的输 入输出端口进行测试，而芯片内部节点很难通过宏观机械装置直接控制或观测。 2 1 钡i 试量大：集成电路产品通常需要批量测试，单片测试时间必须严格控 制。 3 ) 测试仪器使用成本高：由于必须在专用仪器上进行测试，因此采用较低端 的测试仪器完成复杂测试是控制测试成本的必然要求。 在中小规模集成电路阶段，系统的引脚数和内部逻辑门数的比值还保持在一个比 较高的水平上，通过外部引脚控制或观测内部节点的可能性也比较高，因此通常可以 直接采用功能测试矢量来直接对内部进行故障钡岍式，并且一般可以达到必要的故障覆 盖率。但是当发展到超大规模集成电路阶段，引脚数和内部逻辑门之比迅速降低，使 得仅仅依靠外部引脚来观测和控制内部节点的方法越来越难以实现，仅依靠功能测试 矢量也已经远远无法满足产品对故障覆盖率的要求。同时要开发高故障覆盖率的功能 测试矢量也成为了项人力成本非常高的任务。在此情况下，引入可测性设计方法已 经成为保证产品成品率，刚氐产品成本的基本要求。 当然，引入可测性设计方法的同时也会增加额外的代价，这主要表现在以下几个 方面： 1 ) 人力成本，包括测试结构的设计、测试程序的开发等等。 2 ) 面积代价，需要额外的面积来实现可测性结构。 3 ) 测试仪器的成本，需要特定的测试仪器来完成测试过程。 4 ) 性能代价，增加硬件对于时序设计通常是会有负面影响的。 由于引入可测性设计存在或部分地存在以上这些代价因素，因此需要根据系统的 结构和实际需求来确定采用哪种可测性设计方法。 1 4 本文主要工作及章节安排 本文在分析了基于多扫描链的内建自测试工作原理的基础上，对其进行了详细地 设计，包括各个模块的划分、l o g 编程、功能仿真与扫描综合，其中移相器是本 文研究的重点。在详细研究移相器设计的数学理论基础上，本文提出了一种快速、有 哈尔滨工业大学硕士学位论文 效的移相器设计算法。此算法基于对偶l f s r 的逻辑仿真，与国内外众多参考文献相 比，在大大提高移相器设计的速度上进一步减少了其硬件开销。 本文的章节安排如下： 第一章介绍可测性设计方法学的重要意义及发展历史。 第二章介绍了当前集成电路设计中常用的测试技术以及可测性设计方法。常用的 测试技术包括基于电压测试技术( 固定故障测试、跳变故障测试) 和基于电流测试技 术：常用的可测性设计方法包括扫描设计方法和用于系统级测试的边界扫描设计方法 等。 第三章给出了本论文基于多扫描链的内建自测试的设计方案，包括各个模块的设 计、功能仿真与扫描综合结果。 第四章首先介绍了移相器的数学原理，之后在分析众多移相器算法的基础上提出 了新的移相器设计算法，该算法可在提高移相器设计速度的基础上进一步减小其硬件 开销，最后给出了实验结果。 第五章从故障覆盖率的角度验证了移相器设计的有效性。 喻尔滨t 业大学硕卜学位论殳 第2 章可测- 陛设计方法学中常用的测试技术 2 1 测试的基本概念 集成电路从设计到产品一股要经历以下几个步骤才能成为产品：即设计过程、制 造过程、晶圆片测试封装过程以及产品测试过程，如图2 一l 所示。 图2 1 半导体产吊的实珊过程 f i 吕2 - li m p l e m e n t p m c c d 哦o f s e r l l i c o l k l w t o f p d l l c t 一个合格的半导体产品一般要进行两次测试。一次是所谓的晶圆片测试( w h 向 t b s i ) ，即制造好的晶圆片需要进行严格的测试然后划片、封装，实际上只有那些通过 测试的裸片( d i e ) 才会进行封装，而未通过测试的裸片直接被淘汰；另一次为产品测 试r p r o d u c 6 衄t e 鲫，即通过晶圆片测试和封装的芯片还不能算真丁f 的产品，它仍然需 要进一步进行测试以确认没有故障( 此时故障主要是封装过程中引起的故嘲才能成为 真丁f 的半导体产品。 另外电路的可测性与产品的质量可靠性息息相关。产品成品率( r ) 、故障级 ( d l ) 、故障覆盖率( ，) 的关系可由式2 _ 1 表示： 吧= l r ( ”( 2 - 1 ) 如果要求故障级达到o 1 ，在故障覆盖率为9 0 的情况下，成品率必须达到 9 9 1 ，而实际的成品率几乎不可能达到9 9 ，因此只有提高故【雌覆盖率，j 唷降低 9 9 1 ，而实际的成品率几乎不可能达到9 9 ，因此只有提高故【雌覆盖率，才能降低 哈尔滨工业大学硕卜学位论文 有确定性的故障。如果出现故障，需要进行故障诊断：而在产品大量流片时一般只进 行制造测试，这时候所要检测的故障是随机的。 本章讨论的测试方法主要为结构测试方法。 2 2 故障模型及相应制造测试技术 一个逻辑元件、电路或系统，由于某种原因而导致其不能完成应有的逻辑功能， 则称这个元件、电路或系统已经失效f i l u 曲。而故障( f 砌t ) 是指一个元件、电路或 系统的物理缺陷，它可以使这个元件、电路或系统失效，也可能不失效，换句话说， 存在有一定故障的元件、电路或系统仍有可能完成其固有的逻辑功能。 故障可以用故障的性质、故障值、故障的限度和范围以及故障的时间侧隔等参数 来描述。故障性质是指故障是属于逻辑故障还是非逻辑战障。儿是使电路或系统中某 一节点的逻辑值为正常值的相反值的故障叫做逻辑故障，如元件输出短路、输入端开 路、元件损坏以及竞态故障等均属于逻辑故障。除逻辑故障以外的故障都称为非逻辑 故障，如同步时序电路中的时钟故障和电源的失效等。故障值是指电路或系统中故障 产生的错误逻辑值是固定的，还是可变化的；如果是固定的，那么它的固定值是多 少。故障的限度及范围是指故障的影响是局部型的还是分布型的。局部型故障只影响 单变量，而分布型故障则影响多个变量。例如逻辑故障般都是局部型的故障，而同 步时序电路中的时钟故障是属于分布型的故障。故障的时间间隔是说明故障是永久性 的，还是间歇性的。 一个元件、电路或系统的物理故障是千变万化的。一方面故障的种类就是各种各 样的，就以短路故障为例，一个门电路输入端短路、两个输入端之间的桥接短路、一 个门的输入端与输出端之间的短路、奇数级门或偶数级门输入与输出端之间的短路等 等，引起的失效结果会有很大的差异。另一方面，故障的数目在各种系统中有很大的 差异，而多故障组合的情况就更多了。因此，为了研究故障对电路或系统的影响，定 位故障的位置，有必要对故障作一些分类，并构造最典型的故障，这个过程叫做故障 的模型化。用以代表一类故暾对电路或系统有类似影响的故障) 的典型故障称为模型 化故障。 故障模型化的基本原则有两个：一个是模型化故障应能准确地反映某类故障对 电路或系统的影响，即模型化故障除应具有典型性、准确性，还应有全面陛。另一个 原则是，模型化故障应尽可能简单，以便作各种运算和处理。显然，这两个原则是有 矛盾的，因此往往采取一些折衷的方案。由于解决的问题不同和研究的侧重面不同， 而采用的故障模型也不同，因此在决定使用什么样的故障模型时，首先要考虑所研究 ! ! ! 垄鲎量主鲎堡垒圭 第六章广义系统的分散控制 卿肯：不确定广义系统( 6 3 1 ) 在分散状态反馈( 6 3 7 ) 作用下渐近稳定。 定义6 3 2 如果分散状态反馈( 6 3 7 ) 使得不确定广义系统( 6 3 1 ) 在未出现故障 及钋分执行器出现故障的情况下都渐近稳定，则称( 6 3 7 ) 是不确定广义系统( 6 3 1 ) 只有完整性的分散容错控制器。 构造广义l y 印u n o v 函数 v ( f ) = x i o ) e j 只x ，( f ) ，e ? 只= 只7 e o ( 6 3 1 4 ) 为简j 单起见，下文中的时间变量将不再标明，例如4 以) 记为a 4 。于是， n t n 、( ，) = x t 霹只一+ x j 耳只x f = l，_ i = f ? ( 彳。+ 鲋，) 7 只+ 只7 ( 4 + 鲋，) + 群( 置+ 蛆) 7 鼻咽7 ( 骂+ 蛆) 墨p t l + 2 x ? 彳( 日，+ 埘。) 片f x ，= f 产l 二h 。= 0 ，根据式( 6 3 3 ) 和式( 6 3 4 ) ，利用引理6 3 1 有 衫p + 只鲋，a ，z 7 j ? 只+ a f _ 1 ， k j 出霹p i + p j 曲t k l 曼p ? p 1 | i j 只+ 8 _ 、k j k ( 6 3 1 5 a ) ( 6 3 1 5 ” 2 l ：。j p r ( 疗+ h ，) 兰日_ s 羔【y i ( 一1 ) x j 一+ 羔n 石；巧工j 只r 只一】 ( 6 3 1 s c ) f = i j = l ，= i t l 团此， e 中 哈尔滨t 业大学硕卜学位论文 对象的熏点是什么，所研究电路和系统的实现技术和采用器件是什么，最后还应考虑 到研究用的设备、软件和其它条件。总而言之，故障的模型化在故障诊断中起着举足 轻重的作用，个好的故障模型化方案往往能使故障渗断的理论和方法得以发展和完 善。下面介绍几种目前常用的模型化故障。 2 2 1 固定故障模型及相应的测试技术 固定型故障( s t u c k - a tf 训乜) 模型主要反映电路或系统中某一根信号线( 如门的输入 线、输出线或连接导线等) 上的信号的不可控胜，即在系统运行过程中该信号线永远 固定在某一个值上【1 0 1 。在数字系统中，如果该线( 或该点) 固定在逻辑高电平上，则称 之为固定l 故障( s t u c k a t - 1 ) ，简记为s - a _ 1 ；如果信号固定在逻辑低电平上，则称之为 固定o 故障( s t i l c k - a t _ o ) ，简记为s a - 0 ，如图2 - 2 所示。 图2 2 固定故障 f 适2 - 2s m c k 越蜘h 固定型故障模型在实际应用中用得最普遍，因为电路中元件的损坏、连线的开路 和相当一部分的短路故障都可以用固定型故障模型比较准确地描述出来，而且出于它 的描述比较简单，因此处理故障也比较方便。 需要着重指出的是，故障模型阳一1 和阳o 都是相对于故障对电路的逻辑功能而 言的，而同具体的物理故障是没有直接关系的。因此s _ a - 1 故障决不单纯指节点与电 源的短路故障，s 心0 故障也不单纯指节点与地之间的短路故障，而是指节点不可 控，始终使节点上的逻辑电平停留在逻辑高电平或逻辑低电平上的各种物理故障之集 合。 根据电路中固定型故障的数目，可以把固定型故障分为两大类：如果一个电路中 只存在一个固定型故障，则称之为单固定型故障；如果一个电路中有两个或两个以上 的固定型故障，则称之为多固定型故障。在处理刚刚生产出来的加载p c b 板时，一 般应考虑多固定型故障；而在修理个系统或电路时，如果不是毁灭性的事故所致， 则通常以单固定型故障居多。 龋 一 晗尔滨下业走学硕： 学位论文 基于固定故障模型的测试就是固定故障测试s 札斌- 砒t e 鳓。固定故障测试有一个 重要的假设，那就是单故障假设，即在分析、评估和诊断的任何时间假设电路中只存 在一个故障。这一假设降低了分析的复杂性。固定故障测试矢量生成原理如图2 3 所 示。 同定0 故障 输 激励 ld 0c 0b 0 a 图2 - 3 固定故障测试原理 f i 舀2 3t h e o i yo f s n i c k 毗鼬t e s t 固定型故障测试矢量生成主要分两步： 1 ) 敏化通路：在输入端口加上适当的激励信号使得故障点的信号可以传送到 可观测输出端口。 2 1 施加适当激励信号激活故障，并将故障传送到输出端口。 假设e 点有一个固定o 故障，要辨别e 点是否有固定o 故障，必须要使e 点电 平为l ，并将e 点为1 的电路操作传送到z 。 敏化通路：为了使e 点故障( 0 ) 被传送到输出端口，必须使d 点为1 ，这样 f = o ，要将f = o 传送到z ，则e 旬，而要使g - = o ，则a 卸，b ：0 ，于是a = 0 ，b = o ， d e l 就是通路敏化的条件。 故障激活并传送：为了激活故障，则c = o 。这样在e 点无固定o 故障时z ；1 ， 如果有固定o 故障时z ：o 。 这样，测试e 点的固定o 故障的澳4 试矢量就为：a b c 肛铀0 0 1 。 2 2 2 暂态故障模型及其相应的测试技术 暂态故障模型惭l p 0 瑚r yf a u 虹) 是相对固定型故障而言的。它有两种类型，即跳 变故障模型f r 掘n s i e n tf 枷t s ) 和间歇性故障模型t e z 砸t t e l ：nf 卸1 妫。 跳变故障模型m 锄蛹o nf a l d 螂主要用于验证电路的时序故障，即电路中的门延 哈尔滨工业大学硕l 一学位论文 时。其故障原理是指电路在正常工作过程中该节点电平变化太缓慢( 负载太大) 以至于 电路不能正常工作。与固定故障模型相似，它也有两类故障模型即缓慢下降模型 ( s l o w _ f a l j ) 对应于固定1 故障；缓隧上升模型( s l o w - 珏鼬嘲对应于固定o 模型。 基于跳变故障模型的测试就是跳变故障测 式( 删吐o nt e m 。与固定故障测试类 似，跳变故障澳0 试也有所谓的单故障假设。 与固定故障测试不同的是跳变故障测试在测试一个故障时需要两个矢量，一个是 初始矢量删d a l i z 撕0 1 1 慨f a 曲，一个是跳变矢重瓤a n s 话0 n 幻r ) ，即所谓的矢量对 f v e c i 硝p ：初始矢量的作用是建立故障传送的通路( 敏化通路) ，并设氍故障点的 初始值；跳变矢量设置故障点到期望的跳变值。对于图2 3 所示的电路，初始矢量 为：a b c d 印0 1 1 ，跳变矢量为：a b c d 司0 0 l 。 为了检测故障，在施加跳变矢量后的适当时间进行响应检测。相应的跳变故障测 试需要以下四步： 1 ) 施加初始矢量。 施加跳变矢量，启动一次跳变。 3 ) 等待适当时问。 4 】在输出端口检测响应，抓取跳变的结果。 问歇性故障是可重复出现的非固定型故障。产生这类故障的原因有：元件参数的 变化，接插件的不可靠，焊点的虚焊、松动以及温度、湿度和机械震动等其它环境原 因等。因此有些间歇性故障应该在改善使用条件和制造工艺方面来加以防止。由于间 歇性故障是客观存在于一个实际系统或电路中，但又并不是总能反映出来，因此有必 要对这类故障定义两种状态：如果故障存在，但它没有反映出来，则称电路或系统处 于“故障无作用状态”；反之，如故障影响着系统或电路的正常工作，则称电路或系 统处于“障作用状态”。从问歇性故障产生的原因可以看出，它的影响是随机的，而 不是确定的，因此必须采用概率分析的方法对它进行模型化。 2 2 3 桥接故障模型 固定型故障主要指系统或电路内节点上的信号不能用输入端信号控制的故障，因 此，固定型故障一般不会改变电路的拓扑结构，即不会使电路或系统的基本功自彦有根 本性的变化。但是，如果一个系统或电路中发生了短路故障，而短路故障的情况又是 多种多样的，则完全有可能改变电路的拓扑结构，导致系统或电路的基本功能发生根 本性的变化，这将使自动测试与故障诊断变得十分困难。因此通常在进行故障诊断 时，应先采用专门的技术将大部分短路故障( 如复铜板连接线之间的短路，焊点之间 吩霎翼趔蠹堂羹薹萋嚣的重诬建萋咤萎蟛篓霪嗣! i j 荽j 善蛀霪薹l 鹱洲1抛鹎掰；蠢妻j 萋二囊；笆滔惮石爆勰；骡篙f 饔摹匝童i 够r 冀囊 j 善：妻鎏圣j 羔i 笮节丽； 卵卿 。i 。| i i i i 竖曙矍 箩。甥；墓荫诵譬聊满删鼻帛r 乏l 釜g l ；薹彗! i w l l 4 妻! 箱， 定蕊i ：j i ；# ；? 鎏滞名恨警：羹；囊i 瞻褥槲珏雏群嚣鞘癸尚一媸刚* 嚣燮。j 鸳块印刷i 琴。 妻薹蠢得比i 鞲赫龆。惴鹭：萌铡豁! ， 匙呢n j 鋈，| i ? 二二! ；繇坫拯影一铋娃叼爵野稚冀，则衔瑗夔藩；甄洲鲋茎曜；霉 雾! 霪蠢蔑雌瑟瑚啦霾之间的反i | 萋i ，一i ；鹭幽j 蕊? 膳。! 蕈篓蒯纂醴酣够旨蓉意；l ? ；萤二驰皑 霆蠢要蘩! 荨垂i 纛 j 曲要羹 落缁。 若翟jl ；醴列暮。藿尉静釉 碧蓍t 暮耋鬈藿舞；鐾。l l l 美 茔d；南i篱藿一毫l。i雾。嘉薹!冀垂i羹蓉由于元件参数变化引起的，也可能是电路结构设计 很困难的。2 2 5 静态电流测试c m0s电路一般可分为三种类型，即完全静止型电路、阻抗型电路(比如上抽下拉 电路等)以及动态逻辑电路。完全静止a江0s电路在正常工作时其静态i肋q接近为 0，而i霉i!委测试正是基于这一原理来进行的。也就是说对于一个无故障器件而言其 哈尔滨工业大学碗十学位论文 3 ) 对冗余电路增加测试点，使得电路相对于测试点是非冗余的，以消除冗余 对测试的影响。 4 ) 采用禁止逻辑断开反馈线，把时序电路测试变成组合电路测试。对内部的 时钟系统，采用禁止逻辑隔离内部时钟，引入外部时钟便于测试同步。 5 ) 对数字系统中的复杂电路可增加附加测试电路，以实现单独测试。 以上方法对提高数字系统的可测性的作用十分有限，因而必须寻求新的设计思 想，改变传统的设计方法。 2 4 新颖的可测性设计方法 2 4 1 基于扫描设计 基于扫描设计是当前最常用的种可测性设计方法。它是指将电路中的普通触发 器替换为具有扫描能力的扫描触发器并将这些扫描触发器连接起来形成扫描链的一种 设计方法【1 4 l 。扫描触发器最常用的结构是多路器扫描触发器，即它在普通触发器的 输入端口加上一个多路器，如图2 6 所示。 图中d 为功能输入端口，q 为功能输出端口，q b 为q 的取反输出。s c 觚_ e n a b l e 为扫描允许信号，c l l ( 为时钟输入端臼，s c a ni 1 1 为扫描数据输入端口，跚1 _ o l l t 为扫 描数据输出端口。当s c a i ic 1 1 a b l 踟时，触发器为正常的功黼入，而当s c a 咀_ e 砌) l c = l 时，触发器为扫描输入。 “哳1 叩广 i 蛳p l 图2 石扫描触发器原理图 f i 晷2 _ 61 h e o r y0 f s c 锄a b i en i p - f l 叩 基于扫描设计中的扫描链连接如图2 - 7 所示。在基于扫描的可测性设计方法中， 全扫描方法( 即将所有存储单元都替换为扫描触发器的方法) 是优点最突出的一种方 法。 邺妇 曲 哈尔滨t = 业大学硕士学位论文 a ) 原始电路b ) 采用扫描触发器后的电路 图2 - 7 基于扫描没计中的扫描链连接电路 f 培2 _ 7 s c a n c h 蕊b a s e d o ns c a n d e s 延m 因为如果采用全扫描结构，整个时序电路实际上被转换成了一个单纯的组合电路 来进行测试。而对于组合电路来说，它的可测性问题分析相对时序电路要容易得多， 而且在逻辑设计中也完全有可能避免使用某些难测的组合电路。经过多年的研究与探 索，目前对于一般的组合电路，现有的a t p g 算法都可以轻而易举地获得接近1 0 0 的故障覆盖率，而这些组合电路a r p g 算法的复杂性也要远远低于时序电路的 a 耵 g 算法。同时由于全扫描方法具有很好的结构化，因此采用全扫描的可测性设计 方法，可以用比较低的测试代价完成复杂时序电路的处理，并获得满意的故障覆盖 率。 基于扫描的测试方法同样也有其不足之处：扫描设计需要增加一定的硬件资源来 完成扫描触发器的插入，同时串行的扫描链结构也是缩短测试时间的凭颈，这些因素 对于扫描方法的应用造成了一些负面影响。 2 4 2 边界扫描 边界扫描是欧美一些大公司联合成立的一个组织联合测试行动小组 j t a g ( j o m tt e s ta c l i o n 为了解决p c b 板上芯片与芯片之间互连测试而提出的 一种解决方案由于该方案的合理性，它于1 9 9 0 年被i e e e 采纳而成为一个标准， 即i e e e l l 4 9 1 ”。边界扫描是在芯片的每一个输入输出引脚上增加一个存储单元， 然后再将这些存储单元连成个扫描链。由于这条扫描链分布在芯片的周边，故称为 边界扫描。 根据i e i 强1 1 4 9 1 标准，边界扫描硬件电路包含四个部分，即测试访问端口 n 气p ( r e 或a c c e s sp o 哟、t a p 控制器、指令寄存器和厕试数据寄存器，其中测试数据 哈尔滨t 业大学顾士学位论文 寄存器包括边界扫描寄存器o l d 哪s c 趾r e g i s 唧、旁路寄存器y p a s sr 画s 蛐以 及标识寄存器( i d e n 在6 c 甜o nr e 西s c e r ) ，其体系结构如图2 - 8 所示。 i n l i n 2 i n 3 t m s t c k 1 里! 竺! 卜 l d e n t i f i c a t i o nr e g i s t e o o u t l o u t 2 o u t 3 图2 - 8 边界扫描体系结构 f i g 2 8 a r c h i 嗷自聆o f b a i n d a i ys c a l ls y s 咖 边界扫描规定了四个测试访问端口，即测试数据输入t d i ( 1 融d 如i n p u t ) 、测试 数据输出) o 奴n l 诅o i 印哟、测试模式选择1 m s m s tm o d es e l e c t ) 以及测试时钟 t c k f r e s tc 1 0 c k ) 。 t a p 控制器的作用是将串行输入的1 m s 信号进行译码，使边界扫描控制部分进 入相应的测试模式，并产生该模式下所需要的各个控制信号【1 6 1 。例如允许指令装入 指令寄存器；将串行输入信号聊依次移入数据寄存器，同时将数据寄存器中的数 据以串行方式从) 0 中移出；抓取测试响应等操作。 在i e e e l l 4 9 1 标准中，对t m s 输入序列和t a p 控制器的泽码状态给出如图2 ，9 所示的状态转换图。箭头边上的o 或1 数字表示1 m s 输入值。指令寄存器采用种 移矽更新( 吼j m 聊删寄存器结构。这种结构在t c k 的激励下，以串行方式将指令 从1 d i 逐位移入指令寄存器，并从1 r i ) o 输出；在更新信号的激励下，移位寄存器中 的指令将装入更新寄存器( 于旨令锁存器) 中，指令锁存器中的指令经译码后，配合1 m s 信号产生控制边界扫描电路的各种控制信号。 测试数据寄存器一般接入边界扫描链中( 从) i 开始到) o 之间的扫描路径) 。 浜ms信号产生控制边界扫描电路的各种控制信号。 哈尔滨工业大学硬j 学位论文 和移位操作。与指令寄存器相似，它也采用典型的移恸更新寄存器结构，但与指令 寄存器不同，它处理的是芯片测试数据。 图2 _ 9t a p 控制器的状态转换图 f i g 2 _ 9 m s t g o f t a p c 0 “l l e r 旁路寄存器是一个位寄存器，其目的是在测试模式下，将那些没有测试的芯片 从t d i 到1 r i ) 0 直接连接起来，从而加快测试数据的传送。标识寄存器是一个3 2 位 标准寄存器，其内容包括该器件的版本号、器件型号、制造厂商等相关信息。 带边界扫描的芯片应用情况如图2 - 1 0 所示。图中p c b 板上有四个芯片，每个芯 片都有自己的边界扫描链，这四个边界扫描链依次连接起来形成一个扫描链，p c b 板有独立t d i 和t d o 端口，这两个端口在测试时直接连接到a ，r e 相应端口以串行 输入输出测试数据。测试时，测试矢量由) i 端口串行移入至p c b 板上的芯片中， 测试响应由t d o 端口串行移出被测芯片。 哈尔滨下业大学硕卜学位论文 2 5 本章小结 图2 - l o 边界扫描在板级测试中的应用 f 蟾2 - 1 0 a p p l i c a t i o l l o f b o u n d 孤y s c a n m b o a m _ l 刚屯巳s t 可测性设计方法中，当前应用最为广泛的是基于扫描设计方法和内建自测试设计 方法，内建自测试技术由于将测试矢量产生器嵌入到电路中而a 翥，j 、了对昂贵的测试仪 a t e 的依赖性，因此受到广泛应用( 内建自测试方法将在第三章中详细介绷。在实际 的应用中，不同的测试结构适用于不同的电路，如存储单元适用于内建自测试技术； 控制器适用于全扫描技术；数据通道以速度为关键幽骓，适用于部分扫描或专门的测 试方法；而边界扫描则比较适用于提高板级可测性f l 。在进行大规模集成电路设计 时，通常是将这几种设计方法结合起来从而达到降低测试难度的目的。 哈尔滨工业大学硕上学位论文 3 1 线性反馈移位寄存器的工作原理与实现 l f s r 的阶数由被测电路的规模决定。若被测电路的规模较小，则可用阶数较低 的l f s r 生成伪随机测试矢量；若被测电路的规模很大，则必须用阶数高的l f s r 生 成测试矢量。 伪随机序列发生器不能生麒正的随机序列，伪随机序列发生器生成的序列具有 或长或短的周期。当伪随机数发生器的周期足够大时，产生的序列看起来是随机的， 因此称为伪随机序列。 l f s r 由d 触发器与异或门组成，主要用于伪随机测试矢量生成裂2 n 。如图3 - 2 所示。抽头c l ，c ，。c 。决定y v 】是否反馈到给定的寄存器。其中c 。= j ，因为 y i 直接反馈到最左边的触发器。总体来说，如果c ，。= 1 ，那么第，个触发器 的输入表示为y 【，一1 与y 】的异或( e x c l 滴v e 哪，其中，= 2 ，3 ，。如果 c 。+ l = o ，那么第，个触发器的输入为第，一1 个触发器的输出。峭r 在数学上由 特征多项式表示，抽头组成的矢量决定l f s r 特征多项式的系数，特征多项式又决定 了l f s r 的周期。若摊阶l f s r 产生输出序列周期为2 ”一l ，此仃阶l f s r 对应的特 征多项式称为本原多项式，本原多项式输出的序列称为埘序列嘲。 图3 2 l f s r 原理图 f i 9 3 1 2 a r c “批眦o f l f s r 下面以3 阶l f s r 为例，说明其工作原理。图3 - 3 中l f s r 对应的特征多项式为 y = l + x 2 十x 3 。除一个时钟输入信号外，没有其它输入信号，电路在时钟输入信号 激励下按固定状态顺序自动运行。需要注意的是：l f s r 的初始状态不能为o ，因为 一旦袱盆状态为o ，将导致其以后所有状态都为o ，即输出序列永远是o 。 哈尔滨工业大学硕上学位论文 图3 33 阶l f s r 结构图 f i 9 3 _ 3a i c h i 埘u r eo f 3 - 嘲萨l f s r 表3 - 2 给出了图3 _ 3 所示电路的输出情况。设其初始状态为1 1 1 ，经过2 3 一l = 7 个时钟后l f s r 输出状态重复，所以此l f s r 对应的特征多项式为本原多项式。 表3 _ 2 3 阶l f s r 输山列表 1 曲l e3 2 唧s c q u e l l c e s0 f 3 - s c a 咎l f s r 时钟周期 y ly 2y 3y 4 ll11 种子值 20 11 3o01 4100 5o10 6l0l 71l0 8 l 1 1 循环 本文在设计时采用2 4 阶l f s r 作为伪随机测试矢量生成器，输入信号有3 个， 分别为：c l k 、r e 鳅和e 1 1 a 1 ) l es c 姐。每个输入信号宽度为1 位。输出信号只有一个， 即位宽为2 4 位的l ( 每个d 触发器的输出端占一位) ，端口描述如表3 3 所示。 。 表3 3 2 4 阶l f s r 端口描述 喇e 3 - 3 p 叫s d e 刚p i j o n s o f 肄s 妞g e l f s r 端口信号位宽 m 信号描述 c 墩 li 时钟信号，上升沿触发 0 剐 1i 复位信号，低电平有效 瞄i es c ii 来自b i s tf s m ，每当时钟 上升沿触发时，若曲l es c 锄 为l ，则l f s r 自动运行一次 i 曲2 4o l f s r 的输出，为移相器提 供测试矢量 一般隋况下是不用大于3 2 阶的s r 作为测试向量生成器的。因为3 2 阶的本原 l f s r 可以产生4 2 9 4 9 6 7 2 9 5 个不同的状态，在测试时采用它是不切实际的，因此一 哈尔滨工业大学硕忙学位论文 般选用阶数小于3 2 的l f s r 。 被测电路正常工作时，所有附加的测试电路是“透明”的，即此时不影响被测电 路的正常工作。当测试状态机向2 4 阶u 唱r 发出测试使能信号时( s c a ne n a b l f l ) ， l f s r 每个时钟周期输出一组伪随机序列，随着测试的进行，l f s r 将大量的伪随机 测试矢量加载到被测电路的功能输入端。测试状态一直持续到状态机向其发出测试中 断信号为止鳓e n a b l e = o ) 。测试时问依测试需求而定。 3 2 多输入移位寄存器的原理与实现 对于被测电路的输出检测，传统的钡试方法为每输入一组测试矢量，就对输出值 进行检测，将被测电路输出端口观测值立即与已知正确输出值进行按位检测。但这样 需占用大量的内存，且由于设计系统的功能越来越强大，复杂度越来越高，导致测试 访问难度加大，测试费用提高，测试时间变得漫长。 采用测试响应压缩的意义为： 1 ) 测试压缩可减! 争测试费用，节省测试时间。 2 ) 减少测试系统的费用。 3 ) 对澳0 试访问要求很低。 图3 _ 4 给出了响应压缩的原理图。由图可见，经过数据压缩之后产生的特征值 ( s i 鄹a 姐句的位数( 般为1 6 3 2 位) 要小于输出序列( o u 单叹s e q u e n c e ) 的位数。为检测 被测电路是否通过钡n 式，只需将压缩之后产生的特征值与已知正确的特征值相比较， 即可通过一根输出信号线p a s 咖姐的值来决定。当特征值与正确的特征值相等时， 此信号线输出为1 ，表示p a s s ；当特征值与正确的特征值不相等时，表明被测电路存 在故障，此信号线的输出为o ，表示砌。 图3 4 响应压缩原理 f i 晷3 _ 41 1 1 e o r y0 f r e s p 0 1 1 s ec 0 i i l p f e s s i o n 测试响应压缩标准： i ) 正确和错误的特征笸应不相等。 a i l 哈尔滨工业人学砸j j 学位论文 但这导致特征分析器硬件开销很大，且测试时间长。 m l s r 有一个重要的理论，即假设其输入数据中含有因故障导致的错误数据数 据，且所有错误数据发生的可能性相同，那么 s r 不能检测出错误数据的概率为 2 “一1 。 本文设计的压缩电路采用两个s r 为输出响应进行压缩： 皿s rc h a i f l 用于对 扫描输出进行压缩，位宽为3 位：m s rn j i 】c 用于对功能输出进行压缩，位宽为1 6 位，两部分电路的端口说明如表3 4 和表3 5 所示。 表3 _ 4 m i s r 且n c 端口说明 t 曲l e3 _ 4p 0 n sd c s c p 【i o n s0 f m i s r m c 端口信号位宽帕功能描述 c l k1i 时钟信号 咒s 毗l i 复位信号 a b j ef h n cli 来自b i s tf s m 的使能信号，如 果时钟上升沿来时，此信号有效为 l ，则m i s r 缸1 c 对功能输出响应 进行一次数据压缩 h o p c o d e 3 2 i 被测电路的功能输出 s i 印址u mf i l n c 1 6o 功能输出经响应压缩后的特征值 输出 表3 5m i s r h a i n 端口说明 t 曲l e3 - 5p 0 他d c n p t i o n so f m i s rc h a i l l 端口信号位宽 i 幻 功能描述 c &1 i 时钟信号 r e s e t 1i 复位信号 e n a b l ed 疵1 i 来自b l s tf s m 的使能信号，如 果时钟上升沿来时此信号有效为 1 ，则m i s rc h 血对扫描输出端口 进行一次数据压缩 9 c a no m3 i 被测电路的扫描输出 s i 印砷j mc h a i r l 3 o 扫描输出端口经压缩屙的特征值 输出 3 3 测试控制器的设计实现 控制器的实现由状态机完成。其端口说明如表