（微电子学与固体电子学专业论文）直接数字频率合成器dds及其fpga实现.pdf

ab s t r a c t t h i s p a p e r h a s i n v e s t ig a t e d t h e u s u a g e o f f p g a i n r e a l i z i n g d i r e c t d i g it a l fr e q u e n c y s y n t h e s i z e r ( d d s ) .d d s h a s m a n y a d v a n t a g e s o v e r p l l fr e q u e n c y s y n t h e s i z e r , s u c h a s f a s t s e t t l i n g t i m e , a h i g h e r p r e c i s i o n a n d r e s o lu t i o n , a n d a n e a s i e r c o n t r o l 衍c o m p u t e r a n d s o o n . d d s h a s b e e n u s e d a s h i g h p e r f o r m a n c e r e f e r e n c e s o f fr e q u e n c y i n m a n y a r e a s o f a d v a n c e d c o m m u n i c a t i o n s y s t e m s s u c h a s s p r e a d s p e c t r u m c o m m u n i c a t i o n s a n d r a d a r e t c , i n a l o n e o r i n c o m b i n a t i o n o f p l l . f p g a s c a n b e u s e d t o r e al i z e d d s , t h e m a i n s u p e r io r it i e s o f w h i c h a r e t h a t t h e y c a n n o t o n l y s a t i s f y u s e r s s p e c i al n e e d s , b u t al s o a r e fl e x i b le e n o u g h t o c h a n g e t h e s y s t e m a r c h i t e c t u r e . a l t h o u g h s o m e c o m m e r c i al d d s i c s a r e a v a i l a b l e , b u t , u n f o r t u n a t e l y , h a v e t h e i r f u n c t i o n a l li m it a t io n s , f o r e x a m p l e , m o s t o f t h e m h a v e n o l f m f u n c t i o n . i n t h i s w o r k , a fl e r r e v ie w i n g a l o t o f li t e r a t u r e s p u b l i s h e d o n d d s t e c h n o l o g y , a d d s s c h e m e b a s e d o n f p g as s t r u c t u r e a r e p r o p o s e d , a n d t h e n i m p l e m e n t e d i n a l t e r a f l e x i o k s e r i e s f p g a s u s i n g m a x p l u s ii t o o l . t h e r e s e a r c h i n c l u d e s ; 1 ) d e s i g n o f p i p e l i n i n g 3 2 - b it fr e q u e n c y - p h a s e a c c u m u l a t o r w it h l f m f u n c t i o n ; 2 ) d e s i g n o f p h a s e - a m p l it u d e c o n v e rt e r b a s e d o n s i n e r o m l o o k u p t a b l e ; 3 ) d d s c o n t r o l l o g i c d e s i g n , a n d s y s t e m d e s ig n o f d d s a n d q d d s ; 4 ) d e s ig n o f p h a s e - a m p li t u d e c o n v e rt e r b a s e d o n c o r d i c al g o r it h m ; 5 ) a p p li c a t i o n o f c o r d i c al g o r it h m in q a m m o d u l a t o r . t h e c h i r p - d d s o f t h i s s t u d y h a s 1 0 0 m h z c l o c k fr e q u e n c y , 0 .0 2 3 2 8 h z fr e q u e n c y r e s o l u t i o n a n d 0 . 6 8 u s h o p p i n g t i m e k e y w o r d :d i r e c t d i g i t a l f r e q u e n c y s y n t h e s i z e r ( d d s ) , c o r d i c a l g o r i t h m , l f m( c h i r p ) ,q a m mo d u l a t o r p h a s e - a m p li t u d e c o n v e r t e r , q u a d r a t u r e d d s ( q d d s ) ; 第一章绪论 1 d d s 的发展状况 频率合成技术是电子系统中非常关键的 技术。在通信、雷达、导航和电子战方面中， 需要在一个很宽的频 率范围内以快捷的 速度. 提供大量高 精度、 商稳定度的频率信号。 虽 然锁相环频率合成技术发展非常快，应用也很广泛，但其频率转换速度不快，分辨率低， 电路和徽机控制复杂。 直接数字频率合成器 ( d d s : d ir ec t d ig it a l f re q ue n c y s y n t h e s i z e r )的基本结构由 j .t ie m e v 在1 9 7 1 年首 次提出 i 。 近年来随 着v l s i 技术的进步， 这种结 构独 特的 频率合 成技术得到了 充分的 发展 2 - 1 7 ,2 6 1 , 但是由于d d s 数字 化实现的固有特点，其输出 频谱杂散比 较大，因此 80年代末9 0 年代初， 掀起了 对d d s 频谱研究的 热潮. 文 献 1 8 - 1 9 1 建 立了 杂散 信号模型， 对d d s 相位 截断引 起的杂散 进行了 深入的 分析， 并以 数论为 基础得到了 一些有益的结论。 随后文献 2 0 1 从波形分析角度，文 献 2 1 1 从傅氏 分析角度进行了 类 似的 讨论。 在深入研究认识了d d s 杂散成因及分布规律后， 对d d s 杂散抑制的研究更不断出 现， 其中 包括对相 位景加器的改进 1 8 1 , r o m压 缩 技术 1 9 ,2 2 1 、 抖动注入2 3 ,3 7 1 技术的使 用以 及对d d s 工艺 结构和系统结构的改进 2 4 ,2 5 等等。 直接数字频率合成器的基本优点是在微处理器的控制下. 能够准确而快捷地调节输出 信号的频率、相位和幅度。此外， d d s具有频率和相位分辨率高、频率切换速度快、 易 于智能控制等突出 特点。这些特点使新出 现的d d s 及其与锁相环技术组合技术已 经成为 频率合成技术的理想的解决方案之一。 从此，近1 0 多 年来a d和q u a lc o m m等几家公 司 根据这些改进 技术推出了 一系 列 性 能优良的d d s 专用集成电路.其工作频率可达 i g h z i 频率分辨率可到m h z ，排除d a c 的限制， 杂散指标已可达一 7 0 d b c 以 下。 其应用领域也不再限于频率合成， 己 有专门 用于产 生l f m信号的。 .如- d d s 器件 ( 5 1 和表1 - 1 中 的q 2 3 6 8 ) , 随着集成电 路工艺的不断改善， 这些产品的功能也愈来愈强大。 现在不仅在一个 芯片 上能够集成d d s 所需要的全部功能，例如频率和相位累加器、相位一 幅度变换电 路和数 模转换器 ( d a c ) 等， 而且也具备了一些有用的调制能力，例如相移键控 ( p s k ) 和正交 幅 度调制 ( q a m) 等 2 - 1 7 ,2 6 ) . 目前己经开发使 用的几种d d s专用集成电路的资料如表 1 - 1 所示。 d d s的主要性能指标为时钟频率、频率分 辨率、 频率之间切换数度、 杂散成分和功 耗等。 不同的d d s 有不同的用途，所以没有绝对优秀的产品。 2 d d s 的基本结构及工作原理 从图 1 - 1 所示基本结构可见， d d s是一种混合信号处理器件 其数字部分由 数字 振 荡器( n c o ) 构成; 它包括相位累加器、 相位一幅度变换电路( 大多数用正弦查找表r o m) 和控制逻辑电 路，其模拟部分包括数模转换器和低通滤波器。 d d s 的工作原理实际上是以参考源频率 ( 系统时钟) 对相位进行等可控间隔的采样。 参考频率源一般是一个高稳定的晶 体振荡器，其输出 信号用于d d s 中各部件同 步工 作 相 位 累 加 器是 实 现d d s 的 核 心 它 在 每一 个 时 钟 上 升沿 与 频 率 控制 字凡累 加一 次 当 累 加 器 计 数大 于2 “ 时 相位 累 加 器相 当 于 做一 次 模余 运算。 正 弦查 询表 在 每 个时 钟周 期 ill jz k k151 文献 ( 6 1 文献 1 4 1 a d 9 8 5 0 q 2 3 6 8 工艺1 . 2 5 u m c mos 。s u m c mos 。b u m cmos 众3 5 u m b i c mos 1 . 2 5 c mosc mos 最高时钟 mh z1 5 0 1 5 v2 0 0 1 5 v3 0 / 3 . 3 v6 1 . 4 4 / 3 v 1 2 5 / 5 v 1 3 0 / 6 5 / 5 v 分辨率 h 之0 . 0 3 50 . 0 4 72 9 0 刀1 4 30 . 0 2 90 . 0 3 0 / 0 . 0 1 5 幅度量化字长 1 2 1 29 1 41 01 2 p s kny ny yy amny ny nn q a m nyn ynn l f mnn nnn y 正交输出nynn ny dacnnn nyn l p fnn nnn n s f dr d b c9 0 38 4 . 36 0 8 435 0 功耗1 w2 w 9 . 5 mw1 . 4 7 w3 8 0 mw 晶体管数3 5 0 0 05 2 0 0 0 面积 m m- 1 61 60 . 9 2 0 . 1 地址相对应的正弦幅值， 最后将该值送给d a c和l p f 实现量化幅值到一个纯净的正弦信 号间的转换。 二 才 幽v 二 l 尸 公 相位累加器输出 山上 一j , . 一 - -一一 . 一-门 卜 1一 f u 一 六 相位一 幅度变换器输出 图 卜l . 直接数字频率合成器 d / a c输出 d d s )的原理图 l p f输出 当正 弦信号 梁样周期为t i e = i / .f i k 时 每个采样周 期相 应的相位 增量为 a 0 = f.z sr z 0 ( 1 - 1 ) l 为 相 位 累 加 器 的 字 长， f为 频 率 控 制 字， 则 输出 信 号 的 频 率 为 天 = _mf 0 27r 一 a o _1t , 2;r = f - f -2 l ( l1 - 2) d d s 的 频 率分 辨 率， 即f二 1 时的 输出 频率为 f -= f , / 2 ( 1 - 3) 根 据n y q u i s t 准则 ， d d s 允 许 输出 频 率 最高 为f= f ,t / 2 即 凡 瓜 / 2 在 实 际 情况中 受l p f 的限 制， 一 般f m + x 4 0 0/ o * f ,。 3 d d s 的杂散来派及分析其对 物出 频谱的影响【 1 8 , 1 9 ,2 6 3 . 1 d d s 嗓声与杂散的来源 图 1 - 2 表示了d d s 输出噪声和杂散的7 个来源。 飞 e - . 口 闷. f p h .r - 月七 .冬 -p 如ud 比 c a 到川 贾 r oh幻斗 外钉i * e a u_ _尹s e .l c c u n u lg a . o- 图1 - 2 d d s 杂散来源的数学模型 图1 - 2 中 e , : 相 位 舍 位 所 引 起 的 误 差 e - . : r o m压缩算法所引起的误差 汽: r o m存贮数 据的有限 字长所引 起的误差 e , ., :d i a转换器 所引 入的误差 咋 l p f 所引入的误差 e ,: 时钟的 相位噪声 犷频 率误 差。 影响比较明显的主要有以下三个因素: 相位舍位引起的误丝:在d d s 中.一般相位累加99的位数l 远大于r o m的寻 址位 数m .因此累加器的输出寻址r o m时.其l - m个l s b就必须舍去，这样就不可避免地 产生相位误差，称为相位截断误差，该误差是d d s 输出杂散的主要原因。 r o m存贮数据的有限字长引 起的误差: 由于r o m存贮的位数是有限的k ， 所以 在幅 值量化过程中将产生量化误差. d / a转换器引入的误差，它是由于d / a转换器的非 理想特性而引起的。 d a c的非理 想特性有:差分、积分的非线性、 d / a转换过程中的尖峰电流、转换速率有限等。 3 . 2 理想d d s 频谱及杂敌来撅模型 d d s 在理想情况下不考虑r o m地址的舍位和正弦波幅度量化的近似， 即l =m , k = w . 同时假定d a c和l p f 是完全理想的、 这样d d s 就等效为一个理想的采样 保持电路， 其 中n c o相当 于 采 样 周 期 为猛 = 1 / 瓜 的 理 想 采 样 器 。 d a c相当 于 时 宽 为瓜 的 理 想 保 持电 路对采样数据实现阶梯方式重构。 sin 2 t s(n) l_- _ s( lp ru,(t)iy 5(t - nt.g 图1 - 3理想d d s 等效框图 由图 1 - 3 所示等效框图可得 !， = s(n) * h(t)= sm (2.f,t)- f s (t一 二 ) * h(t) 其中: ( 1 - 4) ，!，= sin(2tf n t i ) = sin(21r 汽 2 l、 ) = sin(2;r刽 (1 s ) 0t 2 频率一 相位累加器设计 2 . 1 基本概念 本设 计的d d s 可以 作为 具有固 定 频率的 频率基准源. 而且也可 作为c h ir p 波形发生 器。为了生成固定频率的输出 信号。 r o m地址必须以同样的间隔寻址。 这意味着累加器 在 每 一 个 时 钟 周 期 将 频 率 控制 字f . 加 上 本 来自 己 的 累 加 器 值。 因 此累 加 器 一 般由 加 法 器 和寄存器构成。图2 - 1 是这样的累加器的框图。 p h a s e、 、a . c 4 lt1i m l_ 一_一 1 一 枢 子o ugxrtreg_ 图2 - 1 用于固定频率基准源的简单累加器 输出频率由相位增量的大小直接确定 ( 见 式 1 - 2 ) ) 。因为相位增量为常量，所以输 出频率也是常量。 在 c h i r p应用中.正弦脉冲序列的频率从 指定的 起始频率关 _ _ 开始线性增加到终止 频 辜 大 、 目 前 . c h ir p 波 形 发 生 器 在 雷 达 技 术 方 面 具 有 广 泛 的 应 用 。 图2 一给 出c h u g 波形和它的特征量 o u t p u t str u t v ” 二 .“ ” 一 ” 二 一 f ” 一“ .f.二 “ r o ， 图2 - 2 c h 帅波形 脉 冲 速 率r p p ( a r p : p u l s e r e p e t i ti o n p e ri o d 脉 冲 重 复 周 期) 表 示 每 秒 中。tr p 脉 冲 数， 而它的 倒数表示c h ir p 脉冲宽 度， 即 1 r p rp=( 2 - i ) r p rp c h ir p 脉 冲 宽 度 里 包 含 两 个 脉 冲 之 间 的 空 脉 冲 区 t . 图2 - 3 表示用于c h i .波形发生的双层累加器结构口 p h a s e h nr e me n t f r e q .介 i n c r e me n tk ir r 叩 套 二 耳 蕊 to r om a d d r e s s 一 书 卜 尸 月 卜 f r e q . a c c u mu l a t o rp h a s e a c c u mu l a t o r 图2 - 3用于c h ir p 波形发生的 双层累加 器 第一个累加器就叫频率累加器.它有颁率增量输入。第二个累加器就是普通d d s 的 相位累加器。在每一个时钟周期，不仅相位要进行累加一次而且频率也进行一次累加。 因此可以得到线性变化的频率 2 . 2 3 2 位流水线双层累加器的逻辑设计 本设计采用流水线c r a景 加器结构。 理由 在于其结构简单，而且有利于做成流水线 结 构 如 前 所 述 . d d s 用 作c h ir p 波 形 发 主 器 时 。 需 要 给 定 起 始 频 率 关 ，、 终 止 频 率 关 、 和 每一 个周 期的频率 增量军 按照方程 ( 1 - 2 ) ，c h i r p s t o p es b v 和硕率增呈 控制字 。( 见图 2 - 2 ) 发生器的起始频率控制字 s t a r t es f w、终止频 率控制字 r c f w分别为 : s t a r t f w 一 f- u n . f . ( 2 - 2) s t o p fy= 丛。 矛 一关二 ( 2 - 3) l 1v c月 厂 二 兰。 2 : 一f - 2 - 4) 在 每一 个时 钟 周 期 d d s的 累加 器从 起始 频 率几。 开 始 将颂 率增量y 加 上 前一 个 时 钟 时 的 频 率 值f w 达 到 终 止 频 率 瑞 时 ， 频 率 值 的 累 加 被 停 止 井 且 寻 址r o m的 相 位 累加器的 输出也被设为 复 位。 c h ir p 脉冲维 持频率控制字p r p 一 f w可以 计算如下: 首先，时钟在一个c h i r p 脉冲周期内的数为 fc 再增加， p r p 一l a g 应该在p r p f wl 的前3 4 个频率增量设为 尸尺尸 尸r 尸fw1 ，即 3 4 刀 v c厂w = f p r p 厂 ,lx fw = . 2 l -3 49 i nc 厂w c 2 - 1 2 ) 图2 - 9 表示信号p r p f l a g和s t o p f l a g的时序 2 . 8 d d s 的工作方式 恨据以上的内仓可以规定百设计d d s的工作方式，如表 2 = 所示。由表 2 - 2可知， d d s的工作方式生累 a 器的模式来确足 m 2 - 8 d d s 累加器的最后结构 f 一 一 一 一 p rp f l a g 尸 倪 尸t s topf l a g - . 一- - 一 _ _ 、11 3 4 r , , 图2 - 9 p p p f l a g和s t o p f l a g的时序 表2 - 2 d d s 的工作方式 普通方式 频 、 增 量o f 起 始 频 率 : 。一 终 止 频 、 f u ，一 c h i r p 方式 心 ) 0 _ 了 几 / 2 0 人 。 。 汽几 即 f a o p p r p k = f , 任 意 1 关 ， 关 。 ， 几.p 十 3 4 a f 2 . 9累加器的逻辑综合及、 r d l仿真 利月m a x p l u s i i 软件在e p f i o k 2 0 r c 2 0 8 - 3 芯片进行了 逻辑综合及仿真 双层累加 器占 有了3 3 6 个逻辑宏单元 ( 相当 于2 9 %1 , 图2 - 1 0 是逻辑仿真结果。 在仿真中使用了 如下的频率特征量: 几n = 1 m h z: s t a r t f w = 0 2 8 f 5 c 2 8 h : 关 ., p = 2 m h z : s t o p se f w = 0 5 1 e b 8 5 1 h : 琴= 1 0 0 0 h z: inc es f w = a 7 c 5 h : f p p = 2 . 1 m h z : p r p - f w 1 = 0 5 6 0 4 1 8 9 h: p r p f w = 0 5 4 9 5 9 $ h , 从 波形图可以 看出 累 加器按照设计的 要 求正 常工作， 在上述的条件下c h ir p 脉冲周 期 大约为l l u s e n门 . 口1幻踌c7 弓 - 一口 2 旧 5 g 2 日一 一 一 0 5 1 日 日 巧1 一-0 5 4 9 5 9 f f一一- 一 一 一 ， 一 一 1. _ _尸一 曰 ( a ) 整个仿真波形 b a r , 1 0 z一 一 一 门区 】 习 t im e 6 1 5 (in s 一 一 一一 节 i t - ( b )部分仿真波形图 图2 - 1 0双层累加器仿真结果 3基于r o m查找表的相位幅度变换器的逻辑设计 3 . 1 r o m的压缩方 法及正弦存贮数据的计算 在第一章中.对有关r o m压缩的现有技术简单地做了概括 在本设计中. 寻址r o m的相位累加器输出字长m为1 2 b i t . 其中ms b用于判断正 弦 采样数据的符号 ( 在v h d l代码中以s i g n表示) .次m s b用于判断正弦波增加还是减 小 c 在v h d l代码中以s l o p e表示) 。 本设计采用n i c o l a s 的r o m压缩技术。 根据文 献【 1 8 , 1 9 的结果， 剩下的 低1 0 位分 别如下分配: a = 3 . b = 3 和c = 4 a a包括 位7 到9 , b 包括位4 到6 , c 包括位0 到3 0 a和b用于寻址粗 r o m. a和c用于寻址细r o m. 图2 - 1 1 所示这个方法的原理。 存贮粗r o m的正 弦采样数据用下面的公式来计算。 f .,(a ,b ) = sin ( : . ( a 2 b + b ) 十 - 又 2 又 2 。 ) 2 硬 ,a十c ( 2 - 1 3) f , (a , c ) = 岁 育 一 : 二.a* 2 b . c + b* 2 c + c 2 b . c + 2.+_a.c /)一 。 !(a, b( ( 2 - 1 4) 考虑到相位差算法后.式 ( 2 - 1 3 )则变成为 二 (， ，。 ) = sin e . ( a - 2 b + b 1 + 共一 ) 又 2 l 2 - - - )2 - -) a- 2 b +b 2 .a - b ( 2 - 1 5 ) 由 此，2 x l l b it 的r o m分 成为2 6 x 8 b i t 的 粗r o m和2 6 x 3 b i t 的 细r o m， 其 减 小比率为6 4 : 1 e 反而在输出端需要设置合并加法器。 含 0 0 0 m l o 丽丽1 0 0 10 1 1丽石 下 而 0 0 0 . . . i i i ( a ) l o a x压rc k l a .,wam ( b ip r m c 恤 o f r o m d o s k m 图2 - 1 1 r o m压缩方法 3 . 2基于r o m的相位一 幅度变换器的逻辑设计 3 . 2 . 1 c s a加法器设计 困为本设计采用r o m压缩技术， 所以在输出端需要对具有不同字长和不同深度的输 入能够实现加法运算的合并加法器 ( 在v h d l 代码中表示为v m a ) 二 图2 - 1 1 所示太设计的合并加法器。 1;、jjl1 1二0三二协 d-一 d一 d 咋 犷不 啊 f . 州 雨 走 匕月 巴马川一 已渝日 4压，10 卜 = p i p e l i n e d r e g ( a ) 合并加法器的逻辑框图 c tw 下0 . r s r m e o i 下 国 一 一 专 3 1;3 103 110 2 i , , 一8 二 妞 磷 二 ! 花又 竺卜一 :- 一卜 一 叶 一 粉一+ 一 一 1-舟 二 一 112 . 1 14 11013 ;10/ s u m o u t s k e we d ( 1一 竺 l- a一里、 1 2 8 ( b )合并加法器的模块化 ( c )每个符号所代表逻辑图 图2 - 1 1合并加法器和它所代表的符号 3 .2 .2 d e s k e w in g 设计 在合并加法器的输出端设一个d e s k e w电路，对合并加法器的输出进行d e s k e a 、 操作。 在v h d l 代码中，这d e s k e i 、 电路和对相位累加器输出的d e s k e % 、 电路完全一样 3 . 2 . 3对基于r o m的整个相位幅度变换器的逻辑构成 图2 - 1 2 表对整个r o m部分电 路的 逻辑图。 1 o u t p u t c ontr o l ( 7 : 仍 一 逻少 ( 9们 t o k 2 1 1 1 1 一神一.卜 san pl e .忍 一(2 :0 ) m s b _ g 、 0a 1 o . dw协 k i 遥 1 - 。 一 - 一卫 一 一 一异 一 一 j - : :7 - ( 9 : r /f r er弓 住 丫 =1 一 厂 = 1 z v 门 tqc #n ， .-一 r er弓 e 了 匕 竹 刁尸 一 s t o p日 ao-o 少 一 ( 众 犷 图2 - 1 4 d d s 有限状态机 5 d d s 系统的逻辑综合、仿真及硬件实现 5 . 1信号物入方法 图2 - 1 5 所示本设计d d s 的输入输出 端口 。 ddf s 一 山 . 山 . . . . . ， . . . rre.一 . re-1.】 rnwq_odor1二】 l o i 1 d _ l. m l e， . ” 一 .e x . . 0 .7 rcse t_吐 义，ov wnrla._ou7 丫og弓r【. outrut_cortwq o l 暇 图2 - 巧d d s 的输入输出端口 为了 生成c h ir p 脉冲. 需 要设定 起始频率、 终止频