（微电子学与固体电子学专业论文）高k+hfo2sio2mos器件的特性研究.pdf

摘要 摘要 在4 5 r i m 甚至更小的工艺节点下，传统的s i 0 2 栅氧化层介质厚度已减薄至原 子尺度范围，电子的直接隧穿效应将导致栅介质的泄漏电流急剧增大，器件可靠 性随之下降。这严重阻碍了器件尺寸按照m o o r e 定律逐渐缩小的趋势。采用金属 栅高k 栅介质材料组合的m o s f e t 取代传统的多晶硅栅s i 0 2 组合，已经成为解 决这些问题的有效方法之一。 本文首先深入分析了传统多晶硅栅s i 0 2 栅介质器件现在所面临的问题，据此 研究了替代传统多晶硅栅s i 0 2 栅介质器件的金属栅高k 堆叠结构器件，并讨论 了新型高k 栅介质及金属栅的选择。在模拟软件i s e t c a d 的材料库中引入了所 需要的新型材料h 幻2 ，深入分析了模拟器件所需要添加的模型，进一步对器件的 模型参数进行了合理优化。通过模拟仿真金属栅高k 堆叠器件的工作特性，讨论 了超薄氧化层的漏电流传导机制；在击穿特性的改善方面，缺陷的仿真具有重要 的意义，模拟研究表明缺陷密度不超过1 0 1 2 c r i l 2 时器件能够保持良好的特性。在 此基础上，本文还分析了栅介质击穿的可能性模型。 由于金属栅高k 栅介质材料组合的m o s f e t 具有的优势，它取代传统多晶 硅栅s i 0 2 组合必将成为未来大势所趋。 关键词：纳米m o s 器件高k 介质二氧化铪堆叠结构 a b s t r a c t a b s t r a c t i nt h e4 5 n m ，a n de v e ns m a l l e rp r o c e s sn o d e s ，t r a d i t i o n a ls i 0 2g a t ed i e l e c t r i ct h i c k n e s so f t h eo x i d el a y e rt h i n n i n gt ot h ea t o m i c - s c a l er a n g e ，e l e c t r o n i cd i r e c tt u n n e l i n ge f f e c tc o u l d l e a dt og a t ed i e l e c t r i cl e a k a g ec u r r e n tr a p i d l yi n c r e a s e da n dd e v i c er e l i a b i l i t yd e c r e a s e d , s e r i o u s l yh i n d e r e dt h e s i z eo ft h ed e v i c ei na c c o r d a n c e 、析t l lm o o r e sl a wt r e n do f d i m i n i s h i n g m e t a lg a t e h i g h & g a t ed i e l e c t r i cm a t e r i a lc o m b i n a t i o n st or e p l a c et h et r a d i t i o n a l p o l y s i l i c o ng a t e s i 0 2c o m b i n a t i o n , h a sb e c o m ea ne f f e c t i v ew a y t oo v e r c o m et h e s ep r o b l e m s t r a d i t i o n a lm u l t i - c r y s t a l l i n eg a t e s i 0 2g a t ed i e l e c t r i cd e v i c e ss h o r t c o m i n g sa r er a i s e d ， h o w e v e r , m e t a lg a t e h i g h - kg a t es t a c kd e v i c e sa r es t u d i e ds u c h 弱h o wt oc h o o s et h en e w h i g h - kg a t ed i e l e c t r i c sa n dm e t a lg a t e t h i sp a p e rs i m u l a t e st h em e t a lg a t e h i g h - kg a t es t a c k d e v i c ec h a r a c t e r i s t i c sw i mt h es i m u l a t i o ns o f t w a r ei s e t c a d ：a tf i r s t , n f 0 2i sa d d si n t ot h e m a t e r i a l sl i b r a r y ；s e c o n d , t h ed e v i c em o d e lp a r a m e t e r sa r ea n a l y z e da n do p t i m i z e d ；t h i r d , t h es u b s t r a t ed o p i n gc o n c e n t r a t i o ni sg i v e n i na d d i t i o n , s i m u l a t i o ns t u d i e ss h o wt h a tw h e n t h ed e f e c td e n s i t yo fl e s st h a n10 “c r 一，t h ed e v i c ei sa b l et om a i n t a i nag o o dt r a n s f e r c h a r a c t e r i s t i c s s t u d i e sh a v es h o w nt h a tt h en e wu l t r a - t h i na t o m i cl a y e rd e p o s i t i o nh f 0 2 s i 0 2s t a c k e d g a t ed i e l e c t r i cf i l mh a sb e t t e r - q u a l i t ys u r f a c e i n t e r f a c ep r o p e r t i e s ，s om e t a lg a t e h i g h kg a t ei s e x t r e m e l yl i k e l yt or e p l a c et h et r a d i t i o n a lp o l y s i l i c o ng a t e s i 0 2o fm o s f e t k e y w o r d s ：n a n o - m o sd e v i c e sh i g h - kd i e l e c t r i c h a f n i u md i o x i d e s t a c k e ds t r u c t u r e 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师的指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以 标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究 成果：也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过 的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切法律责任。 本人签名： ) 必 日期：卫： | l1 7 西安电子科技大学 关于使用授权的声明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生 在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕业 离校后，发表论文或使用论文工作成果时署名单位仍然为西安电子科技大学。学 校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部 或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证， 毕业后结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。一 ( 保密的论文在解密后遵守此规定) 本人签名： 导师签名： 日期：卫! 旦：f ! ! 日期：鲜。o 磐 第一章绪论 第一章绪论 1 1 研究背景 为了促进市场的扩展和提高竞争力，传统的硅基集成电路的集成度一直以近 似摩尔定律的速度提高以满足不断提高的技术要求。所谓摩尔定律，是指单位面 积硅芯片上的晶体管数目每过1 8 至2 4 个月就增长一倍。因此，集成电路产业有 必要创新并集成产品，加入更多特性和计算处理核心，提高性能，并降低制造成 本和单个晶体管生产成本。为保持创新速度，实现摩尔定律的要求，晶体管尺寸 必须不断缩小。但是传统材料制成的晶体管，即硅基晶体管的缩小能力几乎已经 达到极限。因为随着晶体管尺寸已经达到原子级，功耗和发热的问题日益严重。 因此，采用新材料已经成为摩尔定律和时代经济信息学未来发展的必然要求【l j 。 传统晶体管高k 金属栅晶体管 i，#1 7r 一 岁弋 s i 衬底 ( b ) 图1 1m o s f e t 中传统晶体管与新型金属栅高k 栅晶体管 目前关于m o s f e t 新材料研究的重点主要是指采用金属栅高k 栅介质材料 取代传统的多晶硅栅s i 0 2 晶体管，如图1 1 所示。金属栅高k 栅介质材料的组合 被认为能够很好的解决传统多晶硅栅s i 0 2 晶体管面临的各种问题。英特尔公司对 于引导半导体技术的发展方向起着先驱的作用。事实上，在已经大规模投产的 4 5 r i m 工艺技术中，英特尔公司便采用了高k 栅介质与金属栅极的组合【2 j 。同6 5 r i m 的硅基工艺技术相比，采用此种新组合后，除了晶体管密度提升了2 倍之外，它 还在以下方面提高了晶体管的性能：( 1 ) 切换功率降低3 0 以上；( 2 ) 切换速度提 升2 0 以上；( 3 ) 漏极漏电功率降低5 倍以上；( 4 ) 栅极氧化物漏电功率降低1 0 倍以上。英特尔公司的工艺水平处于业界的领先水平，但是至于其工艺技术中采 用的金属栅高k 栅介质的具体材料，出于商业机密，外界尚不得而知。 2 高kh f 0 2 s i 0 2m o s 器件的特性研究 1 2 金属栅高k 栅介质的应用 1 2 1 高k 栅介质的应用 1 2 1 1s i 0 2 减薄对器件性能的影响 1 影响阈值电压的短沟效应及所带来的超薄栅氧化层问题 沟道长度减小到一定程度后，源、漏结的耗尽区在整个沟道中所占的比重增 大，栅下面的硅表面形成反型层所需的电荷量减小，因而阈值电压减小。为抑制 短沟效应，获得好的器件特性，要求栅对沟道电荷的控制能力应远远大于漏对沟 道电荷的控制能力，于是希望栅氧化层厚度t o x 随沟道长度的缩小而同时缩小。 如对于6 5 r i m 的c m o s 工艺，在1 1 v 的电源电压下工作时，栅氧化层厚度约为 1 2 r i m ，这一厚度大约相当于3 5 层硅原子的厚度1 3 j 。由于直接隧穿，能够引起栅 泄漏电流随栅氧化层厚度的下降而指数上升。研究表明，在栅压1 5 v 的条件下， 当栅氧化层的厚度由3 6 a 下降到1 5 a 时，栅电流密度约增加了十个数量级 3 1 。虽 然由于驱动电流与沟道长度成反比而隧穿电流与沟道长度成正比，仅从对小尺寸 m o s f e t 本身的性能看隧穿电流不一定严重影响器件的i v 特性，但对于整个集 成电路来说，隧穿电流的增加使关态泄漏电流增加，从而导致集成电路关态功耗 的增加。据估算，采用纯s i 0 2 的栅介质可接受的最小厚度在1 5 n m 左右【4 j 。对于 超薄栅介质的问题，可能的解决办法主要来自以下三方面： ( 1 ) m o s f e t 的栅介质厚度不再随沟道长度的缩小而减薄，因此对于短沟效应 的抑制只能依靠降低硅耗尽层宽度，即提高衬底掺杂浓度或采用特殊的掺杂，如 h a l o 掺杂来实现。但高的衬底掺杂浓度随之会带来严重的体效应和体泄漏电流以 及带间隧穿电流等问题。 ( 2 ) 改变m o s f e t 器件的结构。通过双栅结构增加栅的控制能力，可望进一 步缩小器件而不必减薄栅介质层，但随之带来了工艺的复杂性。 ( 3 ) 采用高介电常数的新型栅介质材料即通常所说的高k 栅介质代替介电常 数为3 9 的s i 0 2 ，可以在保持等效厚度不变的条件下，增加绝缘层的物理厚度， 因而可大大减小直接隧穿效应电流和栅介质层上承受的电场强度。这其中包含着 的材料和工艺研究方面的研究是目前的热门研究课题，本文研究了高k 栅介质 m o s f e t 的工艺。 2 量子效应及影响器件寿命的热载流子效应 由于c m o s 在按比例缩小过程中电源电压没有和器件尺寸相同的比例减小， 使得器件内部的电场增强。尤其是当m o s 晶体管沟道长度缩小到o 1 9 m 以下时， 电场将变得更强。例如当电源电压为1 v ，t o x 为2 r i m 时栅氧化层中的电场强度可 第一章绪论 接近5 m v c m ，而硅中的电场强度也会超过1 m v c m 。反型层量子化使反型层中 的电荷不能再被近似看成为在s i s i 0 2 界面的一薄层，而是在反型层中呈一定的分 布，其分布的峰值通常在界面以下约1 0 a ，并出现能级分裂。这使得等效的栅氧 化层电容减小，相当于等效的栅氧化层厚度比实际的增加了3 矾，减弱了栅压 对沟道电荷的控制能力1 5 】。研究表明，当电场大于1 0 5 v c m 后，反型层量子化对 阈值电压的影响不可忽略，当电场等于1 0 w c m 时，反型层量子化可使阈值电压 增加约0 2 v ，从而使阈值电压的控制更加困难【6 】。 器件尺寸进入深亚微米沟长范围，器件内部的电场强度随器件尺寸的减小而 增强，特别在漏结附近存在强电场，载流子在这一强电场中获得较高的能量，平 均速度达到饱和，瞬时速度不断增大，成为热载流子。热载流子越过s i s i o ：势垒， 注入到氧化层中，不断积累，改变阈值电压，影响器件寿命。漏附近的耗尽区中 晶格碰撞产生电子空穴对，对于n m o s 管，碰撞产生的电子形成附加的漏电流， 空穴则被衬底收集，形成衬底电流，使总电流成为饱和漏电流与衬底电流之和。 衬底电流越大，说明沟道中发生的碰撞次数越多，相应的热载流子效应越严重。 而且，如果载流子获得足够高的能量，它们也有可能注入到栅氧中，甚至流出栅 极，产生栅电流。热载流子效应是限制器件最高工作电压的基本因素之一。 1 2 1 2 高k 栅介质应满足的要求 传统的s i 0 2 栅介质已经满足不了集成电路发展的需要，但要取代s i 0 2 栅介质 并不容易。作为m o s f e t 的新型高k 栅介质应该满足以下几个要求，见表1 1 。 1 具有高的介电常数，高的势垒和能隙。作为新型栅介质材料，它应具有比 s i 0 2 更高的介电常数。同时，在具有相同等效氧化厚度的条件下，新型介质材料 相对多晶硅或其他金属材料有更高的势垒，这是因为漏电流会随着势垒高度a e c 的降低而呈现指数升高【5 l 。 2 在s i 上有良好的化学稳定性。新型栅介质材料在s i 上化学稳定性要好， 保证其在m o s f e t 的生产工艺过程中尽量不与s i 发生反应，相扩散要小【7 】。 3 非晶态结构最理想。多晶结构栅介质中晶粒间界是漏电流的传输通道，此 外，多晶结构中晶粒的差异，会引起k 值的各向异性。单晶结构栅介质无多晶的 晶粒间界问题，且界面较佳，但只能由分子束外延( m b e ) $ 1 j 备。而非晶结构材料 是各向同性的，不存在晶粒间界引起漏电流增大的现象，比较容易制备，是新型 栅介质材料的理想结构哺l 。 4 界面质量应较好。新型栅介质材料与s i 之间有一个良好的界面，即界面态 密度和缺陷密度要低，尽量接近于s i 0 2 与s i 之间的界面质量 9 1 。 4 高kh f 0 2 s i 0 2m o s 器件的特性研究 表1 1 新型高k 材料必须具备的性质 项目期望值和要求 介电常数( 1 【) 1 0 ，但是不能太高。( 以2 0 左右为宜) 栅极电容 3 0f f i t m 2 栅极漏电流 1a e r a 2 界面态密度 1 0 1 2 e m 2 界面热力学性质 热稳定性良好；不与衬底发生反应而形成合金 或化合物；无界面互扩散 界面势垒能带结构 接近或者大于s i 0 2 s i 界面势垒高度，能隙较 大，e g 最好大于5 e v 结晶性质薄膜一般为非晶体，晶化温度要高 工艺兼容性与c m o s 工艺兼容 1 2 2 金属栅取代传统多晶硅栅 自从第一个晶体管发明以来，经过四十多年的飞速发展，晶体管的横向和纵 向尺寸都迅速缩小。根据i t r s ( i n t e m a t i o n a lt e c h n o l o g yr o a d m a p f o r s e m i c o n d u c t o r ) 2 0 0 4 的预测，到2 0 1 8 年晶体管的特征尺寸将达到7 n m 。尺寸的持 续缩小使晶体管的性能( 速度) 不断提高，也使得我们能够在相同面积的芯片上集 成更多的器件，集成电路的功能越来越强，同时降低了单位功能成本。在现代 m o s 工艺技术中，栅极大多采用简并掺杂的多晶硅。多晶硅栅工艺有以下优点： ( 1 ) 源漏注入时，可以利用多晶硅栅做掩膜实现源漏掺杂的自对准；( 2 ) 多晶硅和 s i 0 2 的界面稳定性好；( 3 ) 通过改变多晶硅的掺杂可以使m o s f e t 的阈值电压变 化l v 左右。一般在l i m a 或更大尺寸的c m o s 工艺中，n m o s 管和p m o s 管的 栅均采用n + 多晶硅。这使得n m o s 管的阈值电压偏低，而p m o s 管的阈值电压 偏高。为了得到合适的阈值电压，n m o s 管沟道区注入的杂质类型与衬底杂质类 型相同，为表面沟器件，而p m o s 管必须注入与衬底杂质类型相反的杂质，为埋 沟器件。当晶体管的尺寸进一步缩小进入亚微米阶段时，开始采用双栅工艺，即 n m o s 管采用n + 多晶硅栅，p m o s 管采用p + 多晶硅栅。这样n m o s 管和p m o s 管中用来调节阈值电压的沟道注入的杂质类型和衬底的杂质类型都是相同的，都 为表面沟器件，能更好地抑制短沟道效应s c e ( s h o r tc h a n n e le f f e c t ) 。但是当传统 的多晶硅栅晶体管尺寸缩小到一定程度后，将出现多晶硅耗尽效应和p m o s 管硼 穿通效应以及过高的栅电阻，将阻碍晶体管性能的提升，成为进一步提高c m o s 器件性能的瓶颈。为了解决这些问题，研究人员进行了大量的研究工作以寻找合 第一章绪论 5 适的替代技术，难熔金属栅被认为是最有希望的替代栅。甩金属作栅电极，可以 从根本上消除多晶硅栅耗尽效应和p m o s 管的b ( 硼) 穿透效应，同时获得非常低 的栅极薄层电刚1 0 l 。另外，研究发现当栅介质为h i d 2 或t a 2 0 5 等高k 介质时，多 晶硅栅的热稳定性变得比较差，并且会产生费米钉扎效应，使得栅功函数很难被 调节，是引入高k 栅介质的一个障碍。而金属栅则能很好的与下一代栅介质材料 如高k 栅介质兼容，有效地克服费米钉扎效应。本小节介绍制备难熔金属栅器件 需要考虑的情况，以及一些相关的工艺技术。研究表明难熔金属是多晶硅栅最有 希望的替代者，它可以很好的解决多晶硅栅存在的问题，而多晶硅栅存在的问题 是4 5 r i m 技术代以下必须考虑的，主要包括： 1 多晶硅耗尽、硼扩散和栅极薄层电阻的增加 在长沟器件中，m o s f e t 多晶硅栅的作用近似与金属电极的作用相同。但是 实际上，当在m o s f e t 的栅上加一定的栅压后，在重掺杂多晶硅中的多晶硅和二 氧化硅界面附近形成一薄层耗尽层，当栅氧化层较厚时，多晶硅耗尽薄层的影响 可以忽略。但是随着m o s f e t 特征尺寸的减小，栅介质层不断减薄，当栅氧化层 厚度小于1 0 n m 后，多晶硅耗尽层的影响无法忽略，必须考虑这一耗尽层对器件 阈值电压和i v 特性带来的影响，这就是所谓的多晶硅耗尽效应【8 】。 另外，对于双掺杂工艺，通常p + 多晶硅栅中注入硼实现掺杂，为降低栅电极 的电阻，需要注入的剂量很大，还必须通过高温下退火激活杂质。一般是在 9 5 0 1 0 5 0 的温度下退火数秒。硼原子很小，在如此的高温下，硼在硅和二氧化 硅中的扩散系数很高。于是在高温退火过程中，硼扩散进入甚至穿透栅氧化层。 栅氧化层硼扩散将使器件的跨导和亚阈斜率退化。 m o s 技术的发展，栅电极的薄层电阻并不随器件的缩小而减小，相反，薄层 电阻却由于线宽缩小而增加。因此，当集成电路进入深亚微米以后，对栅电极电 阻率的要求成为c m o s 技术中非常严峻的问题，目前即使采用多晶硅复合结构的 电阻率仍然很高。因此，对于以上栅电极中多晶硅耗尽、硼扩散和电阻率等问题， 亟需寻找新的栅极材料体系。如果采用金属栅的话，可以从根本上消除多晶硅栅 耗尽效应，也可以消除多晶硅栅存在的p m o s 管的b 穿透薄栅氧化层进入硅衬底 的问题。同时，金属栅也具有非常低的栅极薄层电阻。 2 多晶硅栅与高k 介质不兼容 如果采用了新型的高k 栅介质，多晶硅等栅电极材料与它们之间会出现严重 的不兼容问题。首先由于高k 绝缘层表面光学声子和沟道反转层电荷载流子之间 的耦合作用，高k 绝缘层多晶硅栅极结构的沟道迁移率急剧降低。采用金属栅替 代多晶硅栅后，可以消除远程库仑散射效应，有效抑制高k 栅介质中表面软声子 散射引起的沟道载流子迁移率下降，与多晶硅栅高k 介质相比，金属栅高k 介 质栅结构具有更高的电子和空穴迁移率。其次，多晶硅栅与高k 介质接触时，会 6 高kh f 0 2 s i 0 2m o s 器件的特性研究 引起费米能级钉扎效应。所谓费米能级钉扎，是指栅极的费米能级被固定于某一 位置，从而造成栅极的有效功函数与其在真空中或s i 0 2 相比发生变化。而且它们 的费米能级一般被钉在于禁带中央附近。这样的话，栅电极的功函数和器件的阈 值电压就难以根据器件和电路性能的需求进行有效的调整。所以就涉及到以下的 问题需要讨论。 1 2 3 金属栅材料的选择 制备金属栅器件，我们首先考虑的因素就是栅材料的选择问题，我们在决定 选择何种材料作为栅材料时要考虑很多因素。比如：( 1 ) 与c m o s 工艺的兼容性 ( 如热稳定性，可刻蚀等) ；( 2 ) 对栅介质可靠性的影响；( 3 ) 工艺的可扩展性( 如高 k 栅介质) 【l l 】。除了上面的因素以外，我们选择的最主要考虑的因素是栅功函数的 匹配问题。由于栅功函数直接影响器件的阈值电压出) 和晶体管的性能。为了获 得良好的性能，我们必须选择合适的栅功函数使n m o s 和p m o s 管的阈值电压 对称并适当低【1 2 1 。对于先进的新结构的器件t b 超薄体，d gf e t - 双栅场效应管， f d s o im o s f e t o 全耗尽s o i 金属氧化物半导体场效应管) 而言，栅功函数尤为重 要。这些新器件结构，很多都是工作在全耗尽的工作模式下，衬底掺杂浓度很低 甚至未掺杂。这样可以避免掺杂引起的阈值浮动d f e ( d o p a n tf l u c t u a t i o ne f f e c t ) ， 减少了杂质对沟道区载流子的散射作用，提高了载流子的迁移率，获得了更高的 驱动电流。但是这样做的结果是我们不能采用向沟道内注入杂质的方法来调节阈 值电压，只能通过改变栅极的功函数来调节器件的阈值。对栅电极功函数的调节 能力有比较高的要求。传统的体硅晶体管和新结构的器件( u t b 和d gf e d 对栅 功函数有不同的要求。如图1 2 所示，在传统的体硅n m o s 管要求有效栅功函数 接近导带底；体硅p m o s 管要求有效栅功函数接近价带顶；d g n m o s 要求有效 栅功函数在本征费米能级上面0 3 e v 附近，而d gp m o s 要求有效栅功函数在本 征费米能级下面0 3 e v 附近l i 引。 巾。扣硼k 口叫加d g 巾。扣d g 9 。扣m k 譬fz r m g _ 旷r f 一咤 咖 图1 2 不同结构器件所要求的有效栅功函数以及部分金属元素在真空中的功函数 第一章绪论 7 从图1 2 我们可以看出体硅p m o s 管和n m o s 管对有效栅功函数的要求差异 较大，我们通常需要引入两种不同的金属材料，使它们的功函数分别满足p m o s 管和n m o s 管的需要。而d g 、u t b 器件的p m o s 管和n m o s 管所需的有效栅 功函数之差较小。因此我们可以只引入一种金属材料做栅电极，同时通过适当的 技术对栅功函数进行调节来满足我们的要求。 迄今为止，研究人员已经研究了诸多可制作金属栅的材料。如：纯金属、金 属硅化物、金属氮化物、金属氧化物、金属合金等【1 4 】。虽然已经找到了一些比较 适合做栅材料的金属，但要实际应用还有很多的研究工作需要去做，是目前国际 上的研究热点。金属栅材料的要求为： ( 1 ) 与接触的栅介质的热稳定性和化学稳定性要好。因为金属栅在c m o s 工 艺中会直接承受高温环境，而高温退火之后晶体管可能会引入一些不必要的缺陷。 ( 2 ) 替代多晶硅后不对器件参数造成影响。 根据以上要求确定选择金属栅电极的两种不同的方案： 方案一：选择近中带的同一种金属作为p m o s 和n m o s 器件的栅电极，但由 于其功函数不可调，通常只适于s o i ( s i l i c o no ni n s u l a t o r ) 、双栅晶体管以及f i n f e t 器件的应用需求； 方案二：采用金属栅。选择功函数分别靠近s i 价带和导带的金属材料( p m o s 功函数约为5 2 e v ，n m o s 功函数约为4 1 e v ) ，作为p m o s 和n m o s 器件的栅极， 其作用相当于p + 和n + 多晶硅栅。这样的话，就能够获得较低的阈值电压。当前的 研究已经集中于研究双金属栅与高k 介质的集成技术。 通过以上对难熔金属栅的介绍使我们了解到，难熔金属做栅电极能够有效的 克服传统的多晶硅栅存在的多晶硅耗尽效应、p 管的硼穿透效应和过高的栅电阻， 并且与高k 栅介质兼容性好，能够克服费米钉扎效应，具有很好的栅功函数调节 能力，能够很好的满足集成电路发展的要求。随着晶体管尺寸的持续缩小，难熔 金属栅更适合新结构器件的要求，具有很好的应用前景。虽然传统的多晶硅栅在 今后一段时间内仍然占据主流地位，但是随着集成电路产业的发展，难熔金属栅 必将显示出越来越强的竞争力。 1 3 小结及论文内容安排 虽然采用金属栅高k 栅介质新型材料的晶体管已经投产，但是我国能投产的 最高技术水平与国际先进技术差距还是很大，并且关于新型的金属栅高k 栅介质 材料的晶体管的应用尚处于研究之中。因此，对于我国的科研工作者而言，仍有 很多的工作要做，这其中就包括关于金属栅高k 栅介质晶体管的研究。研究中， 3 高kh f 0 2 s i 0 2m o s 器件的特性研究 必须要解决阻碍金属栅高k 栅介质得以应用的各种问题。本论文研究了原子层淀 积m d ：a t o m i cl a y e rd e p o s i t i o n ) 方法制备的具有堆叠栅介质结构的h f 0 2 高k 栅介质材料。用i s e 模拟了堆叠m o s 器件的缺陷位置和类型对高kh f 0 2 堆叠结 构器件泄漏电流的影响。在本章中重点介绍了多晶硅栅介质及s i 0 2 在当前的应用 情况，给出了高k 栅介质取代传统s i 0 2 的发展趋势，同时给出了金属栅的优点、 金属栅材料的选择条件及其取代传统多晶硅栅的前景。 本论文的主要内容安排如下： 第一章主要介绍了传统多晶硅栅s i 0 2 栅介质器件在新世纪面临的问题，并介 绍了替代传统多晶硅栅s i 0 2 栅介质器件的金属栅高k 堆叠结构器件。本章主要 讨论新型高k 栅介质及金属栅的选择。 第二章介绍了制备高k 栅介质薄膜所需要的各种方法及制作金属栅的各类型 方法的总结，并提出用a l d 制备高k 栅介质薄膜是最优方法，全硅化是制备金 属栅的最优方法。 第三章介绍了本论文模拟所需要的软件i s e t c a d 。在其材料库中添加了新 型材料h f 0 2 ，并对器件模拟所需要的模型进行了选择。 第四章探讨了影响栅泄漏电流的模型。研究了缺陷的密度及位置对器件特性 的影响，模拟了金属栅高kh 幻2 s i 0 2 堆叠器件的击穿特性，对其可能产生的机 理模型进行了分析。 第五章对论文进行了总结，并且对高kh f 0 2 s i 0 2 堆叠结构器件的应用及缺点 进行了展望。 第二章金属栅高k 栅介质主要制备工艺 9 第二章金属栅高k 栅介质主要制备工艺 2 1 常见高k 栅介质薄膜制备方法 近些年来，开发出了许多制备高k 栅介质薄膜的新技术和新方法。总体上可以归为 以下四大类：化学气相沉积、原子层淀积、激光脉冲沉积和物理气相沉积。其中原子层 淀积和激光脉冲沉积由于制备的高k 薄膜的质量非常优越，已经成为制备新型栅介质的 主要方法。 2 1 1 化学气相沉积法 化学气相沉积( c v d ：c h e m i c a lv a p o rd e p o s i t i o n ) 是高k 介质薄膜制备的主要方法。 把含有构成薄膜元素的一种或几种化合物，单质气体供给基板，借助气相反应或在基板 表面上的化学反应，生成所需要的固态薄膜。它具有以下优点： ( 1 ) 可以任意控制薄膜的组成，制备出全新结构和组成的材料； ( 2 ) 可以在低于薄膜组成物质熔点的温度下制备薄膜； ( 3 ) 所成的膜均匀，方向性小； ( 4 ) 可获得纯度很高的薄膜。 c v d 装置一般包括：反应气体的供给和计量装置、加热和冷却装置、反应废气的 排放装置。图2 1 给出了典型的c v d 反应器结构原理图。在c v d 装置中采用各种物理 手段，已开发出了许多新的制备薄膜的方法如p e c v d ( p l a s m a - e n h a n c e dc h e m i c a lv a p o r d e p o s i t i o n ) 、激光辅助c v d ，l c v d ( l a s e rc h e m i c a lv a p o rd e p o s i t i o n ) 和m o c v d ( m e t a l o r g a n i cc h e m i c a lv a p o rd e p o s i t i o n ) 法等。 p e c v d 法是利用电能将能量祸合到反应中去，使气体处于包含大量正离子和负离 子的等离子体中，等离子体可以促进气体分子的分解、化合、激发和电离过程，促进反 应活性基团的形成，从而使许多高温下才能发生的反应在较低的温度下发生。由于它避 免了高温工艺，可随意调整薄膜中组分含量，得到清晰完整的界面，适应了当前大规模 集成电路生产工艺向低温工艺发展的趋势。但p e c v d 法重复性较差，制得的膜中易含 有较多的杂质，限制了它的应用。 l c v d 法是利用激光光子与反应气体分子或衬底表面分子相互作用，实现激光诱导 促进化学气相沉积。按激光作用的机制可分为激光热解沉积和激光光解沉积。激光热解 沉积用波长长的激光进行，如y a g 激光、缸离子激光等。激光光解沉积要求光子有大 高k h f o j s i 0 2 m o s 器件的特性研究 的能量，用短波长激光如紫外，超紫外激光进行。l c v d 法与c v d 法相比较，其特点 是：可选区沉积；可局部加热；可获得快速非平衡结构的沉积层；沉积速率高等。 n：兰! | 竺掣! 竺 j l i 阱 刚一 一 d i 瑚d _ 山 2 12 物理气相沉积法 图2i 典型c v d 反应器结构原理圈 物理气相沉积主要有溅射法、真空蒸发法、离子柬沉积等制备技术。溅射法是利用 荷能粒子轰击靶材表面，使固体原予( 或分子) 从表面射出形成溅射物流，沉积于基底表 面形成薄膜。溅射法包括：射频溅射、磁控溅射及离子束溅射等。由于溅射物流具有较 高r 十几至几十电子伏特) 的能量，到达基底表面后能维持较高的表面迁移率。所以t 溅 射法具有如下的一些优点： f 1 1 制得膜层的结晶性能较好，控制好溅射参数，易获得单晶膜层； f 2 1 基片温度较低： f 3 1 与集成技术兼容性好； ( 4 1 制得的薄膜不需要或只需要较低的热处理。 其缺点是薄膜的组分比与靶材有所不同、溅射速率低、生长速度慢。溅射镀膜技术 其实比热蒸发还古老。在溅射过程中，真空系统通入少量的惰性气体( 如氩气) ，在电场 的作用下惰性气体分子放电产生离子( a n ，惰性气体离子经偏压加速轰击靶材表面， 使靶材表面的分子或原子喷射出来后沉积在基片上。如果在溅射过程中同时通入少量的 活性气体( 反应气体) ，使反应气体的原子和靶材的原子在基片上形成化舍物薄膜，就叫 反应溅射。 i 第二章金属栅高k 栅介质主要制备工艺 2 1 3 激光脉冲沉积法 19 6 5 年h m s m i t h 和a et u r n e r 报道了使用红宝石激光器p l d ( p u l s e dl a s e r d e p o s i t i o n ) 蒸发金属并使之沉积在真空反应腔【1 5 】。之后，p l d 技术才开始越来越被业界 广泛关注并迅速成为沉积工艺中非常重要的技术。 l 2 衄) 的电介质在施加了击穿条件之后( 一定的恒压或 恒流) ，会发生硬击穿现象。而对于超薄的氧化层薄膜( q 衄) 施加了击穿条件 ( 一定的恒压或恒流) 之后人们发现了软击穿的现象，在超薄的电介质薄膜中人 0 0 0 0 0 1 1 1 1 1 0 x x x x 0 0 0 0 0 1 8 6 4 2 q暑o：口苎罩u口一歪q 第四章高kh f 0 2 s i 0 2m o s 器件性质的研究 4 l 们发现往往会先发生软击穿现象，然后经过多次的然击穿之后最终导致硬击穿现 象的发生。 整个薄膜击穿的机理主要体现在两个方面： ( 1 ) 软击穿是由薄膜上的缺陷导致的； ( 2 ) 倍增击穿的发生是由于连续发生软击穿从而导致了栅漏电流不断的增大 ( 其中在逐步击穿的过程中，由于软击穿导致漏电流是和栅的面积无关的) ，并最 终导致硬击穿的发生。 4 3 3 软击穿和硬击穿的模型 m h o u s s a 等人解释了缺陷导致软击穿的原因【3 4 】。在薄膜两端施加应力期间， 在薄膜层两端的界面处将不断地产生电子陷阱即我们所说的缺陷，这些缺陷将随 机地占据h f 0 2 层中的晶格位置，如图4 1 3 所示。在缺陷周围定义一个半径为r 的球形，当包围两个相邻陷阱的球覆盖对方时，或者两个相邻陷阱之间的距离小 于一定的距离时，这两个相邻陷阱之间就有可能导电了。当s i 0 2 层中产生足够的 陷阱，并且这些陷阱都聚集在一起时，就会在薄膜中形成一条渗透通道，这样系 统电流会急剧地增加，即发生了软击穿的现象1 3 5 1 1 3 6 。 图4 1 3 陷阱积累引起软击穿的示意图 而k e n j io k a d a 等人用倍增软击穿模型也比较成功的解释了h f 0 2 和s i 0 2 叠层栅发生硬击穿的原因【3 。图4 1 4 中给出了先发生由于缺陷而产生的软击穿导 致漏电流逐渐增加并直到发生h b d 的机理示意图。通过在栅上加上电应力( 图 4 1 4 初始状态) ，在高k 和中间s i 0 2 过渡层的缺陷将导致导电通道的形成。这个 导电通道将在高k 栅上诱导s b d 的产生( 图4 1 4 第一层击穿) 。迸一步的应力将 会导致在不同缺陷处的连续的发生s b d 并且漏电的增加说明了缺陷的增加 3 8 1 3 9 】。 在中间层的缺陷的产生最终将会导致在s i 0 2 中间层导电通道的形成( 图4 1 4 硬 击穿) 并且这种在栅电介质中导电通道的形成最终会导致h b d 的发生 4 0 1 1 4 。 4 2 高kh f 0 2 s i 0 2m o s 器件的特性研究 图4 1 4 模型击穿示意图 4 4 本章小结 本章讨论了超薄氧化层的漏电流传导机制，通过仿真比较得出直接隧穿在器 件栅氧层较薄的情况下对器件栅电流影响较大，高k s i 0 2 堆叠结构能够很好的抑 制直接隧穿效应，而f - n 隧穿则在器件栅氧层较厚时对器件影响较大。缺陷在击 穿特性仿真中值得很好的研究，模拟研究表明缺陷密度不超过1 0 1 2 c m 2 时器件能 够保持良好的器件特性。栅介质在击穿时，栅漏电流会变得非常的大，而高的缺 陷密度，缺陷在介质层中的位置都大大的影响了栅漏电流，缺陷遍布整个栅的时 刻，电流急剧变大而发生击穿。换言之，击穿发生时，整个栅几乎都有损伤。 第五章结论与展望 4 3 第五章结论与展望 随着集成电路工艺的不断发展，c m o s 器件尺寸也随之缩小，尤其是在4 5 n m 甚至 更小的工艺节点下，传统的s i 0 2 栅氧化层介质厚度已减薄至原子尺度范围，电子的直 接隧穿效应将导致栅介质的泄漏电流急剧增大，器件可靠性随之下降。这严重阻碍了器 件尺寸按照m o o r e 定律逐渐缩小的趋势。采用金属栅高k 栅介质材料组合的m o s f e t 取代传统的多晶硅栅s i 0 2 组合，已经成为解决这些问题的有效方法之一。 本文主要工作包括介绍了制备高k 栅介质薄膜以及制作金属栅的常用方法，并应用 软件i s e t c a d 模拟缺陷在高k 堆叠介质中不同的位置及类型对器件泄漏电流的影响， 讨论超薄氧化层的漏电流传导机制，进而总结金属栅高k 堆叠介质器件的优点及其应 用前景。 首先，深入分析了传统多晶硅栅s i 0 2 栅介质器件现在所面临的问题，据此提出了 替代传统多晶硅栅s i 0 2 栅介质器件的金属栅高k 堆叠器件，并讨论了新型高k 栅介质 及金属栅的选择。探讨了制备高k 栅介质薄膜所需要的各种方法及制作金属栅的各类型 方法，并得出如下结论：制各高k 栅介质薄膜的最优方法是使用a l d ，而是制备金属 栅的最优方法是全硅化方法。 本文在模拟软件i s e t c a d 的材料库中引入了所需要的新型材料h f 0 2 ，并深入分 析了模拟器件所需要添加的模型，并进一步对器件的模型参数进行了合理优化，进而确 定了衬底掺杂浓度，栅介质尺寸及其他要素。通过模拟仿真金属栅高k 堆叠器件的工 作特性，并具体讨论了超薄氧化层的漏电流传导机制，得到了如下结论：在器件栅氧层 较薄的情况下，直接隧穿对器件栅电流影响较大，而在器件栅氧层较厚时，f - n 隧穿对 器件的影响则更为明显；在击穿特性的改善方面，缺陷的仿真具有重要的意义，模拟研 究表明：缺陷密度不超过1 0 1 2 c m - 2 时器件能够保持良好的器件特性。在此基础上，还分 析了栅介质击穿的可能性模型。 虽然采用金属栅高k 栅介质新型材料的晶体管已经投产，但是我国能投产的最高 技术水平与国际上的差距依然很大，并且关于新型的金属栅高k 栅介质材料的晶体管 的应用尚处于研究之中。因此，对于我国的科研工作者而言，仍有很多的工作要做，这 其中就包括关于金属栅高k 栅介质晶体管的研究。由于原子层淀积制备的新型超薄 h f 0 2 s i 0 2 堆叠介质薄膜具有比较优良的表面界面特性，金属栅高k 栅介质材料组合的 m o s f e t 取代传统的多晶硅栅s i 0 2 组合必将成为未来大势所趋。 但是，采用金属栅高k 介质器件结构还是有很多方面需要研究的： ( 1 ) 高k 栅介质和金属栅的淀积工艺一直是业界迫切需要解决的问题，a l d 工艺可 4 4 高kh f 0 2 s i 0 2m o s 器件的特性研究 以淀积出高质量的薄膜，但是其效率的低下仍然是一个需要解决的问题，如果改进和开 发新的工艺来提高生产效率，需要做进一步的研究。 ( 2 ) h f 0 2 介质层与s i 衬底之间的s i 0 2 中间层，会对m o s 器件的工作起到至关重要 作用的。s i 0 2 中间层的存在可以增加载流子的迁移率，同时也会增加介质层的等效氧化 层厚度e o t 。控制并优化s i 0 2 中间层厚度是一个值得研究的课题。 ( 3 ) 虽然金属栅高k 栅介质能够很好的弥补多晶硅栅高k 栅介质的不足，但其自身 还是有费米钉扎效应等待进一步的完善和解决。 致谢 4 5 致谢 这篇论文是在我的导师刘红侠教授的指导下完成的，真诚地感谢刘老师的悉心指 导。在研究生学习期间，我的每一个进步与成绩无不渗透着我的导师刘红侠的心血。刘 老师治学严谨、学识渊博、品德高尚、平易近人，在我学习期间不仅传授了做学问的诸 多方法，还传授了做学问的态度和做人的准则，这些都将使我终生受益。论文从选题到 定稿，中间有诸多周折，皆得益于导师的悉心点拨和指导。 在此，还要感谢郝跃教授的悉心教育和培养。 在我的研究生生活中，实验室的兄弟姐妹对我的生活、学习都给予了无私的关心和 帮助，给我提供了一流的科研环境以及融洽、积极的科研氛围，我和他们一起度过了一 段充实难忘的岁月，他们是栾苏珍博士、匡潜伟博士、周文博士、高博博士、蔡乃琼师 姐，正是在他们的指导帮助下，我顺利完成了我的论文。 特别感谢匡潜伟博士，蔡乃琼师姐在课题刚开始的时候无偿给予的资料，感谢我的 同窗席改娟、李一天、唐保军、徐靖、骆磊、尹湘坤在学习中给予的帮助；感谢实验室 中其他所有成员给与的帮助，在实验室的学习和生活中与每位成员学到了很多，对我个 人有很大的帮助；感谢同宿舍的保慧琴、倪娜、董博辉在生活上