（微电子学与固体电子学专业论文）视频解码芯片的物理设计研究.pdf

摘要 摘要 集成电路特征尺寸进入深亚微米阶段，互连线延迟、信号完整性、天线效应、 i rd r o p 电压降和电迁移等问题成为物理设计的瓶颈，制约着集成电路的发展。 同时，系统规模的增大和复杂性的提高，使得口硬核复用被更广泛的采用，给 物理设计带来了新的挑战。应对这些问题，物理设计需要新的设计方法和设计流 程。 本论文完成视频解码芯片的物理设计，涉及深亚微米、多m 硬核复用、数 字模拟信号干扰等多个难点，且规模较大，复杂性较高，具有代表性和研究意义。 布局规划是物理设计的第一步，在芯片的整个物理设计中占有相当重要的地位， 不仅仅决定芯片的面积、性能，甚至决定整个设计的成败。本文首先在布局规划 阶段，在面积确定、软模块布局、坤硬核布局和电源网络布局等方面，针对设 计本身的难点，进行了较为深入的研究。在布局规划阶段考虑对于后续物理设计 步骤的影响，得到更完善的布局规划，以减少迭代次数，从而缩短设计周期。 在重点研究布局规划的基础上，本文完成了物理设计的后续步骤，并对其中 的关键环节，如标准单元布局、时钟树综合、一般信号的布线和时序分析等方面 进行了设计优化。设计的g d s i i 版图文件，经过验证，满足时序要求和达到预定 的电路功能，并通过了d r c 和l v s 检查，可以交付流片。 本文的研究结果对于深亚微米工艺下，多i p 硬核复用的大规模物理设计， 具有一定的创新性意义和应用价值。 关键词：物理设计；布局规划；深亚微米；多i p 硬核复用 a b s t r a c t a st h ev l s i ( v e r yl a r g es c a l ei n t e g r a t e dc i r c u i t s ) a r es e a l e di n t ov e r yd e 印s u b - m i c r o m e t e r ( v d s m ) d i m e n s i o n s i n t e r c o n n e c t i n nd e l a y , s i g n a li n t e g r i t y , a n t e n n ae f f e c t , i rd r o pa n d e l e c t r o - m i g r a t i o nh a v eb e c o m et h eb o t t l e n e c ki nt h ep h y s i c a ld e s i g n , w h i c hl i m i t st h ef u r t h e r d e v e l o p m e n to ft h ev l s i a tt h es a m et i m e ，t h es c a l ea n dc o m p l e x i t yo fs y s t e ma r ei n c r e a s e d ， w h i c hm a k e st h ei pc o r er e u s i n gw i d e l ya p p l i e d , a n db r i n g sn e wc h a l l e n g et ot h ep h y s i c a ld e s i g n t h e r e f o r e ，n e wd e s i g nm e t h o d o l o g ya n dd e s i g nf l o wa r er e q u i r e di np h y s i c a ld e s i g nt os o l v et h e s e p r o b l e m s t h ep h y s i c a ld e s i g no fv i d e od e c o d e rc h i p ，i m p l e m e n t e di nt h i sp a p e r , i sr e p r e s e n t a t i v ea n d h a sar e s e a r c hm e a n i n g f o rt h er e a s o nt h a tt h i sd e s i g ni n c l u d e ss o m ed i f f i c u l tp o i n t s ，s u c ha s v d s m ，m u l t i p l ei pc o r e sr e u s e ，t h ed i s t u r b a n c eb e t w e e nd i g i t a ls i g n a la n da n a l o gs i g n a l ，a n dt h e d e s i g ni si nl a r g e rs c a l ea n dm o r ec o m p l e x f l o o r p l e n , t h ef i r s ts t e pi np h y s i c a ld e s i g n , d e t e r m i n e s n o to n l yt h ea r e aa n dp e r f o r m a n c eo f t h ed e s i g n , b u ta l s ow h e t h e rt h ed e s i g ni sas u c c e s so rf a i l u r e a tf i r s t , t h i sp a p e rf o c u s e so nt h ed e s i g nk e yp o i n t si nt h ef l o o r p l a n , s u c ha sa r e a , s o rm o d u l e p l a c e m e n t , i ph a r dc o r e sp l a c e m e n ta n dp o w e rn e t w o r kp l a c e m e n t , a n dh a sad e e pr e s e a r c ho n f l o o r p l a n i no r d e rt oo b t a i nm o r ep e r f e c tf l o o r p l a nr e s u l t , t h ei n f l u e n c e so nt h ef o l l o w i n gs t e p so f t h ep h y s i c a ld e s i g na r ec o n s i d e r e d a sar e s u l t , t h en u m b e ro fi t e r a t i v ei sd e c r e a s e d ，i no r d e rt o s h o r t e nt h ed e s i g nt i m e w h a t sm o r e ，t h i sp a p e rc o m p l e t e st h ef o l l o w i n gs t e p so ft h ep h y s i c a ld e s i g n , b a s e do i lt h e f l o o r p l a n a n dt h ek e yp o i n t so f t h e s es t e p sa r eo p t i m i z e d ，s u c ha ss t a n d a r dc e l lp l a c e m e n e gc l o c k t r e es y n t h e s i s ，n o r m a ls i g n a lr o u t i n ga n dt i m i n ga n a l y s i s t h eg d s i il a y o u tf i l ec o u l df u l f i l lw i t h t h et i m i n gr e q u i r e m e n ta n di m p l e m e n tt h ea n t i c i p a t i v ef u n c t i o n t h i sl a y o u ti sh a n d e di nt ot a p e o u tf i n a l l y , a r e rf i n i s h e st h ed r ce n dl v s p r o c e s s t h er e s e a r c hr e s u l to f t h i sp a p e rh a ss o m eu s e f u li n n o v a t i v em e a n i n ga n da p p l i c a b l ev a l u ef u r l a r g es c a l ep h y s i c a ld e s i g n ，w h i c hh a sm u l t i p l ei pc o r e sm u s i n ga n di nv d s mt e c h n o l o g y 。 k e y w o r d s ：p h y s i c a ld e s i g n ；f l o o r p l a n ；v d s m ；m u l t i p l ei pc o r e su s a g e 独创性声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他 人已经发表或撰写过的研究成果，也不包含为获得北京工业大学或其它教育机构 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均 已在论文中作了明确的说明并表示了谢意。 签名：垄堑日期：2 丑签：业 关于论文使用授权的说明 本人完全了解北京工业大学有关保留、使用学位论文的规定，即：学校有权 保留送交论文的复印件，允许论文被查阅和借阅；学校可以公布论文的全部或部 分内容，可以采用影印、缩印或其他复制手段保存论文。 ( 保密的论文在解密后应遵守此规定) 签名：塑踅导师签名：冱，童麴垦日期：垒型 第】章绪论 第l 章绪论 1 1 课题背景及课题意义 物理设计是整个集成电路设计过程中与产品研制和生产直接相关的设计步 骤，直接关系到芯片的设计周期、生产成本和产品质量。集成电路的物理设计实 现是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是 否正确，而且也会极大程度的影响集成电路的性能、成本和功耗。近年来迅速发 展的计算机、通信、嵌入式或便携式设备中集成电路的高性能低功耗运行都离不 开集成电路物理版图的精心设计，现代集成电路设计中发展起来的全定制与 a s i c 设计、单元库和i p 库的建立，以及系统( s o c ) 设计的新概念和方法学也 无一不与集成电路物理设计密切相关。 1 1 1 物理设计面临的挑战 半导体产业的飞速发展给物理设计带来了新的挑战。在过去的4 0 年里，半 导体产业发展显著，体现在集成电路制造上最明显的就是特征尺寸成指数倍的减 小。图1 1 指出，从1 9 9 8 年的2 5 0 n m 到2 0 0 4 年的9 0 r i m ，业界已产业化的特征 尺寸以两年为周期( 0 7 1 x 减小量) 。图中黄色方块标出特征尺寸演变的实际时间， 蓝色方块预示到2 0 0 7 年产业化的特征尺寸要达到6 5 r i m ”。 图1 - 1 特征尺寸发展趋势图【1 】 f g1 - 1f e a t u r es i z et r e n d 【1 】 一l - 北京工业大学工学硕士学位论文 随着特征尺寸的缩小，芯片设计也已进入深亚微米阶段( v e r y d e e ps u b m i c r o n ， v d s m ) 阶段，电流、功耗、散热、更低电源电压、信号完整性( s i ) ，子波长 刻等电气和物理效应以及工艺可变性对芯片性能和良率的影响日益突出，导致芯 片物理设计更为复杂，更为困难。 由于系统复杂性越来越高，上市时间要求越来越短，设计的复杂性也相应成 指数性增加，导致设计生产率成为集成电路设计的首要目标。根据国际半导体协 会给出的国际半导体技术路线图( i n t e r n a t i o n a lt e c h n o l o g yr o a d m a pf o r s e m i c o n d u c t o r s ，简称i t r s ) 2 0 0 6 提出的设计挑战，设计生产率己成为集成电路 设计的技术挑战之一f 2 】，如表1 1 所示。在此前提下，口复用在集成电路设计中 被广泛应用。口核在物理设计中通常需要预摆放，对于后续物理设计步骤产生 诸多不利影响，对物理设计提出了更高的要求。同时，物理设计本身与集成电路 制造生产的紧密联系，也对设计生产率、功耗、可制造性和可靠性等设计挑战有 至关重要的影响。 c k 肠盯掣3 h 舶m m 4 咿盯j h ”甜 d “乒p 蜘w 们寸s y s t e m k m “曲i m l o f a b , m ”t i a e f f r w $ w ) c a 锄撕$ t r e e ，出自m h “ d e s i g n m i 呻f k 耳 玎乒砰值删m h m 事y h 衄日自呼n 啦a m sc ( ：- 4 e ) t l p a4 靠 0 口“ v * 虹f i c a t t e et t 虻“曲k ，p k l 6 d m o e s l f e * m a lv q d r m n 0 4 t m e t h g e e t k “h 咀c 虬 c m f h d w d k 4 n l 蟠坞蛔一们y 眦捆山5c _ r c t u t y 峨e 瓣m 抛_ o 何嘲y 。叩t 幽晒 p 洲o m p q o 口 l 哩i c r 卵m l l 町呲由m m i c - 酣# n k a 乜峨咄吖煳i m c l l c 呲，p a 叫印岫蚣妇 k b n q 6 d 棚h 栅v 2 “d 叩j c t 出崾- 出c 嘲。 4 h 口o f e # ) 珊批 a t e “酗”惦( m l n ( 3 b 9 , 监雠“目嘣t 嘲，蛐瑚盯，k t 舶i 址峰州h 螂d f t i 艟m , e k e m v l a y a t a ：m n t 艄批酗肛a l s r , 缸口吁c a 雠c “ l o 口d 跚删脚o 时”g 叫i n 2 凹可t n a y u s e f l 蛳i y l 坶t h e r m a l 柚帅 j 岫口 和给功能i o 供电的电源i o ( 3 3 v ) 。同时，给内核中 模拟部分和数字部分供电的电源i op a d 也是不同的。电源i op a d 的插入是在 门级网表中手动完成的。电源i op a d 的选择依据网表的要求来确定。 电源i op a d 排布与功能i op a d 排布不同，最大的难点在于确定电源i o p a d 的数目。要根据芯片的功耗和工作电压估计出总电流的大小，然后除以一 对p o w e rp a d 和g r o 眦dp a d 所允许通过的电流的最小值，得出的就是设计所允 许的p o w e r g r o u n dp a d 对的最少数目，在设计允许的情况下，应尽可能多地放 置p o w e r g r o u n dp a d ，这不但可以减小电源电压降，而且冗余的p o w e rp a d 和 b o n d i n gw i r e 也可以减少寄生电感，从而降低瞬间电流变化而导致的电压波动。 电源i o p a d 的数目与电源网格的布局相关，是电源网格的组成部分之一， 数目也要随电源网格布局的需要而改变。模拟部分的面积较小，只需要一对电源 供电即可。电源i op a d 要依据预留给模拟模块的位置摆放，需要一对给内核供 电的电源i op a d 和一对给模拟i op a d 供电的电源i op a d 。 对于数字部分，由于面积较大，电源i op a d 布局也复杂的多，其数目的确 定要先根据功耗和所选择p a d 所允许通过的电流预估最少数目，实际的数目可 以依据设计需要增加，以满足可靠性和电压降的需要，位置也要根据需要改变。 在插入时，电源i op a d 在功能i op a d 之间的插入要保持均匀。对于一些 高速传输的信号线，如时钟信号、总线传输信号能，周围要加上电源i 0p a d ， 以防止信号之间的干扰。 电源i op a d 排布要与电源网络布局相结合，其位置根据电源网络布局需要 和避免d r c 错误，进行调整。经过多次尝试并根据经验，一般功能i op a d 与 给内核供电的电源i op a d 的数目为3 ：1 ，在这个设计中功能管脚为3 6 7 个， 所以对于数字部分需要加上1 2 0 对p v d d l p v s s l ( 1 8 v ) ，4 0 对p v d d 2 p v s s 2 ( 3 3 v ) 。 i o p a d 排布的最终结果，如图3 4 所示。功能i o p a d 的排布和电源i o p a d 的排布经过时序、服d r o p 电压降和功耗检验符合要求，并且保证插入的电源i o p a d 的数量最少。i op a d 中间的空隙用f i l l e rc e l l 填充，以保证i op a d 上 v d d v s sr i n g 的连续性。 北京工业大学工学硕士学位论文 3 5 i p 硬核的布局 图3 - 4 i o p a d 排布图 f i g3 - 4t h ep l a c e m e n to f i op a d 由于复用的m 核越来越多，系统规模越来越大，层次化的核复用被普遍 采用。在硬核复用中引入的层次化是指在版图中同时存在系统级的版图和模块级 的版图。模块级的版图为子模块内部的版图，如i p 硬核的版图，系统级的版图 则由布局规划和全局互连线的连接决定。印硬核可以放在软模块外，也可以布 在软模块的内部。 视频解码芯片中包含1 2 8 个i p 核，即1 2 7 个r a m r o m 和1 个p l l ，其形 状和大小是固定的，不可改变，属于硬核。口硬核和标准单元、单元一样， 由厂家提供或自行开发。根据这些口硬核的物理信息，比如形状、占用金属层 数、管脚( p i n ) 的位置等，在布局规划中对口硬核进行布局。根据设计要求， i p 硬核需要放置在与之相联系的软模块的内部。 模拟硬核p l l 要和数字部分分开，放在软模块布局时预留的位置。同时， 要在p l l 周围加上隔离环( h a l o ) 。由于工艺的要求以及模拟与数字部分隔离的 需要，要求p l l 与核内p o w e r 金属的距离是3 0 u r n ，与扩散区或井之间的距离是 1 0 0 u r n 。由于p l l 放在芯片内核的左上角，因此p l l 四周的h a l o 上方和左面是 1 0 u m ，与数字部分相接的下方和右面是1 0 0 u m 。 对于数字部分所包含的i p 硬核的布局，由于其数目较多，且与软模块直接 联系复杂，因此布局涉及因素较多，较为困难。在布局规划中，应尽可能考虑p 硬核的布局对设计性能参数及后续物理步骤的影响，尽可能减少迭代次数。对于 第3 章视频解码芯片的布局规划 i p 硬核摆放，可以采用完全手动摆放的方法，也可以采用使用布局e d a 工具自 动布局，但这两种方法都存在一定的局限性。 对于这种多m 硬核的复杂设计，采用完全手动的方法，首先需要对这个p 硬核根据所连接软模块进行分类，然后在各个软模块中对于各个口硬核进行布 局。这种方法虽然可以针对每个设计自身特点灵活布局，但很大程度上依赖于设 计人员的经验，并且耗费时间较多，同时对于口硬核布局对其他因素影响的预 测风险性较大。 设计人员可以借助现在的自动布局e d a 工具，施加一些约束来完成i p 硬核 的布局，但由于这些e d a 工具所基于的算法只考虑到了面积、布通率和时序， 另一个重要因素功耗没有被考虑在内。同时，i p 硬核和软模块之间的连接关系、 所加的h a l o 也没有被考虑在内。除此之外，不同工艺厂商提供的i p 硬核的形状、 p i n 的位置也不相同。所有这些因素限制了自动布局工具对于多i p 硬核的复杂 v l s i 设计的实用性。 根据以上所述，本次设计i p 硬核的布局结合完全手动布局和自动布局的优 点，采用的是在自动布局基础上进行手动调整的方法，既保持了设计的针对性和 灵活性，又减小了对于后续步骤预测的风险性，缩短了设计时间。流程图如图 3 5 所示，把i p 硬核布局与后续相关物理步骤结合，可以直接融合在传统物理设 计流程中。 图3 - 5 i p 硬核布局流程 f i g3 - 5t h ep l a c e m e n tf l o wo f l ph a r dc o r e s 北京工业大学工学硕士学位论文 在这个流程中，关键是对设计性能产生不利影响的i p 硬核布局的判断和修 改，包括可在布局规划阶段直接看到的布局违反及优化和对后续设计步骤造成影 响的布局问题。其中比较容易判断的是前者，后者则需要后续物理步骤完成后通 过相应的检查才能发现。 可以直接看到的布局问题包括翻转和消除交叠，即根据i p 硬核p i n 的位置 进行的翻转，和消除讲硬栊以及口硬核所加h a l o 的交叠。各个工艺厂商所提 供的i p 核的形状不同，可以是正方形或长方形的。p i n 的位置也不同，可能是 在边缘，也可能集中在角上，这两个因素在自动布局时没有考虑。本次设计选用 的是s m i co 1 8 u r n 的工艺库，其提供的i p 硬核有正方形的，也有长方形的，p i n 集中在相对的两边。首先要根据i p 硬核之间连接关系，对i p 硬核进行翻转，以 便连线距离最短。如果口硬核是正方形的，翻转不会产生任何布局错误，但如 果口硬核是长方形的，且硬口核之间距离较小，9 0 。或2 7 0 。的翻转可能会造 成i p 硬核的交叠以及h a l o 的交叠。 在布局规划中可以查出的另一个布局问题就是交叠。隔离环h a l o 在物理设 计中被广泛使用。h a l o 是指加在i p 硬核周围的单独的区域，不允许标准单元在 这个区域中布局，用来为这些硬核提供额外的布线区域并防止拥塞。h a l o 在自 动i p 硬核布局中没有被考虑，所以导致h a l o 会产生交叠。同时，球硬核的翻转 会产生硬核本身的交叠和h a l o 的交叠。i p 硬核的交叠会导致制造错误，而h a l o 的交叠会产生布局错误。两种交叠都意味着i p 硬核之间的距离太小而不能插入 标准单元或者布线。消除交叠的方法是手动尽可能小的移动硬核，并保证初始布 局中总的位置关系不发生改变。i p 硬核的布局在布局规划阶段还会对电源网格 布局、软模块的面积产生直接影响，要相结合来进行修改。 i p 硬核布局对物理设计的影响远不止停留在布局规划阶段，是后续物理步 骤的基础。在后续物理步骤完成后，经过测试和检查发现是由于i p 硬核位置而 造成时序、功耗或d r c 问题时，要缩小范围，准确判断产生问题的i p 硬核的位 置、所处的软模块。这种情况下对于i p 硬核的改变不再是保持大致位置不变的 改变，而可能是加大i p 硬核之间距离，改变i p 硬核之间相对位置等大范围的改 变。 腰硬核的布局是需要多次迭代才能实现的。自动布局的p 硬核布局图和采 用在自动布局基础上进行手动调整方法的布局图，如图3 - 6 所示。在图中，手动 把大部分口硬核相对于自动布局都翻转9 0 。，是由于p i n 都位于两侧，方便布 线，同时避免与电源网格的冲突。加大i p 硬核之间的距离，是因为设计中硬核 之间、硬核和标准单元之间联系复杂，需要留出足够空间插入标准单元并布线。 图3 - 6b ) 是经过多次迭代修改，经过验证之后的i p 硬核最终布局图。采用这两 种方法的i p 硬核布局，对时序、电源降和布线拥塞的影响如表3 一l 所示。 第3 章视频解码芯片的布局规划 a ) 自动布局的i p 硬核的布局图 a 1a u t o m a t i cp l a c e m e n to f i pc , o i - a 3 b ) 采用这种方法的l p 硬核的布局图 ”t h ep l a c e m e n to f i pc o r e su s i n gt h i sm e t h o d 图3 6 采用两种方法的m 硬核的布局图 f i g3 - 6t h ep l a c e m e n tr e s u l t so f t h et w om e t h o d s - 3 l 一 北京工业大学工学硕士学位论文 表3 一l 应用两种i p 硬核布局的数据比较 违反时序的路最差建立时间 方法 拥塞度( ) 电压降违反c ) 径的条数( n s ) 自动布局 5 9 1 3 0 6 1 2 2 5 自动布局基础上的 0o 1 00o 手动调整 3 6 电源网络布局 在物理设计中，电源网络布局是一个非常重要的步骤，由于电源网络占据了 大量的布线面积，所以电源网络布线在所有布线中被首先考虑，优先级最高。最 优化的目标就是减少布线资源的使用，以减小芯片面积。又因为电源网络是为芯 片中所有逻辑门和晶体管提供电压，因此需谨慎的设计，以避免影响芯片正确工 作或出现可靠性方面的问题。上述考虑因素提高了电源网络布局设计和优化的难 度。 电源网络的作用是对芯片的每一个单元提供稳定的参考电压，由于各部分电 流消耗的不确定性，以及电压降、电迁徙等的影响，可靠稳定的电源网络对于物 理设计而言至关重要。尤其是在深亚微米工艺下，由于金属线宽度减小，长度增 加，导致连线电阻增加明显，同时由于晶体管开启电压的非线性关系，电源压降 问题十分突出。 由于电源压降问题的影响，供应到每一个晶体管的电压值不再是理想值。压 降的增加直接影响到逻辑门的驱动能力，使得逻辑门的噪声容限下降，降低电路 的切换速度，增加电路延迟，一般地如果电路有5 的压降，将会带来1 5 的延 迟1 1 0 1 。另外，由于电源需要供应到每一个逻辑单元，电源线和地线将布满整个芯 片，因此对于系统的性能和功耗带来很大的影响。通常芯片上电源分布是不均匀 的，一些翻转率高的单元所消耗的能量高，如果许多功耗大的部件密集布置，将 会使局部的温度过高，出现所谓的热岛现象，影响电路的可靠性。因此，减少电 源噪声，合理分布电源，降低芯片功耗成了电源网络布线的首要考虑，电源网络 的优化至关重要。 在电源网络设计优化中会面临两个主要问题，首先是电迁徙所造成的金属连 线的电流击穿，其次是工作电压的衰减，会相对的造成器件寿命缩短，可靠性降 低和性能的下降。增加金属线的宽度可以有效的解决这些问题，然而并不能无限 制的增加连线面积，因为这样会大大增加芯片面积，还有可能造成时序和功耗问 题。因此在给定的可靠性条件的限制下，将电源网络的布线资源最小化是必要的。 在深亚微米电路中，更高的设计复杂度，更快的工作频率，更细的连线宽度， 第3 章视频解码芯片的布局规划 较低的工作电压，都使得电源网络的设计难度更加提高。因为金属布线的宽度变 细和信号线的长度增加造成了连线电阻的增加，工作电压的降低也相对的造成了 电源密度的增加，更细更薄的连线更增加了电源网络设计的失败率。因此对于深 亚微米集成电路，设计一个能符合性能和功能要求的电源分布网络的困难不仅在 于符合可靠度的限制，更重要的是能建立一个使用最小布线面积的电源网络。 传统的设计方法，是在布局完成之后进行电源分析验证，但是如果这时验证 后发现电源网络有电迁移或者电压降的问题，只能重新回到布局规划阶段对电源 网络进行修改，将大大提高设计成本和上市时间。如果可以在布局规划阶段就能 设计个正确的电源网络，避免因为电源网络的反复迭代，将明显减少芯片设计 的时间。 3 6 1 电源网络 芯片的电源网络主要由电源i op a d 、电源环( p o w e rr i n g ) 、电源带( p o w e r s t r i p e s ) 等组成，如图3 7 所示。电源i op a d 通常分布在芯片四周边缘上，以 方便封装和焊接操作。这些电源i 幻p a d 的位置通常在布局规划阶段确定，以后 不能调整。电源环分布在芯片的四周，在内部的g o r e 与电源f op a d 之间，直 接与电源i op a d 连接。它是连接内部单元的电源线与电源f op a d 的纽带。电 源环上的电流是最大的，线宽也是最大的，为整个c o r e 供电。在放置标准单元 的区域，除了通过电源环与标准单元的电源轨道相连给标准单元供电以外，还需 要设置电源带连接到电源环上，给片内的标准单元和p 硬核模块提供电源。 c h i pc o r e p o w e rr a l t p o w e rp 丑d p a d r i n g p o w e fc r i d 图3 7 芯片设计中典型的电源网络 f i g3 7t h et y p i c a lp o w e rp l a no f c h i pd e s i g n 【 - 3 3 - 北京工业大学工学硕士学位论文 i p 硬核由于其功耗较大，周围通常有自己的电源环，通过电源扩展从电源 环或电源带上取得电流。 电源网络设计步骤如下： ( 1 ) 根据功耗的要求，确定所需电源i o p a d 的数目。 ( 2 ) 选定金属层做电源环，用以给c o r e 的供电。 ( 3 ) 根据设计需要添加电源带，用以给标准单元和口硬核的供电。 电源网络中所包含的几个重要因素电源i op a d 、电源环和电源带都是需要 根据对于芯片功耗的预估来确定的。电源i op a d 的布局在上文已经详细介绍， 在此不再赘述。电源环、电源带的宽度在初始时可以根据电流和芯片面积之间的 比例进行预估，通常在初始时段设定电源带占用1 5 的芯片面积。电源布线一 般选用最上面的两层金属，作为电源环给c o r e 供电，其宽度根据总电流和每边 所用的金属层最大电流密度来估计。每隔一定的间距做一个电源带，间距的大小 以及走线的宽度要根据具体的工艺参数和要求的电压降以及电迁徙来决定。 电源网络的设计主要受3 个条件约束，即电压衰减限制、电流迁移限制和最 小电源线宽度限制。电压衰减限制确定了电源网络各节点允许的电压，进而给出 了各节点最大电压降的限制。电源网络的设计需要满足该限制以确保各单元功能 的正确性。电流迁移限制是指金属在传递电流时，电流密度受到的限制，如果电 流密度过大，超过导体的阈值，就会使导体内产生电迁徙现象，导致电路失效， 铝线的阈值一般为o ，8 1 0m a 岫1 - 2 ，通过该值可以计算出一定宽度金属线允许 通过的最大电流，如在s m i co 1 s u m 工艺中，m 1 的闽值为lm a u m - 2 ，厚度为 o 5 3 u r n ，最小线宽为3 九，九= o 2 4 u r n ，则导线可流过o 3 2 8 m a 的电流。如果电路 实际工作电流大于此电流值，则需增加金属线宽，以防止电迁徙现象的出现。 实际设计中的电源网格不一定会如图3 - 6 所示的规整，有些区域可能需要增 加电源带来加强供电，有些区域不需要，这时不必要的电源线就应该切除。应该 根据设计需要，设置一个最优的电源网络，满足供电需求和可靠性的同时，有效 减小其所消耗的布线面积。 3 6 2 视频解码芯片电源网络 视频解码芯片的电源网络布局基于典型的电源网络，但又不完全相同，由于 其中包含数字部分和模拟部分，电源网络布局的时候也要分开，整个芯片的电源 网络分成数字电源网络和模拟电源网络两部分，其中每一个都是单独的一个典型 的电源网络。模拟电源网络与数字电源网络的p o w e rr i n g 之间要留有足够的距 离，以避免信号的干扰。同时由于该芯片的规模较大，优化的电源网络布局需要 多次优化才能实现。 第3 章视频解码芯片的布局规划 模拟电源网络相对较为简单，需要注意的是模拟电源网络与数字电源网络之 间要留出足够的距离，防止信号互相的干扰，最终的模拟电源网络设置如图3 8 所示。模拟的电源环，横向是第5 层金属，纵向是第6 层金属，宽度1 5 u m ，v d d 和v s s 之间距离是5 u m ，离内核的距离是5 u m 。电源环直接与给模拟部分供电 的i o p a d 连接。模拟i p 硬核p l l 直接与电源环相连，以获得供电。 图3 - 8 模拟部分电源网络 f i g3 - 8 p o w e r n e t w o r k o f a n a l o g p a r t i n t h i sc h i p 数字电源网络则要复杂的多，难点较多，其中之一是由于其面积较大，内核 中心部分难以满足电压降的要求。其二在于其中包含了较多口硬核，为了防止 电源带覆盖到硬核上的p i n 而影响到布线，电源带需要绕过硬核，不能从硬核上 穿过，这样就直接阻碍了电源网络布线的连续性。而且口硬核本身一般功耗较 大，内部有较宽的电源线和地线为模块内部单元供电，因此在m 硬核旁边要设 置电源带为整个模块供电。这种情况下，就更增加了对内核中心供电的保障难度。 针对以上难点，在这个芯片的数字电源网络布局中，作了如下特殊处理： ( 1 ) 电源环。 由于芯片左上角包含了模拟模块，所以数字的电源环不再是正方形或长方 形，而是多边形。数字电源环与模拟电源环选用的金属一样，横向是第5 层金属， 纵向是第6 层金属，宽度1 5 u m ，v d d 和v s s 之间距离是5 u m ，离内核的距离 是5 u m 。 北京工业大学工学硕士学位论文 ( 2 ) 电源带。 在水平方向上，由于存在标准单元的电源轨道，一般来说不需要再添加电源 带。这次设计最初也是遵循这种规律，只选择添加垂直方向的电源带，最小数目 和宽度根据芯片功耗预估。但由于设计规模较大，通过增加垂直方向的电源带的 方法仍无法满足i rd r o p 电压降的要求，尤其是芯片中心区域，电压降违反较为 严重。同时，垂直方向的电源带不可添加过多过密，否则直接影响到布线。为了 解决芯片中心区域的电压降问题，添加了水平方向的电源带，为垂直的电源线提 供额外的电流，其目的就是避免垂直方向电源线的长度过长以及流过的电流过 大。 最终经过验证的电源带添加如下，垂直电源带，选用金属6 ，水平电源带， 选用的是金属5 。参数一样，宽度为1 0 u m ，内间距1 2 u r n ，组间距1 2 5 u r n 。同时 竖直方向不规则地增加了一些垂直电源带，对电源网格进行局部调整，以满足电 压降的要求。 ( 3 ) i p 硬核周围的电源网络。 工艺厂商所提供的i p 硬核本身包含电源环，所以不需要在m 硬核的外部再 添加电源环，只需要将其自带的电源环与电源带连接即可。需要注意的在于电源 带和标准单元的电源轨道要绕过口硬核，避免因跨过硬核导致硬核周围的布线 问题。具体布线方式如图3 - 9 所示。 图3 - 9i p 硬核周围的电源网络 f i g3 - 9t h ep o w e rn e t w o r ka r o u n dt h ei ph a r dc o r e 第3 章视频解码芯片的布局规划 在这张图中，正方形的模块为i p 硬核，硬核周围较浅是h a l o ，i p 硬核周围 的金属( 金属3 ) 为i p 硬核自带的电源环，垂直方向的金属( 金属6 ) 和水平方 向的金属( 金属5 ) 为电源带，水平方向的细金属( 金属1 ) 为标准单元的电源 轨道。 电源网络的布局，要满足电源电压降、电迁徙和设计规则的要求，并且一般 来说在后续步骤中不能再改变，因此。可以在电源网格设计完成后，就先对其进 行设计规则的检查，以确保在电源网络布局上不存在设计规则违反的问题。在时 钟树综合完成后，还有进行电源电压降和电迁徙的检查。电源电压降的检查和 d r c 将在下文中详细描述。 视频解码芯片经过验证的电源网格如图3 一1 0 所示，其中长方形的模块为口 硬核，垂直方向的金属( 金属6 ) 和水平方向的金属( 金属5 ) 为电源带，水平 的细金属( 金属1 ) 为标准单元的电源轨道。电源带与电源环连接，电源环直接 连接到电源i o p a d 上。 图3 1 0 视频解码芯片的电源网络布局 f i g3 - 1 0t h ep o w e rn e t w o r ko f v i d e od e c o d e rc h i p - 3 7 北京工业大学工学硕士学位论文 3 7 本章小结 本章针对视频解码芯片布局规划中涉及的芯片规模较大、包含多i p 硬核、 深亚微米和模拟模块p l l 等诸多难点，在面积、软模块布局、i p 硬核布局和电 源网络布局等方面，做了特殊处理和有益尝试。力求在布局规划阶段考虑到对于 后续物理设计步骤的影响，尽力优化和改进，以减少迭代次数，缩短设计周期。 这些改进和优化将在后续步骤完成后，在对时序、功耗、电源电压降的分析，以 及d r c e r c 的检查中得以验证。物理设计布局之后的后续物理步骤和相应的设 计验证将在下面章节中详细论述。 第4 章视频解码芯片物理设计的后续步骤 第4 章视频解码芯片物理设计的后续步骤 布局规划完成后，还需要经过标准单元布局、时钟树综合、布线、验证等一 系列步骤，才能生成g d s i i 的版图。 在深亚微米物理设计流程中，布局、时钟树综合、布局优化以及布线等步骤 是相互影响的。例如，在较大规模的电路中往往有成千上万的时序部件，优化时 钟信号，建立时钟树是优化时序、提高芯片性能的重要途径之一。但只有知道了 时序元件的位置后才能较为准确的估算连线延迟，这样建立的时钟树才有可能满 足要求，因此在布局达到要求后，才开始建立时钟树。同时，布局的结果直接影 响到布线是否能布通。一个好的布局往往没有或存在寥寥无几的布线拥挤程度问 题，而且能够达到较好的时序，才能保证生成时钟树后顺利的完成布线；若在布 局后出现大量的拥挤度区域，应重新进行布局以降低拥塞度，如果拥塞很严重， 就要返回到版图规划，重新进行版图规划。建立一条合理的物理设计流程，才可 能设计出高性能的芯片，并缩短设计周期。本章将结合具体设计，对布局、时钟 树综合、深亚微米下的布线、时序分析、电源电压降分析等步骤进行详细论述。 4 1 标准单元布局 标准单元布局是集成电路物理设计的重要环节之一，就是根据集成电路的逻 辑图和库单元所提供的信息，在满足电联结和电性能等要求下，完成芯片上单元 位置的安放，并使其尽可能的满足时序及面积的要求。主要是指在不移动放好的 软模块的前提下，如何合理地放置标准单元。 传统的布局方法追求的目标是芯片面积最小化、各单元分配位置的合理性， 单元分布的均匀性以及完成布局后电路的可布线性。在以前电路速度要求不高， 电路规模不大时，传统的布局方法还是比较有效的。对于传统的布局，需要输入 的信息有各个元件、模块的引线端信息、设计规则以及描述各单元连接关系的网 表。 但是随着深亚微米技术的发展，集成电路中的互连线延迟逐渐成为决定电路 速度的重要因素。而在v l s i 物理设计中，布局是决定线网分配和长度的主要环 节，其结果将直接影响到电路的内部连线延迟。因此，在布局过程中，不仅要追 求传统布局的目标，还要考虑到使整个芯片的互连线延迟最小化，这就是时序驱 动的布局所要达到的目标。对于时序驱动布局需要输入的信息不仅包含传统布局 需要的输入信息，还应该有元件和模块的时序库以及芯片的时序约束文件。 - 3 9 - 北京工业大学工学硕士学位论文 标准单元的布局可以根据时序要求来做，也可以以拥塞程度为主进行，或两 者兼顾同时进行。本设计标准单元的布局，在采用时序驱动的同时避免拥塞。由 于这个设计中包含模拟模块，数字单元布局不能布在模拟区域中，因此在布局之 前，需要在模拟区域添加布局b l o c k a g e ，在这个区域是不能摆放标准单元的，避 免数字模拟单元之间的干扰。布局b l o c k a g e 如图4 1 所示。图中模拟模块后面深 色的区域就是布局b l o c k a g e ，范围覆盖了整个模拟区域，并且延伸到了数字电源 环的内部，以防止标准单元布在电源环的位置上，无法连接电源轨道而导致不能 得到供电。 图4 - 1 模拟部分的布局b l o c k a g e f i 9 4 - 1t h e p l a c e m e n t b l o c k a g e o f a n a l o g p a r t 标准单元布局之后，要进行检查和验证，其中包括布局规则的检查以及尝试 性布线之后的时序检查。布局规则的检查主要检查标准单元的布局在物理位置和 摆放上是否存在违反，避免单元交叠或者布到数字区域之外。在布局之后要进行 尝试性布线，进行时序的分析，根据分析结果进行标准单元布局的优化。 经过布局之后，软模块的形状变成不规则的，与其中标准单元摆放的位置相 关。如图4 - 2 所示，其中软模块的形状已由标准的正方形或长方形变成了边缘曲 折多变的不规则形状。标准单元最终的布局如图4 - 3 所示，其中核内深色的区域 为标准单元。标准单元高度都是一样的，正好分布在电源轨道的中间，每个单元 都能得到充足的供电。 第4 章视频解码芯片物理设计的后续步骤 图4 - 2 标准单元布局之后的软模块形状 f i g4 - 2t h es h a p eo f s o f lm o d u l ea f t e rs t a n d a r dc e l lp l a c e m e n t 图4 - 3 标准单元布局图 f i g4 - 3t h ep l a c e m e n to f s t a n d a r dc e l l s 4 l - 北京工业大学工学硕士学位论文 4 2 时钟树综合 集成电路进入深亚微米阶段以后，时钟网络分布的重要性愈发明显。在大多 数v l s i 电路中，数据传输是由时钟信号来进行同步控制的，时钟频率决定了数 据处理和数据传输的速度。对于同步的系统，影响电路速度的主要有两个因素， 其一是组合逻辑电路部分的最长路径延迟，其二是同步元件内的最大时钟偏差。 由于时钟布线是全局性的，连线较长