（检测技术与自动化装置专业论文）煤组分显微测定装置的设备开发.pdf

、1 k 、弋j 声明尸明 本人郑重声明：此处所提交的硕士学位论文煤组分显微测定装置的设备开发， 是本人在华北电力大学攻读硕士学位期间，在导师指导下进行的研究工作和取得的研究 成果。据本人所知，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发 表或撰写过的研究成果，也不包含为获得华北电力大学或其他教育机构的学位或证书而 使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示了谢意。 学位论文作者签名：鲎坠 日 期： 关于学位论文使用授权的说明 本人完全了解华北电力大学有关保留、使用学位论文的规定，即：学校有权保管、 并向有关部门送交学位论文的原件与复印件；学校可以采用影印、缩印或其它复制手 段复制并保存学位论文；学校可允许学位论文被查阅或借阅；学校可以学术交流为 目的，复制赠送和交换学位论文；同意学校可以用不同方式在不同媒体上发表、传播 学位论文的全部或部分内容。 ( 涉密的学位论文在解密后遵守此规定) 0口， ，：，e，：j，。矿j，：，哆 ：毒_屯静影。 ，i 饕：二 、 q k 碧气嗽 、i o：；l i i 华北电力大学硕士学位论文摘要 一 捅要 传统的煤组分显微测定装置在针对性、稳定性及造价方面都不尽如人意。而炼 焦配煤的准确性又决定了钢铁企业炼钢的质量和成本。因此研制性能可靠、体积小、 低成本的新型煤组分显微测定装置事在必行。本文提出基于f p g a 结构+ a r m 嵌入 式处理器的煤组分显微测定装置解决方案，采用a r m 处理器和f p g a 可编程逻辑 器件，进行基于本方案的硬件设计。系统的硬件设计以a r m 和f p g a 为平台，a r m 处理器采用$ 3 c 2 4 1 0 ，而f p g a 采用a l t e r a 公司的e p l c 6 q 2 4 0 0 8 芯片。硬件设计 围绕核心芯片，进行了f p g a 的外围驱动电路、线阵c c d 和a d 转换器的时序设 计及与a r m 的接口设计；a r m 处理器实现了系统的控制和外设驱动，并基于l i n u x 进行内核移植和l c d 的驱动的开发。 关键词：煤组分，a r m ，f g p a ，q u a r t u s l l ，l i n u x abstract “ ：t r a d i t i o n a lc o a l c o m p o n e n tm i c r o - m e a s u r i n gd e v i c ea tt h et a r g e t e d ，s t a b i l i t ya n dc o s t i sn o tw o r k i n gw e l l t h ec o k i n gc o a lb l e n d i n gt h ea c c u r a c yo ft h ei r o na n ds t e e le n t e r p r i s e si n t u r nd e t e r m i n e st h eq u a l i t yo fa n dc o s to fs t e e l m a l d n g t h e r e f o r e , d e v e l o p i n gr e l i a b l e , s m a l l s i z e , l o w - c o s tc o m p o n e n to f n e wc o a lm i c r o - m e a s u r i n gd e v i c ei si nt h ep i p e l i n e i nt h i sp a p e r , f p g a - b a s e ds t r u c t u r eo ft h ec o a l + a r me m b e d d e dp r o c e s s o r s ，m i c r o - c o m p o n e n tm e a s u r i n g d e v i c es o l u t i o n su s i n ga r mp r o c e s s o r sa n df p g ap r o g r a m m a b l el o # cd e v i c e s ，t h e p r o g r a m - b a s e dh a r d w a r ed e s i g n t h eh a r d w a r eo f t h es y s t e r mi sd e s i g n e nt oa r ma n df p g a 舔a p l a t f o r m , a r mu s ep r o c e s s o r $ 3 c 2 4 1 0 ，a n df p g au s ea l t e r a se p l 0 6 q 2 4 0 c 8c h i p s 1 1 l eh a r d w a r e sd e s i g ni sa r o u n d e dt h ec o r ec h i pf p g a ，w i h c hc a r r i e do u tt h ee x t e r n a ld r i v e c i r c u i t , l i n ea r r a yc c da n dt h ea dc o n v e r t e r st i m i n gd e s i g na n di n t e r f a c ew i mt h ea r m ； t h ea r m p r o c e s s o ra c h i e v e dt h ec o n t r o la n dp c 啦删d r i v e r so ft h es y s t e m ，a n db a s e do n l i n u xt oc o r em i g r a t i o na n dl c dd r i v e r sd e v e l o p m e n t q ut o n g ( d e t e c t i o nt e c h n o l o g ya n da u t o m a t i ce q u i p m e n t ) directed b yp r o f m ap i n g、 k e yw o r d s ：c o a lc o m p o s i t i o n , a r m ，f g p a , q u a r t u s l l , l i n u x j rp 、j 吐 ， 。 霹 气 4 、鼍1 1 1 华北电力大学硕士学位论文目录 目录 中文摘要 英文摘要 第一章引言1 1 1 选题背景1 1 2 选题意义l 1 3 本论文的主要工作2 1 3 1f g p a 模块部分3 1 3 2a r m 模块部分4 第二章系统概况简述5 2 1f p g a 开发模块简介5 2 1 1f p g 技术及其工作原理5 2 1 2 可编程逻辑器件发展及分类6 2 1 3f p g a 的设计流程8 2 2a r m 体系及开发板结构简介9 2 2 1 内存部分“1 0 2 2 2 数据通讯口和外部输入输出口1 l 2 2 3 片选1 1 2 2 4 总线1 l 2 3 本章小结1 2 第三章f p g a 设计模块的外围电路和时序设计1 3 3 1f p g a 设计模块的外围电路及主要器件介绍f 1 3 3 1 1 光路及照明系统1 3 3 1 2f p g a 外部时钟电路：1 4 3 1 3 线阵c c d 的选择及时序设计1 5 3 1 4 模数转换器的选择1 7 3 2 基于f p g a 的各部件的驱动电路及时序设计1 9 3 2 1t c d l 5 0 0 c 的驱动电路设计1 9 3 2 2a d 7 6 7 1 的时序实现2 3 3 2 3a r m 处理器与f p g a 的f i f o 接口设计2 4 3 2 4f p g a 对步进电机的驱动电路实现2 5 华北电力大学硕士学位论文目录 3 3 本章小结2 7 第四章a r m 部分相关开发2 8 4 1l i n u x 操作系统内核2 8 4 2 固态存储设备空间设计与分配2 9 4 3b o o t l o a d e r 简介及移植3 0 4 3 1b o o t l o a d e r 介绍3 0 4 2 2b o o t l o a d e r 设计3 0 4 2 3b o o t l o a d e r 装载3 4 4 3l i n u x 的移植3 4 4 3 1 内核源码下载3 4 4 3 2l i n u x 交叉编译3 5 4 3 3 制作根盘文件系统3 6 4 4l i n u x 驱动程序介绍3 7 4 5 本章小节4 0 第五章设备的标定与测试4 1 5 1 系统的标定4 1 5 1 2 测量设备的标定4 l 5 1 1 标准校验的操作步骤4 l 5 2 测定结果的分析4 2 第六章结论4 4 6 1 总结4 4 6 2 展望4 4 致谢4 5 参考文献4 6 附录4 8 在学期间发表的学术论文和参加科研情况5 2 i i 华北电力大学硕士学位论文 1 1 选题背景 第一章引言 焦炭是一种重要的工业生产原料，多用于炼钢产业，被喻为钢铁工业的“基本 食粮 。随着钢铁工业的不断扩大焦炭的使用量呈现逐年增大的趋势，而焦炭的原 料就是炼焦煤也已经出现缺乏现象，优质炼焦煤消减速度更是惊人，为了有效和合 理的利用煤炭资源，人们开发了配煤炼焦工艺。所谓配煤就是炼焦前重要的准备过 程即为了生产符合质量要求的焦炭，把不同煤牌号的炼焦用煤按适当的比例配合起 来。 配煤的前提是应该知道所用煤因为何种牌号的单种煤，并且能够准检测出所用 煤是否为泥煤成为炼焦企业的当务之急。所谓混煤是指不同牌号的单种煤混合后的 煤。由于它的隐蔽性、不稳定性和难操作性，如果炼焦企业不能及时的将所购煤炭 牌号准确的检测出来，将严重影响焦炭质量。 而由煤岩学理论发展而来的煤组分镜质体反射率测定法，成为鉴定的混煤最有 效的方法，也是目前国际上公认的鉴别混、配煤的最好方法。而基于此方法的煤组 分显微测定系统的开发可以较便捷准确的测定煤组分的镜质体反射率，进而可以指 导企业合理配煤，并有效的鉴别所采用的标称为单牌号的煤炭是否为混煤掺杂而 成，以协助炼焦企业更好的完成炼焦前的配煤工作，对提高炼焦质量和节约企业成 本有着重要的意义。所以本课题选择煤组分显微测定系统作为设计方向【2 】。 1 2 选题意义 目前国际上公认的鉴别混、配煤的最好方法，是通过镜质体反射率分布图，可 以直观地看出煤样由几种煤混和组成，以及各种煤的百分比。这种方法在分析原料 煤质量，进行配煤炼焦等方面得到了广泛应用。 在我国显微分光计作为检测煤炭镜质体分布的研发也是近些年开始的，其中海 南大学研发的h d 系列煤组分显微测定系统是其中设计分析比较成熟的产品，但其 缺点是均使用的光电倍增管作为光信号采集装置。价格虽然比国外产品低，但是在 实际使用过程中由于光电倍增管作为光信号采集装置，而使得测定系统的精度和稳 定性差强人意。 国外较先进的产品大多使用c c d 作为光信号采集部件的煤组分显微测定系统， 其中国内大中企业多使用美国产的m s p2 0 0 0u v - v i s2 0 0 0 系统用于定性、定量的 测量样品的紫外、可见光、红外光谱及其分析。虽然测量效果明显高于国内同类煤 l 华北电力大学硕士学位论文 组分显微测定系统，但其性能( 稳定性和操作性) 的提高很大程度上是使用了线阵 c c d 为基础的光信号采集部件加上与之配套的外围部件，但是其昂贵的售价令国内 中小炼焦企业望而却步。 总体与国外同类产品相比还处于比较落后的状况。主要表现在： 1 操作相对比较繁琐。因为光电倍增管需要经过较长时间的预热才能使用，而 开机较长时间以后必需要停机散热，否则会出现光电流衰减、灵敏度骤降的现象， 不利于重复使用； 2 测量精度不够。由于光电倍增管的采集精度本身就不如线阵c c d ，所以其测 量误差较大； 3 使用条件苛刻。由于测量镜质体的反射率需要用到光电倍增管，而这种传 感器在使用中需要外加上万伏的高压，而为了保持其准确性要求电压的波动不得超 过额定值的0 0 5 ，电压稍有波动就会引起测量结果的不准确嘲h 1 。 在这样的实际背景下，开发以线阵式c c d 为光信号采集装置的煤组分显微测定 系统呼之欲出，使得该产品既可以集国外产品之长又可以兼顾稳定性及良好的操作 性，并且能极大的为企业降低购买成本。 显而易见国内的煤组分显微测定系统的种种弊端都来自于光信号采集装置光 电倍增管，如采用新型传感器、并设计出与之相配套的外围电路和开发出相应的驱 动，可以较好的解决由于使用采集传感器的煤组分分析系统所不可避免的使用测量 精度、稳定性及操作过程繁琐等缺陷。基于l i n u x 的煤组分显微测定系统由于使 用了阵线c c d 取代了传统的光电倍增管作为光信号采集装置并配之以相应的外围电 路设计而使得检测系统较好的解决上述缺陷。 1 3 本论文的主要工作 本论文所做的主要工作是完成了基于嵌入式l i n u x 与f p g a 的煤组分显微测定 系统的硬件平台的搭建并实现了对数据较精确的采集和预处理，并为分析软件的移 植创造出了合适的硬件平台，本系统主要由显微镜，光路系统，数据采集系统和运 动控制系统组成，实现了对煤组分的自动检测与分析功能，包括镜质组反射率的测 量，焦炭孔径测量等等功能，图l 为本采集系统框图。 2 、 、 华北电力大学硕士学位论文 可调 显徽镜光源 电源 ， 一 数据总线( 双向) 。 r r 分光线阵 0 c d 驱动 暗室 0 c d 电路 地址总线 f p ( 认 一 a r m 运算放 d 大器 模数转 换器 控制总线( r d 嘲 运动 步迸电 平台步进 机驱动 ( 放置电机 电路 样品) 图l煤组分显微测定系统的硬件平台设计框图 从图i 中可以看到本论文的工作分为两个部分，主要工作体现在f p g a 部分，a r m 部分因为有许多开发完备的模块，可以直接引用，不鞠占用篇幅叙述： 1 3 1f g p a 模块部分 f p g a 模块主要用来对线阵c c d 、a d 转换器和步进电机提供正常工作时序： 1 光源部分电路设计，为载物台提供稳定的照明光源，因为这个系统需要一个 稳定的光源来对样品进行照射，灯用是卤钨灯，当开始采集的时候，通过接在载物 台上的光导纤维将样品的反射光引入检测暗室，在通过分光棱镜将波长为5 4 5 n m 的 绿光照射在线阵c c d 上完成数据采集； 2 通过对t c d l 5 0 0 c 型线阵c c d 的介绍和时序分析，使用f p g a - c y c l o n e 系列芯 片并结合v h d l 语言对线阵c c d 提供采集时序，因为f g p a 不能直接驱动线阵c c d 工 3 华北电力大学硕士学位论文 作，需要在另行设计一个驱动电路来完成。 3 结合t c d l 5 0 0 c 时序完成a d 转换器的时序设计a d 转换器控制时序，即其 采集速率由f p g a 控制。 ， 4 a d 转换器转换得来的数据存储于f p g a 的f i f o 模块，并设计a r m 与f i f o 的 总线接口电路，以供分析软件调用。 5 步进电机部分外围驱动电路的设计。 1 3 2a r m 模块部分 a r m 模块主要完 本课题所需完成的工作主要也是根据硬件平台所要完成工作而制定的，具体如 下 1 设计主板引导软件b o o t l o a d e r 程序。 2 针对$ 3 c 2 4 1 0 进行a r m - l i n u x 移植。 3 设计l c d 显示器、键盘鼠标驱动程序。 4 华北电力大学硕士学位论文 第二章系统概况简述 煤组分显微测定系统的设计主要分光谱采集处理部分和控制部分，在硬件设计 上本设计采用了以f p g a 作为数据采集和处理部分，以a r m 作为控制的部分的设计 思路。软件上使用了嵌入式操作系统l i n u x ，其高度模块化和可移植性，提高了系 统的开发效率，本章将从系统和模块设计的角度来对系统进行分析。 本设计以f p g a - a r m 双核嵌入式系统为架构，分别使用a l t r e a 公司生产的 c y c l o n e 系列e p l c 6 q 2 4 0 c 8 芯片和高性能s a m s u n g 的$ 3 c 2 4 1 0 嵌入式处理器结合的 全新嵌入式系统平台应用于数据采集的设计是十分理想的解决方案。 根据实时数据采集的实际要求，煤炭镜质体反射率的采集和采集到数据的模数 转换需要采用f p g a 实现，步进电机控制则和最终的分析软件由高性能a r m 处理器 和l i n u x 嵌入式操作系统来完成，在l i n u x 嵌入式操作系统平台上加载分析软件。 通过总线传输实现f p g a 上的f i f o 与a r m 之间的数据传输，在满足系统要求的前提 下简化系统设计f p g a - a p 瑚双核嵌入式系统构架可以很好的满足实时数据采集的设 计需求。一方面，由f p g a 为核心的高速采集和高速数据处理子系统可以满足数据 采集时的实时性要求，实现时的数据采集和处理：另一方面，基于l i n u x 嵌入式操 作系统和高性能$ 3 c 2 4 1 0 构成的系统控制子系统对数据采集的实时显示和复杂后续 处理提供了很好的支持。这种设计为未来数据采集设备向智能化、小型化发展构建 了一个有效的工作平台。下面将分别对本设计的核心部件进行介绍。 2 1f p g a 开发模块简介 2 1 1f p g a 技术及其工作原理 随着大规模集成电路的迅速发展，数字电路的设计也出现了很多新的思路和方 法。现场可编程门阵列f p g a 的出现，更是带来了巨大的变革。f p g a 是一种可以由 用户自行定义配置的高密度专用集成电路。f p g a 在集成电路工厂里生产，然后由用 户利用专门的开发系统，根据特定的应用要求，在现场进行设计编程，从而在一个 f p g a 器件中实现了以往需要大量门电路与逻辑器件才能实现的功能。对于某个具体 的任务，f p g a 可以有针对性的设计专用的数字电路来完成计算以及时序逻辑控制的 工作。同时f p g a 是可以无限制的重复编程的，加载速度也非常快。f p g a 器件在结 构上具有逻辑功能模块排列，可编程的内部连线连接这些功能模块来实现一定的逻 辑功能。f p g a 器件的功能由逻辑结构的配置数据决定。工作时，这些配置数据存放 在片内的s r a m 。设计者可以控制加载过程，在现场修改器件的逻辑功能。利用它用 户不仅可以方便地设计出所需的硬件逻辑，而且可以进行静态重复编程和动态在系 5 华北电力大学硕士学位论文 统重配置，使系统的硬件功能可以像软件一样编程来修改，从而可以实时地进行灵 活而方便的更新和开发，大大提高了系统设计的灵活性和通用性。因此，f p g a 既有 定制i c 的优点，同时又具有很大的灵活性，从而受到工业界的广泛重视。与此同 时，f p g a 自身也在迅速发展，其集成度、工作速度在不断提高，包含的资源越来越 丰富，可实现的功能也越来越强。具体的看：在结构上，f p g a 采用了逻辑单元阵列 l c a ( l o g i cc e l l a r r a y ) 这样一个新概念，内部包括可配置逻辑模块 c l b ( c o n f i g u r a b l el o g i cb l o c k ) 、输出输入模块1 0 b ( i n p u to u t p u tb l o c k ) 和可编 程内部连线p i c ( p r o g r a m m a b l ei n t e xc o n n e c t 三个部分。由于f p g a 采用了l c a 这 样的结构，使之具有了门阵列和p l d 的双重特性。l c a 通过内部的可编程连线通道 把c l b 按设计要求连接在一起来实现综合阵列中的逻辑功能。f p g a 的逻辑功能的配 置是基于内部阵列分布的s r a m 的通过对分布的s r a m 进行不同的加电配置来决定各 个部分的逻辑定义。即由加载于s r a m 上的数据来决定和控制各c l b 、i o b 及p i c 。 l c a 可以加载新的数据配置s r a m 单元，从而实现芯片新的逻辑配置。因此，f p g a 可以不断更新反复使用。f p g a 具有很多自由的门电路，通过这些基本门的联接可以 形成需要的加法器乘法器、寄存器、地址发生器等等。而且许多常用的算法比如快 速傅里叶变化等都可以由相应开发工具定制好的i p 核来实现。f p g a 包含大量的逻 辑资源和触发器，可以完成较大规模的组合逻辑电路设计和较复杂的时序逻辑功 能。与单片机或d s p 相比，f p g a 的这个特点非常适合在短时间内完成一些大计算量 的任务。 2 1 2 可编程逻辑器件发展及分类 简化的f p g a 基本由6 部分组成，分别为可编程输入输出单元、基本可编程逻 辑单元、嵌入式块r a m 、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。 下面将介绍c y c l o n e 系列f p g a 的e p i c 6 q 2 4 0 c 8 芯片的基本结构和特性。 1 可编程输入输出单元 输入输出( i n p u t o u t p u t ) 单元简称i o 单元，它们是芯片与外界电路的接 口部分，完成不同电气特性下对输入输出信号的驱动与匹配需求。为了使f p g a 有 更灵活的应用，目前大多数f p g a 的i o 单元被设计为可编程模式，即通过软件的 灵活配置，可以适配不同的电气标准与i o 物理特性；可以调整匹配阻抗特性，上 下拉电阻；可以调整输出驱动电流的大小等。 2 基本可编程逻辑单元 基本可编程单元是可编程逻辑的主体，可以根据设计灵活地改变其内部连接与 配置，完成不同的逻辑功能。f p g a 一般是基于s r a m 工艺的，其基本可编程单元几 6 华北电力大学硕士学位论文 乎都是由查找表( l u t ，l o o ku pt a b l e ) 和寄存器( r e g i s t e r ) 组成的。不同的器 件生产商的寄存器和查找表的内部结构有一定的差别，a l t e r a 可编程逻辑单元通常 被称为l e ( l o g i ce l e m e n t ，逻辑单元) ，由一个r e g i s t e r 加一个l u t 构成。a l t e r a 大多数f p g a 将1 0 个l e 有机地组合起来，构成更大功能单元一逻辑阵列模块( l a b ， l o g i c a r r a yb l o c k ) ，l a b 中除了l e 还包含l e 间的进位链、l a b 控制信号、局部互 联线资源、l u t 级联链、寄存器级联链等连线与控制资源。 3 嵌入式块r a m 目前大多数f p g a 都有内嵌的块r a m ( b l o c kr a m ) 。f p g a 内部嵌入可编程r a m 模块，大大地拓展了f p g a 的应用范围和使用灵活性。f p g a 内嵌的块r a m 一般可以 灵活配置为单端口r a m ( s p r a m ，s i g n a lp o r tr a m ) 、双端口一1 8 - r a m ( d p r a m ，d o u b l e p o r t sr a n ) 、伪双端口r a m ( p s e u d od p r a m ) 、c a m ( c o n t e n t a d d r e s s a b l em e m o r y ) 、 f i f o ( f i r s ti nf i r s to u t ) 等常用存储结构。a l t e r a 中的块r a m 非常灵活，共有 3 种块r a m 结构，分别为m 5 1 2r a m ( 5 1 2 b i t ) ，m 4 kr a m ( 4 k b i t ) ，m - r a m ( 5 1 2 k b i t ) 。 4 丰富的布线资源 布线资源连通f p g a 内部所有单元，连线的长度和工艺决定着信号在连线上的 驱动能力和传输速度。f p g a 内部有着非常丰富的布线资源，这些布线资源根据工艺、 长度、宽度和分布位置的不同而被划分为不同的等级，有一些是全局性的专用布线 资源，用以完成器件内部的全局时钟和全局复位置位的布线：一些叫做长线资源， 用以完成器件b a n k ( 分区) 问的一些高速信号和一些第二全局时钟信号( 有时也被 称为l o ws k e w 信号) 的布线；还有一些叫做短信资源，用以完成基本逻辑单元之 间的逻辑互联与布线；另外，在基本逻辑单元内部还有着各式各样的布线资源和专 用时钟、复位等控制信号线。 5 底层嵌入功能单元 底层嵌入功能单元的概念比较笼统，这里我们指的是那些通用程度较高的嵌入 式功能模块，a l t e r a 芯片集成的是p l l ( p h a s el o c k e dl o o p ) ，p l l 硬件电路，用 以完成时钟的高精度、低抖动的倍频、分频、占空比调整、移相等功能。结合f p g a 特性及整个系统性能及速度要求，本设计选择了a l t e r a 公司的性价比最高产品 c y c l o n e 系列的e p l c 6 q 2 4 0 8 cf p g a ，c y c l o n e 系列f p g a 是基于s t r a t i x 的工艺构架， 采用0 1 3 u m 的工艺制造，其内部有锁相环、r a m 块、全局时钟网络等，逻辑容量从 2 9 1 0 2 0 0 6 0 个l e 。表2 2 所示为e p l c 6 q 2 4 0 c 8 型f p g a 内部资源。 7 华北电力人学硕士学位论文 表2 1e p l c 6 q 2 4 0 c 8 内部资源 器件 e plc 6 q 2 4 0 c 8 器件逻辑单元5 ，9 8 0 m d kr a m 块 2 0 总r a m 比特数9 2 ，1 6 0 锁相环( p l l ) 个数 2 最大用户i o 数 1 8 5 差分通道 3 4 由表2 2 可见，c y c l o n ef p g a 芯片提供了丰富的资源，能充分系统软件设计及 系统升级的需要，p l l s 能为整个模块提供可靠精确地始终，满足系统时序逻辑的设 计。而数目众多的i o 引脚还能为a d 转换器数据并行输出提供足够接口，而且输 入输出电平标准可根据需要调节，增加了系统的灵活性。 2 1 3f p g a 的设计流程 有别于传统的由下至上的电路设计方法，f p g a 设计采用的是自上而下、由粗到 细、逐步求精的设计方法。设计最顶层是指系统的整体要求，最下层是指具体的逻 辑电路实现。自上而下是将数字系统的整体逐步分解为各个子系统和模块，若子系 统规模还是较大则可进一步分解为更小的子系统和模块，层层分解，直至整个系统 中各子模块关系合理，便于设计实现为止。这种由上至下的设计方法为电路设计带 来一次重大变革。它既提高了开发效率、增加了已有开发成果的可继承性，又缩短 了开发时间。图2 - 1 为f p g a 的设计流程图 华北电力大学硕士学位论文 图2 - 1f p g a 的设计流程图 2 2a r m 体系及开发板结构简介 在许多成功的3 2 位嵌入式系统中，a r m 处理器都是其核心组成部分。a r m 内核 已被广泛应用于移动电视、掌上设备以及种类繁多的便携式消费类产品中。目前非 常流行的a r m 处理器内核有a r m 7 t d m i 、a r m 9 t d m i 、a r m 9 2 0 t 及a r m 9 e 等。 随着嵌入式技术开发的多样化，目前的a r m 微处理器内核外还集成了各种不同 的功能模块，称之为片内外围设备接口。如l c d 控制器、u s b 接口、s p i 接口、1 1 5 接口、r t c 功能、u a r t 、a d c 和d a c 等。在所设计的煤组分分析系统中，a r m 处理器 需与多种外部设备进行协调工作，包括l c d 以及前面提到的f p g a 系统，因此在芯 片选型时还需考虑其所具备的外围接口电路支持能力，尽可能采用片内外围设备接 9 华北电力大学硕十学位论文 口可以减轻硬件设计时的复杂度，从而提高系统的利用率和可靠性。而s a m s u n g 公 司推出的1 6 3 2 位r i s c 处理器$ 3 c 2 4 1 0 a ，为手持设备和一般类型应用提供了低价 格、低功耗、高性能小型微处理器的解决方案。为了降低整个系统的成本，$ 3 c 2 4 1 0 a 提供了一下丰富的内部设备：分开的1 6 k b 的指令c a c h e 和1 6 k b 数据c a c h e ，删u 虚 拟存储器管理，l c d 控制器，支持n a n df l a s h 系统引导，系统管理( 片选逻辑和 s d r a m 控制器) ，3 通道u a r t ，4 通道d m a ，4 通道p 删定时器，i o 端口，r t c ， 8 通道l o 位a d c 和触摸屏接口，i i c - b u s 接口，u s b 主机，u s b 设备，s d 主卡 和m m c 卡接口，2 通道的s p i 以及内部p l l 时钟倍频器。 $ 3 c 2 4 1 0 a 采用了a r m 9 2 0 t 内核，0 1 8 u m 工艺的c m o s 标准宏单元和存储单 元。它的低功耗、精简和出色的全静态设计特别适用于对成本和功耗敏感的应用。 同样它还采用了一种叫做a d v a n c e dm i c r o c o n t r o l l e rb u sa r c h i t e c t u r e ( a m b a ) 新 型总线结构。$ 3 c 2 4 1 0 的显著特性是它的c p u 核心，是一个由a d v a n c e dr i s c m a c h i n e s ( a 蹦) 有限公司设计的1 6 3 2 位a r m 9 2 0 tr i s c 处理器。图2 - 2 为$ 3 c 2 4 1 0 开发板布局图。 2 2 1 内存部分 图2 - 2 $ 3 c 2 4 1 0 开发板布局图。 1 片8m 1 6 位数据宽度的f l a s h ，共1 6 m 字节f l a s h ( i n t e l 2 8 f 1 2 8 j 3 c ，如有 l o 华北电力大学硕士学位论文 不同型号，则是完全兼容的器件) ；两片1 6 m 1 6 位数据宽度的s d r a m ( h y 5 7 v 5 6 1 6 2 0 b t ，如有不同型号，则是完全兼容的器件) 构成，共6 4 ms d r a m 1 6 。 2 2 2 数据通讯口和外部输入输出口 底板提供一个四线r s 2 3 2 接口( c o m i ) ；两个u s b 口，一个l c d ，一个触摸屏接 口。 2 2 3 片选 $ 3 c 2 4 1 0 提供8 路片选，n g c s n 0 7 ，每个片选都指定了固定的地址，每个片 选固定间隔为1 2 8 m 字节。具体参见c p u 手册。核心开发板内存由两片1 6 m x1 6 位数 据宽度的s d r a m 构成，两片拼成3 2 位模式，公用n g c s 6 ，共6 4 mr a m 。起始地址： o x 3 0 0 0 0 0 0 0 。图2 - 3 为$ 3 2 4 1 0 内存映射图 i s o r n 0 r r 岫n 叽岫 i r i s 陬觚铡t 心 = i 7 b o o t r 麒y r 咖 il ( 4 k b ) s 姒m s d r 誓 s 烈瞳s 腿脚 2 m 4 m s x 1 叫 。 ( f l g c s 7 )( n g c s 7 )3 2 m ，6 4 m ，1 2 8 l i s 烈l i s d r 誓s 烈腿s d r 誓2 m ，4 i ，8 i ，1 6 m ( 1 i g 麟)( n g c s s ) ，3 2 1 f 6 4 m 1 2 8 m 一 1 s 嘲s 融 ( n c , c s s )( n g c 踮) 1 2 8 m - s r m 一1 。s 踟誓 ( n g c s 4 ) ( n 6 c s 4 ) 1 2 8 m l 册 s r a is r 伽 b a d d r 2 9 ：0 】 a c e s s i b l e 班! g i 洲 ( i l g c s 3 )( 删g c s 3 ) 1 翻粗 s r 嘲s r o m ( n g c s 2 )( n g c s 2 ) 1 2 8 誓 s r 哑s r 伽 ( i l g c s l )( n g c s l ) 1 2 8 誓 s r o m b o o ti n t e r n a l ( n g c s 0 ) s r a m ( 4 k b ) ，1 2 8 m 1 2 2 4 总线 n o tu s i n gn a n df l a s h f o rb o o tr 0 u s i n g 籼f l a s hf o r b o o tr 伽 图2 - 3 为$ 3 c 2 4 1 0 内存映射图 1 $ 3 c 2 4 1 0 是内部3 2 位地址，外部2 7 位地址，数据总线宽度3 2 位。2 0 3 m 的 主频，1 0 0 m 的总线速度。 2 若外接8 位或1 6 位数据宽度的外设芯片，与c p u 相接时，核心板的数据总 l l 华北电力大学硕士学位论文 线宽度是可配置的，可分别配为3 2 位、1 6 位或8 位模式。设置是在b w s c o n 中的 b w 位( 参见s 3 c 2 4 1 0 xu s e r sm a n u a l 的m e m e r yc o n t r o l l e r ) 实现的。在给外设 分配片选时，设置好它的b w s c o n 中的这两位，在访问它的地址时就可以改变数据 宽度。1 6 位数据宽度时，是低1 6 位数据线有效；8 位模式时，是最低8 位数据线 有效 1 8 。启动时这个对c s o 是无效的，因为c s o 是接存放启动代码的存贮器片选， 一般都是f l a s h ，在c p u 刚加电时，这时的数据宽度就无法用b w s c o n 来设置了，就 只有硬件实现了：由复位后硬件配置决定数据的宽度，复位默认为o x 0 0 0 0 0 0 0 0 。两 片s d r a m 为3 2 位寻址，但两片的数据总线分别接核心板高1 6 位和低1 6 位数据总 线，这样拼成3 2 位s d r a m 使用，所以两片s d r a m 共享一个c s 9 。而一片f l a s h 则 固定位1 6 位数据读写访问模式。 2 3 本章小结 本章介绍了系统的软硬件的设计方案的，在硬件部分，按照系统的模块分成了 以f p g a 核心的数据采集电路和基于$ 3 c 2 4 1 0 的核心板的控制，软件部分将介绍对 嵌入式l i n u x 的加载将在第四章详细介绍。 1 2 华北电力大学硕士学位论文 第三章f p g a 设计模块的外围电路和时序设计 根据绪论里的系统框图可知，被设计的硬件设计将基于f p g a 和a r m 两个主要 部分，在章节的划分上分为两章进行阐述。而本章所阐述的是f p g a 外围电路所用 主要器件的详细资料和根据所使用器件所建立的的f p g 外围电路设计，f p g a 外围 电路设计主要包括：光路照明模块、f p g a 外部时钟电路、线阵c c d 时序设计、a d 7 6 7 1 的时序设计、a r m 与异步f i f o 的接口电路及步进电机的外围驱动电路设计。 3 1f p g a 设计模块的外围电路及主要器件介绍歹 3 1 1 光路及照明系统 本设计在对检测样品进行采样分析时，需要一个可以提供稳定照明的光路系 统，这个光路系统由稳定的卤钨灯外接稳压电源实现的，当卤钨灯开始工作以后， 卤钨灯的灯光照射在载物台上的试样上，通过显微镜的第三个目镜将反射光线通过 光导纤维引入放有分光棱镜和线阵c c d 的检测暗室，此做法的目的是因为通过光导 纤维进入检测暗室的放射光是白光，而根据国标煤岩分析是依据煤样本的镜质体反 射率进行采集，当采集完成后需要进行光谱分析的色光波长为5 4 5 n m 的绿光，所以 需要排除其他色光对本检测的干扰，因此需要用到分光棱镜将其他色光折射到线阵 c c d 有效像素采集区域的外沿，保证本设计所需要的绿光照射在线阵c c d 上，所谓 光导纤维就是一种利用光在玻璃或塑料制成的纤维中的全反射原理而达成的光 传导工具。检测暗室的引入一方面有效保护线阵c c d 器件不受红外光的损害； 另一方面实现了设备开发的模块化设计，图3 - 1 为光路系统框图。 图3 1 为光路系统框图。 华北电力大学硕士学位论文 其中所使用的卤钨灯为欧司朗( 0 s r a m ) 生产的，其性能指标如下： 表3 - io s r a i 卤钨灯数据 型号 规格灯头型号输出流明( i r a )直径( r a m )总长( m m )寿命( h o u r ) h l x 6 4 6 2 3 1 2 v i o o w g y 6 3 52 8 0 01 1 54 42 0 0 0 3 1 2f p g a 外部时钟电路 时钟信号通常是负载最重的信号，所以要合理分配负载。出于这样的考虑在 f p g a 这类可编程器件内部一般都设有数量不等的专门用于系统时钟驱动的全局时 钟网络。这类网络的特点是： 1 负载能力特别强，任何一个全局时钟驱动线都可以驱动芯片内部的触发器。 2 时钟延时降至最低。 3 时钟信号波形畸变小，工作可靠性好。 因此，在f p g a 设计中最好的时钟方案是：由专用的全局时钟输入引脚驱动单 个主时钟去控制设计项目中的每一个触发器。同步设计时，全局时钟输入一般都接 在器件的时钟端，否则会使其性能受到影响。对于需要多时钟的时序电路，最好选 用一个频率是它们的时钟频率公倍数的高频主时钟。因此本设计需要将晶振接入全 局时钟输入引脚，这些引脚连接到f p g a 内部的全局时钟网络。全局时钟网络是内 部的时钟树，其特点是时钟分配树首先是走到芯片的中间，再向芯片的四周分布， 保证到芯片的各个角落的延时尽量相等，到各个时序元件( 触发器) 时钟输入端等 长，保证时钟偏斜( s k e w ) 很小。同时全局时钟网络具有很强的驱动能力，而且在芯 片设计的时候对时钟网络做了保护，尽量防止芯片内部的信号对时钟信号质量有影 响，这样可以保证时钟信号引入的抖动非常小。本文中使用了两个不同频率的晶振， 一个1 m ，一个2 0 m ，连接到f p g a 的全局时钟输入引脚。有源晶振相比无源晶振， 其输出时钟频率更准确，时钟抖动更小。有源晶振需要供电，在此处考虑电源干扰 对时钟的影响，将晶振电源用电感与数字电源隔离。电路图如图3 - 2 所示。 1 4 华北电力大学硕士学位论文 少卜郡日啦中电路接口 图3 - 2f p g a 全局时钟接口图 3 1 3 线阵g o d 的选择及时序设计 3 1 3 1 线阵c o d 简介 c c d ( 电荷耦合器件) 是七十年代初发展起来的新型半导体器件，由美国贝尔 实验室的w s b o y l e 和g e s m i t h 于1 9 7 0 年首先提出的，后来被a m a l l o