（模式识别与智能系统专业论文）高速pcb信号完整性设计与分析.pdf

内蒙古大学硕上学位论文 原创性声明 本人声明：所呈交的学位论文是本人在导师的指导下进行的研究工作及取得的研究成 果。除本文已经注明引用的内容外，论文中不包含其他人已经发表或撰写过的研究成果，也 不包含为获得凼墓直太堂及其他教育机构的学位或证书而使用过的材料。与我一同工作的同 志对本研究所做的任何贡献均已在论文中作7 明确的说明并表示谢意。 学位论文作者签名：豸疽盘逸2 丝 指导教师签名： 日 期：匀i 笾旦i 芝笸l ! 日期： 在学期间研究成果使用承诺书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：内蒙古大学有权将 学位论文的全部内容或部分保留并向国家有关机构、部门送交学位论文的复印件和磁盘，允 许编入有关数据库进行检索，也可以采用影印、缩印或其他复制手段保存、汇编学位论文。 为保护学院和导师的知识产权，作者在学期间取得的研究成果属于内蒙古大学。作者今后使 用涉及在学期间主要研究内容或研究成果，须征得内蒙古大学就读期间导师的同意；若用于 发表论文，版权单位必须署名为内蒙古大学方可投稿或公开发表。 学位论文作者签名： 日 指刷獬：f 蜀蕴丑圣 墨互矾丛拦鸳纽4 逝 高速p c b 信号完整性设计与分析 摘要 随着电子技术的迅猛发展，系统运行频率的不断提高，信号在p c b 互连系 统中正确传输越来越难，保证设计高速系统时的信号完整性已经成为影响p c b 投板成功率的重要因素之一。 高速p c b 设计中，电路互连对信号完整性影响主要表现为信号的反射和串 扰。本文在介绍高速p c b 信号完整性的基本设计流程和传输线理论的基础上， 在进行p c b 布局布线前，深入分析了影响信号完整性的p c b 叠层设置和阻抗控 制的设计方法，并分析了用于仿真的模型创建和校验方法。在分析了信号完整 性的反射、串扰产生机理的基础上，采用业界常用的信号完整性分析工具 c a d e n c e 在p c b 布局布线前和布线后对高速系统中的反射、串扰问题进行了仿真 分析，提出相应的解决方案，调整优化电路，确保信号完整性要求，大大提高 了p c b 投板成功率。 本文的主要工作：对信号完整性仿真流程、模型选择与创建、反射、串扰进 行了较深入的理论分析；给出了在常见情况下解决信号完整性问题的一些方法， 并进行了相应的仿真验证；根据实际电路板项目要求，运用信号完整性分析方 法，完成了p c b 电路板的设计与仿真分析。 关键字：信号完整性；高速p c b ；仿真；c a d e n c es i c l o c ka n dt h e d e n s i t yo fp c b a r ei n c e r a s i n gr a p i d l y i ti sm o r ed i f f i c u l tt ot r a n s m i ts i g n a la c c u r a t e l y i nt h ei n t e r c o n n e c t s s oh o wt og u a r a n t e et h es i g n a li n t e g r i t yo fd e s i g ni sb e c o m i n g o n eo ft h ek e yf a c t o r sf o rt h ep c bf a b r i c a t i o ns u c c e s sr a t e i n h i 曲- s p e e d p c bd e s i g n ，t h es i g n a l i n t e g r i t y a r ea f f e c t e d b y c i r c u i t i n t e r c o n n e c tw h i c h m a i n l yi ss h o w e d i nt h es i g n a lr e f l e c t i o na n dc r o s s t a l kt w o a s p e c t b a s eo nt h eb a s i ch i g h - s p e e dp c bs i g n a li n t e g r i t yd e s i g nf l o wa n dt r a n s m i s s i o nl i n e t h e o r y , t h i st h e s i sa n a l y z e sd e e p l yt h ec r o s s s e c t i o ns t e u pa n dt h ei m p e d a n c ec o n t r o l w h i c ha f f e c to nt h es i g n a li n t e g r i t y , a n da l s oa n a l y z e st h em e t h o do fm o d e lc r e a t i o n a n dv a l i d a t i o nw i t c hi su s e di ns i m u l a t i o n b e f o r ep c bp l a c e m e n t t h es i g n a l i n t e g r i t ya n a l y s i st o o l s - - c a d e n c ei su s e di np r e - - p l a c e m e n ta n dp o s t r o u t et oa n a l y z e t h es i g n a lr e f l e c t i o na n dc r o s s t a l ki nh i g h s p e e dp c bb a s eo nt h em e c h a n i s mo f s i g n a lr e f l e c t i o na n dc r o s s t a l k s ot h ea p p r o p r i a t es o l u t i o n sc a nb ep u tf o r w a r d ，a d j u s t a n do p t i m i z et h ec i r c u i t ，e n s u r es i g n a li n t e g r i t yr e q u i r e m e n t s ，g r e a t l yi n c r e a s et h e k e y w o r d s ：s i g n a li n t e g r i t y ；h i 曲- s p e e dp c b ；s i m u l a t i o n ；c a d e n c es i 第一章绪论1 1 1 选题的背景及意义1 1 2 国内外研究现状及发展趋势2 1 3 本文的结构安排及主要工作。3 第二章高速p c b 信号完整性的基本问题4 2 1 高速信号的定义4 2 2 传输线理论4 2 2 1 传输线物理模型4 2 2 2 传输线特性参数7 2 2 3 传输线效应8 2 3 仿真分析软件简介1 0 2 4 需要仿真的系统介绍1 1 2 5 典型信号完整性设计及仿真流程15 2 5 1 设计前准备工作1 6 2 5 2 预布线仿真17 2 5 3 布线后仿真17 第三章仿真模型18 3 1s p i c e 仿真模型18 3 2i b i s 仿真模型18 3 2 1i b i s 仿真模型构成1 9 3 2 2i b i s 模型与s p i c e 模型优缺点分析2 1 3 2 3i b i s 模型校验2 l 3 3i b i s 模型创建2 3 第四章信号完整性反射仿真2 4 4 1 反射形成的原因2 4 4 2 解决方案2 5 内冢古大学硕士学位论文 4 2 1 并行端接方案2 6 4 2 2 串行端接方案2 9 4 3 反射仿真分析3 0 第五章信号完整性串扰仿真3 3 5 1 串扰形成的原因3 3 5 1 。1 耦合线的等效电路3 3 5 1 2 感性耦合3 5 5 1 3 容性耦合3 6 5 1 4 容性耦合和感性耦合的总和3 8 5 2 串扰仿真分析3 9 5 2 1 传输线耦合长度对串扰的影响3 9 5 2 2 传输模式对串扰的影响4 0 5 2 3 传输线间距对串扰的影响4 3 5 2 4 传输线线宽对串扰的影响4 4 5 3 串扰解决方案4 5 5 4 设计完成后的布局图和布线图4 6 结论与展望4 7 参考文献4 8 至炙谢5 0 攻读学位期间发表的学术论文5 0 i l 内蒙古大学硕士学位论文 第一章绪论 1 1 选题的背景及意义 随着科学技术的飞速发展，电子元器件工作频率和集成度有了极大的提高。1 9 9 2 年只有 4 0 的电子系统工作在3 0 m h z 以上，而且器件多数使用d i p 、p l c c 等体积大、管脚少的封 装形式，到1 9 9 4 年已有5 0 的设计达到了5 0 m h z 的频率，采用p g a 、q f p 、r g a 等封装的 器件越来越多。而1 9 9 6 年后，高频高速电路的设计已在整个电子设计领域所占的比例越来越 大，1 0 0 m h z 以上的系统已随处可见，b a r ed i e 、b g a 、m c m 这些体积小、管脚数已达数百 甚至上千的封装形式也已越来越多地应用到各类高速电子系统中。由i c 芯片构成的电子系统 是朝着大规模、小体积、高速度的方向飞速发展的，而且发展速度越来越快。这样就带来了 一系列的问题，即电子元件的体积减小、电路的布局布线密度变大、信号的频率不断的提高， 从而使得p c b 电路板的设计成为系统能否正常运行的关键因素l l 。3 1 。 随着电子系统中系统时钟和逻辑频率的迅速提高和信号边沿不断变陡，印刷电路板的连 接线和板层特性对系统电气性能的影响也越发重要。对于低频设计，连接线和板层的影响可 以不考虑。当印刷电路板处于高频高速工作状态时，互连关系必须以传输线进行考虑，而在 评定系统性能时也必须考虑印刷电路板板材的电参数，从而引发信号完整性( s i g n a li n t e g r i t y ) 问题1 4 。例如，高速信号会导致p c b 上的长互连走线产生传输线效应，p c b 设计师必须考虑 传输线的延时和阻抗匹配问题；高速信号走线会让间距越来越小的相邻走线更容易产生很难 准确量化的串扰问题，从而产生恼人的电磁兼容( e l e c t r o m a g n e t i cc o m p a t i b i l i t y ，e m c ) i h 题； 开关器件数目不断增加，核心电压不断降低，使得电源的波动往往会给系统带来致命的影响， 诸如延时、串扰、反射以及传输线之间的耦合情况等等1 5 1 。同时许多系统的工作频率很高， 达到几十m h z 甚至数g h z ，以适应人们对于大量数据的处理。这就要求在电路设计中要仔 细研究所有可能导致信号完整性的因素和条件，并且在印制电路板之前将这些问题加以完善 的解决。这样可以及时地发现问题，并加以修正，提高系统的工作性能，缩短系统的研发周 期，减少系统的投入，提高产品的竞争力睁7 】。 本文的在得到一个基于4 4 0 f xp e n t i u mp r o 计算机主板的原理图基础上，完成对其进行布 内蒙古大学硕士学位论文 局布线的p c b 设计工作，同时对p c b 的关键网络的信号完整性作出设计和分析，借此来分 析高速p c b 信号完整性设计与分析中的基本问题和解决方案。 1 2 国内外研究现状及发展趋势 随着信号完整性分析成为产品开发尤其是高速p c b 设计中的重要环节，s i 问题引起了业 界的广泛关注，甚至有人呼吁建立相关行业标准。信号完整性设计在国外己经成为一种专门 的职业，t e l 、c i s c o 、i b m 等许多大公司都有自己专职的信号完整性分析工程师，他们与 电路设计工程师协同工作，解决产品设计中经常出现的s i 问题【8 】。在解决高速设计中面临的 反射、串扰、同步开关噪声、电磁干扰( e m i ) 等问题上投入了大量的精力进行研究，在理论和 工程应用中取得了很大进展。一些元器件设计生产商在对元器件进行了信号完整性分析之后， 为元器件使用者提供了参考的信号完整性分析方案，例如d d r 3 的存储器生产商为其使用者 提供了参考的端接方案和走线长度控制方案。另外，国外的一些大的e d a 软件公司己将信号 完整性、电源完整性以及电磁兼容性结合起来进行分析，如c a d e n c e 、c s t 等公司，确保在 p c b 设计过程中对设计进行总体分析，减少这几方面的互相影响，缩短研发周期、减少研发 成本。 目前，国内有关高速数字设计中的信号完整性问题的研究和工程应用相对于国外比较落 后，但也引起越来越多的国内设计公司关注这一领域，如华为、中兴等公司和一些高等院校 都已经在基础理论、设计方法、工程应用中投入了大量的人力和资金，并且取得了一定的进 展，在高速电路系统信号完整性问题的基础研究方面，曾获得2 0 0 4 年国家自然科学奖的上海 交通大学的李征帆等人，在高速电路系统规模扩大、速度提高的情况下，对其中的互连封装 系统产生的寄生电磁效应进行研究，取得了一系列的发现和创新，其研究成果被该领域有影 响的专著“t r a n s m i s s i o nl i n ea n dl u m p e dc i r c u i t s 被多次引用，甚至将其计算结果作为比较 标准【9 - 12 1 。 如今，高性能、大容量的计算机系统使得我们可以对高速数字电路设计中的信号完整性 问题进行有效的布线前布线后仿真分析，在设计过程中保证信号质量，这也正是现今国际领 先的p c b 设计方法和流程。为了满足设计需求，国外众多e d a 公司不断提高信号完整性分 析软件的性能。现今主要的信号完整性分析软件主要有m e n t o rg r a p h i e s 公司的h y p e r l y n x ， c a d e n c e 公司的s 1 分析工具，a n s o f t 公司的s 1w a v e 信号完整性分析模块等。除了高效的分 2 塑鍪查盔兰堡主堂垡笙塞 析软件，正确的仿真模型才能保证仿真结果与实际情况的致。目前，最常用的仿真模型包 括s p i c e ，i b i s 和v e r i l o g a m s v h d l a m s 。本文所采用的仿真软件和仿真模型是c a d e n c e 公司的p c bs 1 分析工具和m o d e li n t e g r i t y 工具，这在后面的章节有详细介绍【1 1 。 1 3 本文的结构安排及主要工作 论文的章节安排如下： 第一章：绪论，简要介绍本课题的提出的背景、意义和研究现状，以及论文的结构安排 和完成的主要工作。 第二章：阐述高速p c b 电路板信号完整性的基本问题；需要仿真的系统硬件资源以及仿 真软件介绍；传输线理论基础，主要包括传输线的结构、特性参数，传输线效应等；并结合 需要仿真的系统对信号完整性仿真流程进行探讨。 第三章：重点讨论当前用于信号完整性仿真分析的模型的分类及应用，并利用模型仿真 工具进行模型验证。 第四章：介绍了信号完整性中反射产生的原理、解决方案等，并以实际的电路系统为例， 介绍利用仿真软件解决信号完整性的反射问题的解决方案。 第五章：介绍了信号完整性中串扰产生的原理，分析电路中不同参数对串扰的影响以及 解决方案等，并以实际的电路系统为例，介绍利用仿真软件解决信号完整性的串扰问题的解 决方案。 结论与展望。 本文所完成的工作主要有以下几个方面： 1 对信号完整性仿真流程、模型选择与创建、反射、串扰进行了较深入的理论分析； 2 给出了在常见情况下解决信号完整性问题的一些方法，并进行了相应的仿真验证； 3 根据实际电路板项目要求，运用信号完整性分析方法，完成了高速数据存储电路板的设 计与仿真分析。 内蒙古大学硕士学位论文 第二章高速p o b 信号完整性的基本问题 2 1 高速信号的定义 高速电路在业界没有明确的定义。通常，数字逻辑电路的频率达到或者超过5 0 m h z ，而 且工作在这个频率之上的电路占整个系统的1 3 以上，就可以称其为高速电路【屹】。 实际上，与信号本身的频率相比，信号边沿的谐波频率更高，信号快速变化的跳变( 上 升沿与下降沿) 引发了信号传输的非预期结果。如果线传播延时大于数字信号驱动端上升时 间的1 2 ，则可认为此类信号是高速信号并产生传输线效应。信号的传递发生在信号状态改变 的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小 于上升或下降时间的1 2 ，那么在信号改变状态之前，来自接收端的反射信号将到达驱动端。 否则，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可 能会改变逻辑状态。所以笔者认为：存在传输线效应的电路都应该称之为高速电路。 通常，通过器件手册可以查出信号上升时间的典型值。而在p c b 设计中，实际布线长度 决定了信号的传播时间。如果过孔多、器件管脚多或网络上设置的约束多，将导致延时增大。 以矸表示信号上升时间，表示信号线传播延时，若露4 ，信号落在安全区域；若 2 瓦4 ，信号将落在不确定区域；若瓦2 珀，信号将落在问题区域。当信号落在不 确定区域及问题区域时，应该使用高速布线方法进行p c b 设计【1 3 1 。 2 2 1 传输线物理模型 2 2 传输线理论 p c b 上的传播信号的路径一般可以分为两种，如图2 1 所示：一种是普通意义下的走线， 一般认为在同一时段走线上的任意点上的电势都相等，如图2 1 ( a ) 所示；另一种是传输线， 4 内蒙古大学硕士学位论文 l _ _ i _ _ _ _ _ _ _ - _ _ l _ _ - _ _ o _ _ _ - - - _ - - _ - _ _ i _ - _ _ - 。- _ _ _ _ _ _ _ _ _ _ - _ _ o - - - _ _ - _ _ _ - _ _ _ _ - - - - _ - _ - _ _ _ _ _ - _ _ _ _ _ _ _ _ _ _ _ _ - - i i _ _ - i _ - _ i i - - _ - _ _ - 。_ _ - _ _ _ _ _ _ i - _ _ _ _ - - _ 。_ - _ o - o o _ - _ - i - _ - - _ _ _ _ _ _ - _ _ - - - _ - _ _ - _ _ - _ _ - _ - - - _ _ _ - _ _ - _ - _ 一 传输线要考虑信号在传播时的影响，并假定信号在传输时，沿传输线上的每一点都有不同的 电势，如图2 1 ( b ) 所示。 v ( t ) 0f l $ 1n s 2 嘴_ 、 3n s - 一 01 3 5 11 1 5 2f l $ 3f l s _ ； 、 r 、 ( a )( b ) 图2 1 两种信号走线 f i g u r e 2 1 t w os i g n a lt r a c e s 那么什么时候应该将信号路径认为是传输线? 信号传输路径长度大于1 1 0 0 的信号波长， 或接受器件是边缘敏感的，或者系统没有过冲和下冲容限，这时认为该传输路径是传输线。 在高速p c b 中，大部分的传播信号的路径都是传输线【l5 1 。 在实际的p c b 设计中，传输线结构是由嵌入或临近电介质的绝缘材料、具有一个或多个 参考平面的导线构成的。电路板设计中常见的两种传输线是微带线和带状线。微带线通常指 p c b 外层的走线，只有一个参考平面。带状线是指介于两个参考平面之间的内层走线。在进 行高速p c b 设计时，应根据p c b 的叠层结构以及介质层参数来控制传输线的特性。 微带线：其结构如图2 2 所示，其特性阻抗和传播延迟如式2 1 和2 2 所示旧。 图2 2 微带线结构图 f i g u r e 2 2m i c r o s t r i pl i n es t r u c t u r ed i a g r a m l j0 v 内蒙古大学硕士学位论文 z o = 南n l5 9 8 h ) t p d = 8 5 墨爵丽 式中，z 。为微带线的特性阻抗( 单位：欧姆q ) ； ，p d 为传播延迟( 单位：皮秒英寸p s i n c h ) ： ( 2 1 ) ( 2 2 ) 占r 为基板材料的有效相对介电常数； h 为微带线信号层与参考平面的距离( 单位：英寸i n c h ) ； w 为微带线的宽度( 单位：英寸i n c h ) ； ，为微带线的厚度( 单位：英寸i n c h ) 。 带状线：其结构如图2 3 所示，其特性阻抗和传播延迟如式2 3 和2 - 4 所示。 图2 3 带状线结构图 f i g u r e 2 3s t r i p l i n es t r u c t u r ed i a g r a m z 。= 万6 0m m 5 8 9 鬲8 h ) tp d = 8 5 e r 式中，z 。为带状线的特性阻抗( 单位：欧姆q ) ； p d 为传播延迟( 单位：皮秒英寸p s i n c h ) ； s ，为基板材料的有效相对介电常数； h 为带状线信号层与参考平面的距离( 单位：英寸i n c h ) ； w 为带状线的宽度( 单位：英寸i n c h ) ： r 为带状线的厚度( 单位：英寸i n c h ) 。 6 ( 2 3 ) ( 2 4 ) 内蒙古大学硕士学位论文 2 2 2 传输线特性参数 传输线的特性参数主要包括传输系数、特性阻抗、反射系数、电压驻波比等【1 8 1 。 1 传输系数 传输系数r 一般情况下是复数，由式2 5 给出，用来表示电磁波的传输情况。 f - _ 4 ( r + w l x g + w c ) = 口+ 形 ( 2 5 ) 传输系数有衰减系数口构成实部，表示传输线上单位长度行波电压( 或电流) 振幅的变 化；由相位系数构成虚部，表示传输线上单位长度行波电压( 或电流) 相位的变化。 对于无损耗传输线来说口= 0 ，= w c 2 特性阻抗 所谓特性阻抗z 0 是指传输线上入社波电压和入射波电流之比，或反射波电压和发射波电 流之比的负值。即： z o 一等一一篇 亿6 ， 从特性阻抗的表达式可以看到，z 。除了与工作频率有关之外，仅和传输线的单位长度上 的分布参数有关，而与负载、信号幅值和传输线长度无关，故称特性参数。 对于无损耗传输线( r = g = 0 ) ，其特性阻抗为： z 0 - 考 弦7 ， 特性阻抗为实数，与工作频率无关。 3 反射系数 电压( 或电流) 的反射系数定义为传输线上任意一点处的反射波电压( 或电流) 与入射 波电压( 或电流) 之比。由于电压便于测量，所以通常所说的反射系数( 如未加指明) 均指 反射系数。 终端的反射系数可表示为： t = 虿z l - 酉z 0 式中，乙为终端负载阻抗。 ( 2 - 8 ) 反射系数在一般情况下是复数，终端电压反射系数l 的模表示终端反射波电压与入射波 7 堕鍪堕莶兰堡主茎垡笙兰 电压振幅的比值，其相位表示终端反射波的电压与入射波电压之间的相位差。反射系数反映 了负载对传输特性的影响，以及反射波产生的原因。 4 电压驻波比 当电磁波在终端负载不等于传输线特性阻抗的传输线上传输时，会产生反射波。反射波 的大小除了用电压反射系数来描述外，还可用驻波系数( v s w r ) 来表示。电压驻波比定义为电 压的最大值与最小值之比，即： 坯眦：鳖：圳( 2 - 9 ) “疵 l l t l 因此，传输线的反射波的大小，可用反射系数的模、驻波系数来表示。反射系数的范围 为0 - 延时和时序错误( d e l a y & t i m i n g e r r o r s ) 多次跨越逻辑电平门限错误( f a l s es w i t c h i n g ) 过冲与下冲( o v e r s h o o t u n d e r s h o o t ) 串扰( c r o s s t a l k ) 电磁辐射( e m ir a d i a t i o n ) 1 反射信号 如果一根走线没有被正确终结( 终端匹配) ，那么来自于驱动端的信号脉冲在接收端将被 反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误发生， 引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上 述情况没有被充分考虑，e m i 将显著增加，这就不单单影响自身设计结果，还会造成整个系 统的失败。 反射信号产生的主要原因是过长的走线、未被匹配终结的传输线、过量电容或电感及阻 抗失配。 2 信号延时和时序错误 信号延时和时序错误表现为信号在逻辑电平的高、低门限之间变化时，保持一段时间信 8 塑鍪直奎兰堡圭堂垡笙苎 号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。通常在有多个接收端时会 出现问题。电路设计者必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生 的原因包括驱动过载和走线过长。 3 多次跨越逻辑电平门限错误 信号在跳变的过程中可能多次跨越逻辑电平门限，从而导致这一类型错误的发生。多次 跨越逻辑电平门限错误是信号振荡的一种特殊形式，即信号的振荡发生在逻辑电平门限附近， 多次跨越逻辑电平门限将导致逻辑功能紊乱。 4 过冲与下冲 走线过长或者信号变化太快，可以导致过冲与下冲的发生。虽然大多数元器件接收端有 输入保护二极管保护，但有时这些过冲电平会远远超过元器件电源电压范围，仍会导致元器 件的损坏。 5 串扰 在一根信号线上有信号通过时，在p c b 板上与之相邻的信号线上就会感应出相关的信号， 这种现象称之为串扰。异步信号和时钟信号更容易产生串扰。解决串扰的方法是移开发生串 扰的信号或屏蔽被严重干扰的信号。信号线距离地线越近，或加大线间距，可以减少串扰信 号。 6 电磁辐射 电磁辐射有两个重要方面：电流流过导体会产生磁场；将导体放入磁场将会引起感应电 流。这两方面符合右手法则，如图2 4 所示。电流流过导体产生的磁场强度受导体形状影响， 反之亦然。 h n c 张5c u r 蕾l nd i r e c t i o n o fm c k 玎- l cr f u d 图2 4 右手法则 f i g u r e 2 4r i g h th a n dr u l e 电磁干扰( e l e c t r o - m a g n e t i ci n t e r f e r e n c e ，e m i ) ，通常是指设计中不希望出现的电磁辐射。 9 内蒙吉大学硕上学位论文 电磁干扰包括产生过量的电磁辐射及对电磁辐射的敏感性两个方面。e m i 表现为在数字系统 由于处理周期和快速的时钟和转换率，致使系统加电运行时，会向周围环境辐射电磁波，从 而使周围环境中正常工作的电子设备受到干扰，特别是模拟电路，由于其本身的高增益功能， 成为易受影响的电路。e m i 产生的主要原因是电路工作频率太高及布局、布线不合理。目前 已有进行e m i 仿真的软件工具，但大都很昂贵，且仿真参数和边界条件设置又比较困难，直 接影响了仿真结果的准确性和实用性。通常可在设计的每个环节应用控制e m i 的各项设计规 则，以达到控制e m i 的目的。 2 3 仿真分析软件简介 一个好的信号完整性分析软件对于高速p c b 设计来说是至关重要的。目前，具有一定应 用领域的s 1 分析工有十余种，如a n s o f t 公司的s i 、c a d e n c e 公司的p c bs i 、m e n t o rg r a p h i c s 公司的i s a n a l y z e r 等等。本文设计选用的是c a d e n c e 公司1 6 0 2 版中p c bs i 开发套件。c a d e n c e 是全球最大的电子设计技术、程序方案服务和设计服务供应商，其e d a 产品涵盖了电子设计 的整个过程，p c bs i 是其e d a 产品中的一部分，能提供完整的p c b 系统设计和硬件仿真功 能。知名半导体与电子系统公司均将c a d e n c e 软件作为其全球设计的标准【2 0 剀。 c a d e n c e 公司的a l l e g r os p b1 6 2 系统互连设计平台优化并加速了高性能高密度的互连设 计，建立了从i c 制造、封装和p c b 的一整套完整的设计流程。c a d e n c ea l l e g r o 可提供新一 代的协同设计方法，以便建立跨越整个设计链，包括i o 缓冲区、i c 、封装及p c b 设计人员 的合作关系。c a d e n c e 公司著名的软件有c a d e n c ea l l e g r o ，c a d e n c el d v ，c a d e n c ei c5 0 ， c a d e n c eo 疋a d 等。 功能强大的布局布线设计工具a l l e g r op c b 是业界领先的p c b 设计系统。a l l e g r op c b 是 一个交互的环境，用于建立和编辑复杂的多层印制电路板。a l l e g r op c b 丰富的功能可以满足 当今世界设计和制造的需求。针对目标按时完成系统协同设计，使c a d e n c e a l l e g r o 平台能协 同设计高性能的集成电路、封装和印制电路板的互连，降低成本并加快产品上市时间。 c a d e n c ea l l e g r o 系统互连平台能够跨集成电路、封装和p c b 协同设计高性能互连。应用 平台的协同设计方法，工程师可以迅速优化i o 缓冲器之间和跨集成电路、封装和p c b 的系 统互连。从而避免硬件设计返工并降低硬件成本和缩短设计周期。约束驱动的a l l e g r o 流程可 用于设计捕捉、信号完整性和物理实现。由于它还得到c a d e n c ee n c o u n t e r 与v i r t u o s o 平台的 l o 内蒙古大学坝士学位论文 支持，a l l e g r o 协同设计方法使得高效的设计链协同成为现实。 p c bs i 是c a d e n c e 公司提供的高速系统设计工具中的核心仿真软件包，它与p c b 各个设 计阶段完美的集成，对高速p c b 中的过冲、单调性、时序、e m i 和电源特性阻抗的综合分析， 得出解决复杂拓扑结构电路分析的解决方法，对解决高速电路设计问题带来了极大的帮助。 通过它可以控制与p c bl a y o m 相应的限制条件。在p c bs i 菜单下集成了以下工具： 1 ) s i g x p l o r e r 可以进行走线拓扑结构的编辑。可在工具中定义和控制延时、特性阻抗、驱 动和负载的类型和数量、拓扑结构以及终端负载的类型等等。可在p c b 详细设计前使用此工 具，对互连线的不同情况进行仿真，把仿真结果存为拓扑结构模板，在后期详细设计中应用 这些模板进行设计。 2 ) d f s i n g o s i e 工具是信号仿真分析工具，可提供复杂的信号延时和信号畸变分析、i b x s 模型库的设置开发功能。s i g n o i s e 是p c bs i 进行分析仿真的仿真引擎，利用s i g n o i s e 可以进 行反射、串扰、s s n 、e m i 、源同步及系统级的仿真。 3 ) d f e m c 工具一e m c 分析控制工具。 4 ) d p t h e r m a x n 热分析控制工具。 m o d e li n t e g r i t y 也是c a d e n c e 公司提供的对仿真模型进行编辑分析的软件包，m o d e l i n t e g r i t y 能够进行模型建立、处理和校验，在使用仿真模型之前必须先验证仿真模型。m o d e l i n t e g r i t y 分析i b i s 模型和c a d e n c ed m l ( d e v i c em o d e ll i b r a r y ) 模型的语法错误，m o d e l i n t e g r i t y 可以相互转换i b i s 、q u a d 和c a d e n c ed m l 文件。 模型校验包含语法检查、单调性检查、模型完整性检查和数据合理性检查。 2 4 需要仿真的系统介绍 本文的在得到一个基于4 4 0 f xp e n t i u mp r o 计算机主板原理图的基础上，完成对其进行布 局布线的p c b 设计工作，同时对p c b 的关键网络的信号完整性作出设计和分析，借此来分 析高速p c b 信号完整性设计与分析中的基本问题和解决方案。 在设计p c b 之前，要对可能会产生信号完整性的网络有一个了解，本例中以该p c 主板 的g t l6 6 m h zh o s t 总线( 总线名称为h a ) 为例，来分析在进行高速p c b 设计时可能遇到 的信号完整性问题，h a 总线结构如图2 5 所示。 内蒙古大学硕士学位论文 图2 5h a 总线结构图 f i g u r e 2 5 h ab u ss t r u c t u r ed i a g r a m 其中c p u ( u 1 5 ) 是i n t e l 公司的处理器芯片，4 4 0 f x ( u 2 7 ) 是建立在并行p c i 体系结构 上的有增强3 2 位总线性能的芯片，提供c p u 到存储器的流水线。首先要对该总线中的网络 拓扑结构的时序进行分析，时序分析的目的是通过电路原理、器件手册来获得一个最坏情况 ( w o r s tc a s e ) 下的时序最大可用空间，并通过c a d e n c e 仿真软件计算出在满足这个条件下的元 器件布局布线约束。 在时序分析中，时钟信号的f l i g h t t i m e 是一个很重要的参数，需要通过仿真得到。时钟信 号仿真方法和其他信号是相同的，但时钟信号和其他信号相比有其特殊性。对于时钟信号， 从时钟信号本身来说是一种异步信号，主要关心的是信号完整性问题。但时钟信号又是其他 信号的同步基准，在靠数据信号的延时控制无法满足时序的情况下，时钟信号的延时控制就 非常重要，尤其是在源同步双向数据信号的传输中，这种现象比较多。 时钟信号的质量包含时钟抖动、时钟偏斜、单调性、上升和下降时间、噪声容限、过冲 和下冲。在时钟设计时特别需要注意的一点是时钟信号在逻辑电平门限附近的多次穿越。当 信号在逻辑电平门限附近发生振荡，且噪声容限小的情况下，这种现象可能发生。在同步系 统中数据发生这种现象时，可以通过调整采样窗口躲避；而时钟信号是绝对不能出现这种现 象。 基于时钟信号的上述特点，仿真中应优先保证良好的单调性；其次是有较大的噪声容限， 尽量抑制过冲和下冲。值得注意的是，时钟信号的上升时间和下降时间也应符合接收端器件 的要求，这一点在仿真中经常会被忽略。 图2 6 所示为时钟信号f l i g h tt i m e 的测量方法。时钟信号一般来说只有一个阈值v m 淄，无 s w i t c ht i m e 和s e t t l et i m e 之分。在设置仿真模型的时候将v i l 和v i h 的值设置为同一个值，即 输入信号测量参考电压值v m 馏。 1 2 内蒙古大学硕士学位论文 图2 6 时钟信号f l i g h tt i m e 的测量方法 f i g u r e 2 6 t h em e a s u r e m e n to fc l o c ks i g n a lf l i g h tt i m e 本例中处理器u 1 5 的管脚间距和芯片u 2 7 的管脚的间距从3 6 i n 变化。理想情况下，想 要这个拓扑应用到h o s th a 总线的所有位。必须确保这个拓扑工作在最近和最远的管脚连接。 处理器( u 1 5 ) 和芯片( u 2 7 ) 能够运行在快速和慢速模式。总线的每一位都有允许的过 冲值。h i 曲s i d e 的过冲值设定为2 0 0 m v ，l o ws i d e 过冲值设定为一3 0 0m v ，即最大过冲为 1 7 0 0m v ，最小下冲为3 0 0m v 。从元徉数据手册中得到的u 1 5 和u 2 7 的参数见表2 1 2 5 - 2 9 1 。 表2 1 时序参数 t a b l e 2 1 t i m i n gp a r a m e t e r s 处理器到4 4 0 f x ，u 1 5t ou 2 7 c l kr e c e i v e rr e c e i v e r s k e w p e r i o d s e t u p h o l d 1 5 1 5 n s4 3 0 n s0 3 0 n s0 7 0 n s j i t t e rc r o s s t a l kt c o m i nt c o m a x 0 4 0 n s0 4 0 n s。1 2 0 n s5 1 0 n s 4 4 0 f x 到处理器，u 2 7 到u 1 5 c l kr e c e i v e r r e c e i v e r s k e w p e r i o d s e t u p h o l d 1 5 1 5 n s4 5 0 n s0 3 5 n s0 7 0 n s j i t t e rc r o s s t a l k t c o m i nt c o m a x 0 4 0 n s0 4 0 n s1 1 5 n s5 3 0 n s 飞行时间计算公式为： 死i g t i 廿n 弘c 1 0 c k p e r i o d 一( d r i v e r t e o m 戤+ s k e w + j i t t e r + c r o s s t a l k + r e c e i v e r s e t u p ) l 曲n i i i n r e c e i v e r s e t u p - - d r i v e r t e o m 娃+ s k e w + c r o s s t a l k 上升沿时序图如图2 7 所示，下降沿时序图如图2 8 所示。 内蒙古大学硕士学位论文 图2 7 上升沿时序图 f i g u r e 2 7r i s i n ge d g et i m i n g k 球 v i h r 硎弋- 1 、i - v n l e 出一 剐y 一 ：。弋：i 一 1tn - h 图2 8 下降沿时序图 f i g u r e 2 8f a l l i n ge d g et i m i n g 上述相关的几个概念的解释说明： 最大飞行时间t f i l g h t m a x 对应于报告中看到的s e t t l et i m e ，最小飞行时间t f i l g h t m i n 对应 于报告中的s w i t c ht i m e 。 s k e w ( 偏斜)