（生物医学工程专业论文）基于水平剪切声表面波阵列传感技术的测试系统的研发.pdf

溪涯大学矮攀短论文 a b s 毫r a c t 融糟e e 纛ly e 鹕，s a w 南a s e da 凇ys e 程s o 撼印p l yw i d 或y 幻谯e 鹅藤糙so f e n v i r o n m e n t a l a n db i o c h e m i c a l m o n i t o r i n g c 0 n t r i v i n g a m i n i a t u r 娩i n g 瞽巍e 怒l - p 稚零满e 怼瓣一l 洳i ep 羚s s 瓤繇s y s 熏e 魅，b 鑫转纛髓s a 释菇i j | 。瓣s e 蘸s 黻黼隐y l e 馥魏i 攀l e ，囊疆s 鬻约纛弹s 舻c 蜒辫毽c l 迹越戮l i c a l i 硼 hl h i sp 雒e 乓w cd e s i 辨ab 礅e ls y s l e 氆o ff e 鑫l l i 撒尊雒d 嚣e l d 二把醴搬a l y t i c 畦 a p p a r a t u st od e t e c tt h ev a r i o u sp o i s o n o u sp o l l u t 嬲t s ：i l le n v i r o n 越e n t a lw a t e r s f 勰；t ，w e a 矬a l y z el h e 渊l 舯l 龇q l l e 懿c ys i 辨舔s s 主xs a wa 黼ys e n s o 龋氖躺f d i 鹅协诱e d e s i g n i n gr e q u e s to ft h i ss y s t e m ，t h em e a s u r i n g 黼c u r yo fe 越瓤c h 戳m e l 蚰l o u l db e w i l 纛法0 熏髓玲a c h 氇ea c e 谢越羚w es o l v el 酶举曲l 嘲o 薹臻毽l l l 馥勰鼗蘸辩镞一 i 澈e p 雒越l e l 珏州藏g 越l 魏es 凝e 毯黻棼姆d e s i 班珏g 鑫擞s 耄p l 翱：e 豁遮gc i 戳i | c o 冁筘纛o f d s 鼗 l da n das p i 越蠹e q 毯铋c y 踯麟l e r 坨。髓强，砒& s i 辨鑫s e l e 搜i v 棼巍i 蜚 f r e q u e n c yd i v i d em o d u l et ob r o a d e nl h ed e t e c t i n g 船q u e n c yb a n dl o1 1 g h z f i n 枷孓 w cd e s i 醣毛 a 酞t m m u 髓i c a t i 柚du s 懿2 0 融糙u n i 髓t i 黼t o _ c o 赫e 娃d s pl op c 1 h 移糙f o r c ，a na p p l i c a t i o np r 0 彰锄o fw e nm 黼一m a c h i n ec o n v e f s a t i o ni np cc a l l o p e 糯e 觯掇p 黼莲v a 耋v e s 泌氇el i q 试娃s p e 菇融髓s y s 耄e mo fd | c t e c 耄 n g 邓i p a 豫沁s 耄。糯n 磁谴gl 纛el 蔽弧g 测e c 耄。翘列娃i o 鹄戳u g r 神ha 蕊v ee 镰耄薹o l 醛n l 麓e 魏s 驷e 瓣e 毂耄s l 珏o 埝d i s p l 锥氇e 如耀a 掣i s i l 幻珏缱鼍l l e 融蝴旗擞e l 。 n es y s t e mc 躲掀烛也ed e s i 萨r e q u 洫搬e n l si n 韪咖a 薹o p e 糌l i ，a 砖l 簌y 雪鼢娃娃d w o 】容量妞氇ed e v e l o p m 镪to fe n v 轴o n 嫩e n l a lw a t e 鹅r e 醚一l 主旌l e 粕d 翁e l d - l e s l a n a l 舛i c a la p p a r a t u s 重玉e y w 娴s ：鼢w 渊黜rs i 辞越惫掣颡娃雌；m 狂隧蠊黼蝌蹲黼蠢e 塔 d s p s y s 缝嫩d e s 耋辨； u s b i 琏曩e r 如摊d e s 耋龄 2 。 浙江大学硕士学位论文 1 1 选题背景和意义 第一章绪论 目前对液气体某些参数进行分析的仪器主要依靠原子吸收分光光度计、液 相色谱、质谱、中子活化分析等大型仪器，这些检测方法具有检测精度高，可靠 性好等优点。然而，这些仪器的分析方法一般需较长的分析时间并需烦琐复杂的 分析过程。此外，由于它们一般体积较大、使用条件苛刻使得它们适合在实验室 内进行而不适于测试现场使用。因此，一种能实时在线检测液气体某种特性参 数的分析仪器的研发在环境监测和工业生产等众多场合有着比较广泛的应用前 景。 将声表面波技术( s u r f a c ea c o u s t i cw a v et e c h n i q u e ) 应用于传感器领域 是从上世纪八十年代开始的。随着对固体中声波特性研究的不断深入，s a w ( s u r f a c ea c o u s t i cw a v e ) 器件( 主要是s 胛传感器) 表面特性的变化和声波 波速以及能量之间的关系被发现。s a w 传感器( a c o u s t i cw a v es e n s o r ) 是基于 声波在固体介质中传播，其声速受所处环境( 气液) 影响将作用于其上的物理 量或化学量转变成电信号( 频率) 输出的一种新型传感器。水平剪切s h ( l o v e ) 波是在传播过程中介质粒子振动方向平行于压电基体表面且垂直于传播方向的 一种横波。基于l o v e 波的水平剪切声表面波传感器s h s a w ( s h e a r h o r i z o n t a l s u r f a c ea c o u s t i cw a v e ) 因尺寸小、稳定可靠、灵敏度高和抗干扰能力强而被 广泛应用于环境监测、化学处理控制和临床分析等领域。 相对同样功能的电子器件而言，s a w 器件( 主要是s a w 传感器) 具有体积小、 成本低、可靠性强、一致性好、多功能、设计灵活以及高q 值等特点而成为优良 的传感载体和无源器件，因而可以和其他独立的压电元件和无源元件一样，构成 可蚍任意分布的传感阵列。阵列技术就是将多个传感器组合在一起形成一个测量 阵列，从而使获取的信号从原来单个传感器时的单参数变为阵列测量时的多参 数。阵列化是s a w 传感器发展的一种重要趋势。 1 2 课题研究目的 本课题的研究目的在于设计一种基于声表面波阵列传感技术的通用小型化 现场实时测试仪器的核心控制系统，实现对基于声表面波阵列传感器输出的、经 过滤波、整形等预处理的多路频率信号的实时采集，采集的数据通过多种通讯方 式传送给上位机进行数据的显示、存储和分析处理。 1 3 论文框架 本文第章介绍了课题选题背景以及研究目的；第二章简要详细分析了测试 系统的硬件设计，着重介绍系统电路的设计方法和具体实现；第三章简要介绍了 c p l d 的软件设计流程，并详细分析了各单元模块的功能；第四章简要介绍了 d s p 软件基本环境设置、初始化设置和中断服务程序，详细探讨了u s b 设备固 件程序的设计和d s p 的b 0 0 t l o a d e r 实现；第六章主要讲述了主机u s b 驱动程序 设计和控制软件的具体设计：第七章是系统分析调试和工作总结与展望。 浙江大学硕士学位论文 第二章系统硬件设计 s a w 传感器对信号的检测是通过检测声波特性随环境变化而变化的改变量来 实现的。声波特性受环境的改变主要体现在波速和波衰减两方面。对波速变化的 测量可以通过检测频率来获得，而波衰减则可以用检测幅度变化来得到。对本系 统而言，我们主要关注的是波速的变化，因而，传感器输出的信号需要通过传感 器和振荡电路将波速的变化转化为相应频率的变化。 本章将主要讲述与系统相关的硬件设计，包括系统设计要求，预分频电路的 设计，计频电路的设计，液路泵阀控制电路的设计。微处理器的选择、逻辑时序 控制电路的设计和上下位机通讯电路的设计等。 2 1 系统分析和系统设计要求 如图2 1 所示，六路s a w 传感器构成组成的传感器阵列输出与待测物理化 学性质相关的频率信号，经过接口电路的滤波和整形等预处理后得到便于计数处 理的理想频率信号。本系统的硬件电路设计就是实现对该理想频率信号的计数采 样并将采样数据通过多种传输方式传输给主机进行处理，如图2 1 中虚线部分。 六路s a w 传感器 j 频率信号 口电路- 滤波、整形等处理 一面1 】豇。圆i l 按口电路t 酬 号 图2 1 系统示意圈 对待测频率信号进行分析，可以得到本系统对检测频率的设计要求。本实验 室自己设计的双通道s a w 声表面波传感器的基频为1 0 0 m ，经过混频后输出的差 频信号一般在几k h z 到几个删z ；如果需要检测单通道s a w 的频率输出( 频率接 近基频) ，那么需要检测的信号将达到百兆以上，从以后工艺发展的考虑，暂定 频率上限为3 0 0 姗z 。此外，为拓展系统对低频信号的检测，将系统的频率检测 下限定为l h z 。因此，本系统需要实现1 h z 一3 0 0 删z 的宽频带检测。 从实验室完成的基于l a b v i e w 设计的单通道测试结果看，有效信号的频率变 化范围一般在差频输出频率信号的千分之一以内。因此，本系统的检测频率需要 达到千分之一的精度。 此外，本系统要求实现在上述宽频带范围内满足千分之一检测精度下对六路 频率信号的并行实时数据采样。为实现采样数据的实时传输，本系统要求实现多 种数据传输方式以满足不同的数据传输速率的要求。本系统需要通过液路控制信 号来实现对泵、阀等的相关控制。 2 2 系统硬件设计整体实现 为实现宽多频带检测的系统要求，从简化系统硬件设计出发，本系统将整个 检测频率范围进行分段处理。对双通道s a w 传感器的差频输出和低频信号( 般 在l o m h z 以内) ，使用技术比较成熟的通用计频芯片( 本系统选用c 8 2 5 4 ) ；由于 通用计频芯片受检测上限的限制( c 8 2 5 4 为1 0 删z ) ，对于单通道s a w 传感器输出 的高频检测信号或其他待检测的高频信号，在连入计频芯片进行检测之前，需要 增加预分频计( 本系统选用s a 7 0 1 d 芯片) 。 为实现在上述宽频带范围内满足千分之一检测精度下对六路频率信号的并 行实时数据采样，本系统设计了d s p ( 本系统选择t i 公司的t m s 3 2 0 v c 5 4 0 2 ) 加 c p l d ( 本系统选择a l t e r a 公司的e p m 7 1 2 8 s ) 结合的高速运算控制电路结构，在 充分利用高速运算能力的同时，也减少了逻辑器件、简化了印刷电路板制作并提 高了系统的稳定性。 考虑到对数据传输速率的不同需要，检测系统设计了异步串口通讯和u s b 2 0 通讯等两种检测方式与p c 相连。t m s 3 2 0 v c 5 4 0 2 ( 简称v c 5 4 0 2 ) 需要通过异步通 讯芯片s t l 6 c 5 5 0 来实现与p c 间的异步通讯。在u s b 2 o 通讯设计中，考虑到系 统已经使用v c 5 4 0 2 做微处理器，本系统所以选用不带微处理器的d e v i c e 芯片 ( p h i l i p s 公司的i s p l 5 8 l 芯片) 。 此外，对液路泵、阀的控制是通过扩展的并口( 本系统采用c 8 2 5 5 ) 来实现。 终上所述，系统的完整硬件设计如图2 2 所示。 2 3 预分频电路设计 图2 2 硬件系统框图 计频器8 2 5 4 由于受硬件的限制，只能正确记录1 0 m 以内的待测信号。对于 单通道s a w 传感器输出的高频检测信号或其他待检测的高频信号，在连入计频芯 片进行检测之前，需要增加预分频计。 在本系统中，我们选择s a 7 0 1 d 做预分频器。s a 7 0 1 d 可以通过简单的管脚 状态设定实现1 2 8 1 2 9 和6 4 6 5 两档分频；其最大输入信号可以达到1 1 g h z 。此 外，贴片8 脚s o p 封装和最小达2 7 v 的供电电压使s a l 7 0 1 d 成为测试系统中比 较理想的预分频器。 s a 7 0 1 d 通过对s w 和m c 引脚的接电源和接地的不同来区分不同的分频状 态，具体分频设定见表3 1 ，其典型应用电路图如图2 3 所示。通过检测，对于 1 0 m h z 以上的信号，s a 7 0 1 d 能够得到很好的分频信号。值得注意的事，s a 7 0 1 d 在6 4 6 5 分频档输入小于5 0 k h z 的频率信号或者1 2 8 ，1 2 9 分频档输入小于 6 0 0 k h z 的频率信号时，3 3 v 的脉冲信号就不能严格按照表3 2 上所述的分频系 数分频。此外，如图2 - 3 所示，在电路硬件设置中，还要在输入端增加一个5 0 欧的匹配电阻和一个耦合电容，而输出端也需要并联相应的电阻和电容。 表2 1s a 7 0 l d 的四种分频状态 2 。4 计频电路设计 = 图2 - 3 s a 7 0 l d 电路连接 对频率信号的计频一般有两种方式：一种是定时方式，主要对低频待测待测 信号而言，在待测信号的高电平记录高频标准时钟信号个数，得到该信号高电平 的保持时间信息；另一种是计数方式，主要对高频待测信号而言，在低频率标准 时钟信号处于高电平时，通过计录待测信号脉冲个数，得到确定时间内该信号的 有效脉冲数信息。 由于双通道差频信号和单通道信号整形后输出的是比较规则的矩形波信号， 而且输出的频率信号通常至少大于几k h z ，需要选择计数方式；对其他小于1k h z 的低频检测信号，则需要选择定时方式。 为使系统实现具备宽频带检测，系统需要同时引入高频标准信号和低频标准 信号，通过在e m p 7 1 2 8 s 内部设计的映射为v c 5 4 0 2 的通用i o 的控制寄存器来 实现对标准信号的切换选择功能。 在本系统中，我们选择可编程定时器计数器8 2 5 4 作为计频器件，高低频标 准信号和待测信号都通过e m p 7 1 2 8 s 引入。8 2 5 4 的主要性能如下：具有3 个独 立的1 6 位计数器；工作方式可编程；计数脉冲频率0 - 1 0 m h z ；可以按照二进制 或b c d 码计数；允许一条读回命令( 写入控制端口) 锁存最多全部三个计数器 的当前计数值和状态信息。 考虑到待测信号可能达到几个m h z ，所以，我们单独为每个通道分配一片 8 2 5 4 ，单片8 2 5 4 采取3 个计数器级联的方式( 低位计数器的输出o u t 直接与高 位计数器的a o c k 连接) ，以扩大计数的范围，消除单个1 6 位计数器最多6 4 k 计 数值的限制。 确定计频方式之后，8 2 5 4 工作方式也同时确定。根据系统选择的计频方式， 待测信号需要在每个标准低频信号的上升沿到来后进行计数。为避免每次在 v c 5 4 0 2 读取一次计数之后重复初始化计数初值，我们选择计数器能够连续工作 的工作方式；另外，由于采用了级联的方式，所以要求只有在当前计数器的计数 值溢出时，其对应o u t 输出一个下降沿并能自动回到高电平状态；自此，我们发 现，满足我们要求的是工作方式2 。 8 2 5 4 在每个标准低频信号的下降沿通过中断的方式来通知v c 5 4 0 2 来读取当 前的计数值。因此，需要在标准低频信号的下降沿设计触发v c 5 4 0 2 的外部中断。 另外，我们知道v c 5 4 0 2 只有4 个外部中断，并且上述的s t l 6 c 5 5 0 和i s p l 5 8 1 已经分别占用了两个外部中断，剩下的两个外部中断是无法满足6 片8 2 5 4 的中 断要求。为此，我们在e m p 7 1 2 8 s 内设计个8 2 5 4 的中断标志寄存器并在任何 一个中断到来后，触发v c 5 4 0 2 的一个外部中断，该中断标志寄存器映射为 v c 5 4 0 2 的一个外部i o 。针对上述的中断标志寄存器，需要设计专门的中断清零 操作，在本系统中，在e m p 7 1 2 8 s 内设计了一个可映射为v c 5 4 0 2 外部l o 的寄 存器，对它的一个读操作信号可以使8 2 5 4 的中断标志寄存器清零。 关于e m p 7 1 2 8 s 中各部分功能的具体实现将在下一章做比较全面的讲述。实 际上，对于两种计频方式的操作，除了在e m p 7 1 2 8 s 内一个自动切换开关的使能 浙江大学硕上学位论文 以及在上位机数据调整时需要针对不同计频方式做必要的修正外，其他读写、存 储、数据通讯等操作都是相同的。 由于v c 5 4 0 2 的数据总线输出高电平是2 4v 3 3 v ，输出低电平小于0 4v ， 数据总线输入高电平是2 ov 3 6 v ，输入低电平小于0 6v ：而8 2 5 4 的数据总线 输出高电平是2 4 v 5 0 v ，输出低电平小于0 4 5v ，数据总线输入高电平是2 0 v 5 5 v ，输入低电平小于o 8 v 。我们不难发现，从v c 5 4 0 2 的数据总线输出给8 2 5 4 的数据总线时无论高低电平都能满足要求，v c 5 4 j 0 2 从数据总线读取8 2 5 4 低电 平数据时也能满足要求，但是在v c 5 4 0 2 读入高电平时，8 2 5 4 的输出一般超过 v c 5 4 0 2 的输入电平上限3 6 v ，所以在v c 5 4 0 2 的数据总线和8 2 5 4 的数据总线 之间要连接一个3 3 v 和5 o v 双向电压转换的芯片，本系统中，采用l v c 4 2 4 5 来实现这一电平双向转换功能。l v c 4 2 4 5 的片选直接接地，即在任何时候都处 于工作状态，其数据传输方向控制引脚d m 由c p u i 来设计实现。 2 5 可编程逻辑器件e p m 7 12 8 s 当今社会是数字化的社会，是数字集成电路广泛应用的社会。数字集成电 路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、 发展到超大规模集成电路( v l s i c ，几万门以上) 以及许多具有特定功能的专用集 成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由 半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路( a s i c ) 芯 片，而且希望a s i c 的设计周期尽可能短，最好是在实验室里就能设计出合适的 a s i c 芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件( f p l d ) ， 其中应用最广泛的当属现场可编程门阵列( f p g a ) 和复杂可编程逻辑器件( c p l d ) 。 早期的p l d 器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其 过于简单的结构也使它们只能实现规模较小的电路。为了弥补这一缺陷，2 0 世 纪8 0 年代中期aa l t e r a 和x i l i n x 分别推出了类似于p a l 结构的扩展型 c p l d ( c o m p l e xp r o g r a m m a b l el o g i cd v i c e ) 和与标准门阵列类似的f p g a ( f i e l d p r o g r 姗a b l eg a t ea r r a y ) ，它们都具有体系结构和逻辑单元灵活、集成度高以 及适用范围宽等特点。这两种器件兼容了p l d 和通用门阵列的优点，可实现较 大规模的电路，编程也很灵 浙江大学硕士学位论文 相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品 无需测试、质量稳定以及可实时在线检验等优点，因此被广泛应用于产品的原型 设计和产品生产( 一般在1 0 ，0 0 0 件以下) 之中。 f p g a ( 现场可编程门阵列) 与c p l d ( 复杂可编程逻辑器件) 都是可编程逻辑器 件，它们是在p a l ，g a l 等逻辑器件的基础之上发展起来的。同以往的p a l 、g a l 等相比较，f p g a c p l d 的规模比较大，它可以替代几十甚至几千块通用i c 芯片。 这样的f p g a c p l d 实际上就是一个子系统部件。这种芯片受到世界范围内电子 工程设计人员的广泛关注和普遍欢迎。经过了十几年的发展，许多公司都开发出 了多种可编程逻辑器件。比较典型的就是x i l i n x 公司的f p g a 器件系列和a l t e r a 公司的c p l d 器件系列，它们开发较早，占用了较大的p l d 市场。 a l t e r a 公司是最大的可编程逻辑器件提供商之一。姒x7 0 0 0 系列器件是该 公司的高密度、高性能的c 1 4 0 s 工艺c p l d 器件，它是在第二代m a x 结构基础上， 采用先进的c m o se e p r o m 技术制造的。用户可编程的m a x7 0 0 0 结构可容纳各种 各样，独立的组合逻辑和时序逻辑函数。在设计开发和调试阶段，姒x 7 0 0 0 器件 可以快速而有效地重新编程，并保证可编程擦除l o o 次。m a x 7 0 0 0 结构可高度集 成各种逻辑功能，在速度、密度和i o 资源方面有多种型号可选，并且有多种封 装，包括p l c c 、p g a 、p q f p 和t q f p 封装，便于调试开发及成品生产。 m a x7 0 0 0 系列器件采用的是基于乘积项( p r o d u c t t e r m ) 的p l d 结构，其结 构如图2 4 所示。这种p l d 可分为三部分：宏单元( m a r o c e l l ) ，可编程连线( p i a ) 和i o 控制块。宏单元是p l d 的基本结构，由它来实现基本的逻辑功能。图2 4 中l a b 部分是多个宏单元的集合( 因为宏单元较多，没有一一画出) 。可编程连 线负责信号传递，连接所有的宏单元。i 0 控制块负责输入输出的电气特性控制， 比如可以设定集电极开路输出，摆率控制，三态输出等。图2 4 左上的 i n p u t g c l k l 、i n p u t g c l r n 、i n p u t o e l 和i n p u t o e 2 分别是全局时钟、清零和 输出使能信号，这几个信号有专用连线与p l d 中每个宏单元相连，信号到每个宏 单元的延时相同并且延时最短。 m a ) 【7 0 0 0 s 是高密度的姒x 7 0 0 0 系列，具有以下特性：6 个由引脚或逻辑驱动 的输出使能；2 个可选为反相工作的全局时钟信号；改善了布线性能，增加了连 线资源：从i o 引脚到宏单元寄存器的专用路径可提供更加快速的建立时间；输 出电压摆率可以编程控制；通过j t a g 接口可以实现在线编程；集电极开路输出 选项。 根据逻辑功能所需宏单元的大小，我们选择e p m 7 1 2 8 s 芯片作为逻辑芯片， 内部集成了2 5 0 0 门，可用的i o 引脚数随封装不同有6 8 ，8 4 和1 0 0 三种规格。 它有1 2 8 个宏单元，每个宏单元有一个可编程的“与”阵和固定的“或”阵，以 及一个具有独立可编程时钟、时钟使能、清除和置位功能的可配置触发器。为了 能构成复杂的逻辑函数，每个宏单元可使用共享扩展乘积项和高速并联扩展乘积 项，向每个宏单元提供多达3 2 个乘积项。这一特点使它更适合采用e d a 工具进 行自动逻辑综合。 在e p m 7 1 2 8 s 硬件设计时，要注意全局时钟i n p u t g c l k l 、清零信号 i n p u t g c l r n 、输出使能信号i n p u t o e l 和i n p u t o e 2 等的设置，否则，将无法 实现其逻辑功能。另外，在j t a g 的硬件连接上，要注意上拉电阻的选择，从c p l d 输入输出电流的角度考虑，一般选择较大阻值的电阻。本系统采用1 0 k 电阻上拉 到5 v ，可以作为j t a g 上拉电阻的选择参考。 图2 4 基于乘积项的p l d 内部结构 浙江大学硕士学位论文 ( r e a d y ) 等是否准确连接，没有用到时必须拉高，否则d s p 不能正常工作；接 着，检查控制器复位引脚( r s ) ，在上电复位后它必须保持高电平；最后，检查 软件设置是否被改动。 2 7 异步串口通讯电路设计 一般s a w 传感器经过混频器输出的都是缓慢变化的差频信号，如果对数据采 集的采样频率的要求并不商，对通讯中传输的数据量的要求并不大，那么，下位 机v c 5 4 0 2 与p c 之间的通讯可以用异步串口来实现数据传送。 对v c 5 4 0 2 来说，设计串口的方法一般有两种：( 1 ) 基于c 5 4 0 2 的软r s 2 3 2 接口，即利用通用i o 口线x f 和b i o 来构成串口，由软件设计波特率，在c p u 不繁忙的情况下往往采用这种方法：( 2 ) 利用u a r t ( 通用异步收发器) 来进行 串行通信，c p u 只需通过u a r t 提供的接口来编程，就可以实现串行通信。 基于c 5 4 0 2 的软r s 2 3 2 通过r s 2 3 2 为低速率应用提供通信接口。利用v c 5 4 0 2 的x f 、b i o ，i n t 0 和定时器可以实现一个最简r s 2 3 2 接口，从而达到v c 5 4 0 2 与 p c 机进行串行通信的目的。这种设计支持从1 l o 到1 1 5 2 0 0 各种波特率。v c 5 4 0 2 通过x f 管脚向r s 2 3 2 接口发送串行数据，通过b i o 管脚接收来自r s 2 3 2 接口的 串行数据。b i o 和i n t o 相连，可以避免频繁检测接收管脚的电平。利用通用i 加 引脚扩展串口时硬件构成简单，但软件编制较为复杂，而且由于d s p 的中断优先 级无法通过软件设置，在有其他外部中断的情况下较难适用，而且该方法还需要 占用一个外部中断资源、一个定时器和一个通用i o 。 利用异步通信芯片实现c 5 4 0 2 与p c 机的异步串行通信的方法，增加了硬件 异步通信芯片，但降低了软件复杂度，并且免去了对时钟中断的依赖，还可引进 另外的外部中断，由软件设定的f i f o 还可以减少c 5 4 0 2 中断的次数，而且两个 通用引脚也可留出作为他用。因此，利用异步通讯的方法更适合在较复杂的独立 系统中使用。在本设计中，就是采用该方法。 在本设计中，采用e ) 【a r 公司的s t l 6 c x 浙江大学硕一b 学位论文 以在高速或全速条件下运行。i s p l 5 8 1 内部集成有串行接口引擎( s ) 、p m 、8 k b 的f i f o 存储器、数据收发器、p l l 的1 2 m h z 晶体振荡器和3 3 v 的电压调整器。 i s p l 5 8 1 可直接与a r a a r a p i 外设相连，并具有高速d m a 接口。同时，可通过 软件控制与u s b 总线的连接( s o f tc o n n e c t ) ，i s p l 5 8 1 内部具有上电复位电路， 支持3 1 3 v 和5 v 二种电源工作方式。 图2 8i s p l 5 8 1 硬件结构框图 p h 订i p ss i e 控制完成所有u s b 协议层的功能，这些功能完全由硬件来实现 而不需要固件的参与。s i e 模块主要完成以下功能：同步方式的识别，并行串行 转换，位填充解除填充，c r c 校验产生，分组标识( p i d ) 校验产生，地址 识别和握手评估产生。 i s p l 5 8 1 有一个快速通用接口，利用它可以实现与大部分类型的微控制器 处理器的通信。这个微控制器的接口由管脚b u s _ c o n f ，m o d e l 和m o d e 0 共同设置， 适用于大部分类型的接口。i s p l 5 8 1 内部含有两种总线结构配置，上电时由 b u s _ c o n f 输入管脚进行选择。 当b u s - c o n f = 1 ，选择通用处理器工作模式。a d 7 ：o 作为8 位地址总线( 选 择目标寄存器) ；d a t a 1 5 ：o 作为6 位数据总线( 处理器和d m a 共享) ；控制信 号包括r w 和d s 或r d 和w r ( m o d e o 选择) 以及c s ；d m a 接口( 仅用在通用从 机工作模式下) ，d a t a 1 5 ：0 为数据总线，d i o r 和d 1 0 w 为读写选通信号。 当b u s 0 n f _ o ，选择断开总线工作模式。a d 7 ：o 作为8 位本地微处理器总 线( 多路复用地址数据) ；d a t a 1 5 ：o 作为1 6 位d m a 数据总线；控制信号包括 浙江大学硕： 学位论文 a l e 或a o ( 由m o d e l 选择) ，r w 和d s 或r d 和w r ( m o d e o 选择) 。 在i s p l 5 8 l 内部，利用一个带隙标准电路和r r e f 电阻共同产生个电流， 利用得到的这个持续电流来驱动h s ( 高速) 传送电路并给其它模拟电路提供个 偏置电压。这个电路需要在外部连接一个阻值精确( 1 2 o k q 1 ) 的f 乜阻， 将其与模拟地相连。 设备与u s b 的连接是通过一个1 5 k q 的上拉电阻将d + 线( 对于全速u s b 器 件) 置为高来实现的。在i s p l 5 8 1 中，r p u 和v c c a ( 3 3 ) 之间连接了一个1 5 k q 的 外部上拉电阻。上拉电阻再经r p u 与d + 线相连，此时i s p l 5 8 1 内部方式寄存器的 s o f t c t 被置位，从而实现了软件连接。在一个硬件复位发生后，上拉电阻默认为 断开( s o f t c t = 0 ) 。u s b 总线复位时，s o f t c t 位的值仍保持不变。 在本系统硬件设计，如图2 9 所示，b u s _ c 侧f 设为1 ，选择微控制器接口为通 用处理器模式，在这种模式下，a d 7 ：0 是8 位地址总线，d a t a 1 5 ：0 是独立的 1 6 位数据总线；m o d e 0 设为l ，读和写选通信号选择r d 和崃( 8 0 5 l 类型) ，在通用 处理器模式下将m o d e l 与v c c ( 5 0 ) ( 逻辑1 ) 相连。通过c p l d 可以很方便的将 i s p l 5 8 1 片选c s 映射为c 5 4 0 2 的一块外部i 0 空间。图上标记的v c 5 4 0 2 的w e 和r d 实 际上是通过c p l d 将v c 5 4 0 2 的i o s t r i b 和r w 信号转换后得到的，这是因为i s p 5 8 1 已经映射为v c 5 4 0 2 一块外部i 0 空间，对该空间的读写控制操作必然属于i 0 读写 操作。 t m s 3 2 a v e 5 4 0 2 l 瓤1 5 3 1 圈五9 姗鼹l 电路设计框图 2 9 泵阀液路控制电路的设计 系统进样和清洗由阀门的导通切换来完成，对阀门的控制是通过可编程通用 并行接口芯片8 2 5 5 来实现。三通路的阀门在8 2 5 5 输出高低电平时分别将导入的 待测物和清沈物输出到检测系统，从而实现待测物的检测或实现对传感器的清 洗。 对液体或气体而言，无论待测物还是清洗物的导入都需要外部泵提供动力。 本系统采用的泵可以通过串口来控制其开关、速度、转向等操作。对泵的控制也 是通过8 2 5 5 来实现。考虑到泵的串口所需的控制驱动能力较大，泵的驱动采用 模拟板上的电源来驱动；8 2 5 5 的控制信号和泵的串口输入之间使用光偶器件， 从而在实现数字控制的同时，满足串口驱动的要求。 与泵的操作相关的串口线之间是相互独立的，所以8 2 5 5 端的控制信号也要 求能够按位实现准确的操作，8 2 5 5 的c 口具有置位复位控制字( 如图2 1 0 ) ， 可以实现位操作功能。所以，对泵的控制使用8 2 5 5 的c 口来实现。 图2 柚舵5 5 的c 口置位，复位控制字 第三章c p l d 软件设计 c p l d ( e p m 7 1 2 8 s ) 的软件编程是基于a l t e r a 公司的q u a r t u si i4 0 集成 开发环境。q u a r t u si i 是a l t e r a 公司的第四代可编程逻辑器件集成开发环境， 提供从设计输入到器件编程的全部功能。q u a r t u si i 可以产生并识别e d i f 网表 文件、v h d l 网表文件和v e r i l o gh d l 网表文件，为其他e d a 工具提供了方便的 接口；可以在q u a r t u si i 集成环境中自动运行其他e d a 工具。 本章将先结合q u a r t u si i4 0 的集成开发环境简要介绍q u ”t u si i 的软 件开发流程，然后着重讲述本系统所需的各个功能模块。 3 1q u a n u s 软件开发流程 利用q u a r t u si i 软件的开发流程可概括为以下几步：设计输入、设计编译、 设计时序分析、设计仿真和器件编程，其设计开发流程如图3 1 所示。 图3 1q 岫n u s 软件开发流程图 3 1 1 设计输入 q u a r t u si i 集成开发环境可以支持如图3 2 所示的设计输入文件，即支持原 理图式图形设计输入、文本编辑( 支持a h d l ，v h d l 和v e r i l o g i d l 等语言) 、内 存编辑( h e x 和m i f 等格式) ；支持e d i f 、h d l 、v q m 等第三方工具；支持混合设 计格式以提高输入的灵活性，并可以利用l p m 和宏功能模块加速设计输入。 v e r 嘲卜 v h o l l i 州乩卜、 淤罟蓍 l 原理瑚k i 髓田卜 ：u u b 珊s f 。l 址苹0 lh 输、 图3 工设计输入文件 通过图表和原理图编辑器可以编辑图表模块，又可以编辑原理图。图表模块 编辑是顶层设计的主要方法：原理图编辑是传统的设计输入方法；可以充分利用 加入q u a r t u si i 提供的l p m s 、宏功能等函数以及个人设计的库函数来设计；另 外，该编译器还提供“智能”的模块链接和映射。 图表模块的设计流程是先画出图表模块或输入设计单元符号，再按需要输入 接口和参数信息，然后连接各个设计单元( 利用单总线、总线等) ；最后保存设 计，文件的后缀名为b d f 。顶层模块可以是个人设计产生的h d l 文件或图形编辑 文件；从顶层设计可以产生设计单元头文件，或转换为v e r 订o g v h d l 文件。 q u a r t u si i 提供模块编辑器，结合“智能”的模块链接和映射功能，可以 把多个v e r i l o g v h d l 文件在顶层建立直观的信号联系。如果连接不同模块时， 两边端口的名字相同的话就不用标注出来，一个管道可以连接模块之间所有的普 通i o 。 兰j 选择内部链接的e d a 工具，会自动产生a t o m 网表，并且会自动选择数据 格式；如果用一个非内部链接的e d a 工具产生d l 、v e r i l o g 或e d i f 文件，就 3 1 4 设计仿真 q u a r t u si1 支持多种仿真方式。对波形方式输入而言，v w f ( 向量波形文件) 是q u a r t u si i 中最主要的波形文件；v e c ( 向量文件) 是m a x + p l u si i 中的文 件，主要是为了向下兼容；t b l ( 列表文件) 用来将m a x + p l u si i 中的s c f 文件 输入到q u ”t u si i 中。此外，q u a r t u s1 1 支持用t c l t k 脚本文件的t e s t b e n c h 仿真方式，也支持基于v e r i l o g 、，h d lt e s t b e n c h 等方式的s y n o p s y s ( v c s ) 、 s y n o p s y s ( v s s ) 、m o d e lt e c h n o l o g y ( m o d e l s i m ) 、c a d e n c e ( v e r i l o g x l ) 等第三方 的仿真工具。 从a s s i g n m e n t s 菜单中选择“e d at 0 0 1 ss e t t i n g s ”e d a 工具设置选项卡 选择仿真工具。v h d l 仿真器和v e r il o g 仿真器都是利用q u a r t u sii 产生v h o 文件和s d o 文件，区别在后者用s i m _ l i b 目录中的a p e x 2 0 k _ a t o m s v 0 ，而前者 用s i 叱l i b 目录中的a p e x 2 0 k - a t o m s v h d 和a p e x 2 0 k _ c 侧p o n e n t s v h d 文件。 在波形仿真中，首先要设计波形文件。选择f i l e 菜单中“n e w ”选项，选取 “o t h e rf i l e s ”选项卡，选择“v e c t o rw a v e f o r mf i l e ”，然后在e d i t 菜单“i n s e r t n o d eo rb u s ”选项中点开“n o d ef i n d e r ”选项卡，选择需要设计波形的各 个节点，如果当前工程包含一个顶层文件和若干子文件，则在“n o d ef i n d e r ” 选项卡上要选择“i n c l u d es u b t i t l e ”包含其他子模块。选择好输入节点和输出 节点后，选择“w a v e f o r me d i t ”工具条或者e d i t 菜单“v 8 l u e ”选项来设计输 入节点的不同状态，然后运行仿真，察看对应输出是否达到设计目标。 3 1 5 程序下载 设计者可以将配置数据通过m a s t e r b l a s t e r 或b y t e b l a s t e r m v 通信电缆下载 到器件当中，通过被动串行( p a s s i v es e r i a l ) 配置模式、主动串行( a c t i v e s e r i a l ) 配置模式、j t a g 模式和i s o c k e t 模式对器件进行配置编程，还可以 在j t a g 模式下给多个器件进行编程。 通过选择t o o l s 菜单“p r o g r a 啪e r ”选项打开下载窗口。在模式下拉选项中 选择下载模式，选择硬件设计选项卡完成硬件的设置。通过“a d df i l e ”选项 加入要下载的文件，勾选“p r o g r 锄c o n f i g u r e ”可选项，当下载链中的文件与 3 2 4 标准时钟信号 图3 5 预分频控制逻辑 根据2 5 节所述，系统引入高低标准频率信号，该信号由1 6 z 晶振c l k 和 经过外部分频器h c 4 0 6 0 分频后的频率信号c “l 、c l k 2 作为e p m 7 1 2 8 s 的输入信 号，其中，1 6 删z 频率c l k 作为e p m 7 1 2 8 s 的全局时钟信号输入，同时引入1 2 8 分频后的1 2 5 k h z 标准信号c l k l 和1 6 3 8 4 k 分频后的9 7 6 5 6 2 5 h z 标准信号c l k 2 。 在本模块中，根据现有测试的需要，只使用了c l k 2 和c l k 。 用d 触发器设计简单的二分频器，通过二分频器的首尾相连，分别将 9 7 6 5 6 2 5 h z 标准信号c l k 2 再分别设计1 6 分频、6 4 分频和1 0 2 4 分频来作为标准 低频信号，将1 6 m h z 输入c l k 经过4 分频后产生4 删z 信号作为标准高频率信号。 4 删z 信号可以实现4 k h z 以下低频信号的千分之一精度要求：9 7 6 5 6 2 5 h z 标准信 号经过1 0 2 4 分频后，实现对9 5 3 h z 以上频率信号的千分之一精度要求；其他标 准低频信号的设计是考虑采样速度而言的，分别实现对6 1 i ( h z 和1 5 i ( h z 以上的千 分之一精度要求。 浙江大学硕士学位论文 3 2 58 2 5 4 通道选择和切换控制模块设计 本模块需要实现对各通道标准时钟信号的选择，并自动判断识别标准信号的 频率，如果是高频标准信号，则自动将其输出给8 2 5 4 的c l k 引脚，否则标准信 号输出给8 2 5 4 的g a t e 引脚。 在本模块中，我们再次引入v c 5 4 0 2 的低8 位数据位来实现选择控制，该8 位数据是通过8 2 5 4 通道选择和切换控制i o 口的地址选通和写控制信号来锁存。 当没有选通该i o 时，地址选通信号为1 ，锁存信号恒为1 ，不锁存数据。当选通 该i o 时，地址选通信号为0 ，如果写控制信号无效，锁存信号输出为l ，不锁存 数据；如果写控制信号有效，即产生一个写控制信号的低脉冲，在锁存信号端产 生一个上升沿信号，从而锁存数据。 b i t 7 位为8 2 5 4 中断使能位，b i t 7 为l 时，8 2 5 4 允许中断使能，该位将在 3 2 6 节的中断使能和中断清零模块中使用。b i t 6 一b i t 4 三位通过3 8