（信号与信息处理专业论文）基于tms320vc5471的嵌入式网络系统的设计与实现.pdf

摘要 在信息技术迅速发展的今天，人们的生活和工作都越来越要求电子设 备具有较强的智能化和网络化功能，本人硕士学位论文的研究工作围绕基 于t m s 3 2 0 v c 5 4 7 1 嵌入式网络系统的设计与实现展开。 先对嵌入式网络系统的原理与构件进行叙述，给出了嵌入式系统开发 的流程图。在详细分析嵌入式双核( a r m + d s p ) 微处理器r i m s 3 2 0 v c 5 4 7 l 的结构特点和功能的基础上，提出了一种基于该处理器的嵌入式网络系统 的设计方案和实现方法，编写了各部分硬件设备的驱动程序。然后讨论如 何移植嵌入式操作系统l a c o s i i 和t c p i p 协议栈以及h 3 2 3 协议。还给 出了本系统在数字化语音教室中的应用。如何确保系统的稳定性是本工作 的难点和重点。t m s 3 2 0 v c 5 4 7 1 是一个2 5 7 引脚u b g a 封装的高速集成 电路，所以必须要在设计硬件电路的时候对布线的抗干扰性需给以足够的 考虑。 在实际设计实现中，为提高系统软、硬件整体稳定性和可靠性，使用 了以下几种方法：( 1 ) 低电压复位、抗电源抖动能力、增加时钟监测电路、 抗电磁干扰能力、散热等技术；( 2 ) 多层p c b 设计，线路板结构紧凑， 电源部分采用数字5 v 、3 3 v 、3 v 、i s v 和模拟5 v 多电源供电；( 3 ) 选 用表面贴和b g a 封装的器件；( 4 ) 按照软件工程的要求进行系统分析， 规戈系统框图、流程分析、模块划分，减小了不同模块的相关性，从而最 大限度避免了错误的发生。然后在设计并实现的基础上对系统的改进提出 了一些新的方法和建议。 关键词d s p ，a r m ，嵌入式系统，t m s 3 2 0 v c 5 4 7 1 ，i t c o s i i a b s t r a c t w i t ht h e d e v e l o p m e n t o fi n f o r m a t i o n t e c h n o l o g y , t h e i n t e l l i g e n t e q u i p m e n t w i l lb e p o p u l a r t h i sp a p e r d i s c u s s e st h ed e s i g n i n ga n dr e a l i z i n go f a ne m b e d d e dn e t w o r k s y s t e m f i r s t l y , i ta n a l y z e s t h eh a r d w a r ec h a r a c t e r i s t i c o ft h e c h i p t m s 3 2 0 v c 5 4 7 1w h i c hi s d u a l - c o r e ( a r m + d s p ) a r c h i t e c t u r e a n dh a s v a r i o u sp e r i p h e r a l s s e c o n d l y , t h es c h e m et h a ta ne m b e d d e dn e t w o r ks y s t e m i sb a s e do nt h ec h i pi sp u tf o r w a r d t h e nt h eh a r d w a r ep l a t f o r mo ft h es y s t e m i s r e a l i z e d t h i r d l y , t h ep a p e r d i s c u s s e st h ed r i v e ro ft h e p e r i p h e r a l e q u i p m e n t ，h o w t op o r tt h ep c o s 一a n du c l i n u x ，h 3 2 3p r o t o c o la n dt h e a p p l i c a t i o no ft h es y s t e mi nt h ed i g i t a ls p e e c hc l a s s r o o m a l s os o m e s o f t w a r e a n dh a r d w a r em e a s u r ea r ea d o p t e dt oe n h a n c et h es y s t e ms t a b i l i t y a tl a s t ，t h e s h o r t c o m i n g a n dt h es o m e t h i n gt ob ei m p r o v e da r eg i v e n d s pc a l lb eu s e dt or e a l i z er e a l t i m es p e e c hc o d i n ga l g o r i t h m ，a n da f t e r p o r t i n gl u c o s - ，a r mc a nm a n a g e t h ek e y b o a r d ，t h el c da n dt h ee t h e r n e t p e r i p h e r a le t c t h e nt h ee m b e d d e dn e t w o r ks y s t e mw i t hs p e c i f i cp u r p o s ec a n b eu s e di no t h e r sf i e l d s ，s u c ha sp d a ，s e to f t o p ，w e bt v ，e c t k e y w o r d sd s p ，a r m ，e m b e d d e ds y s t e m ，t m s 3 2 0 v c 5 4 7 1 ， y s 1 8 3 9 7 本文得到信息产业部科技攻关 项目的资助 查堕望三查兰堡主笙茎一 前言 0 1 本课题研究的背景与意义 从使用角度可以把计算机分为两类：一类是独立使用的计算机系统， 如个人计算机( p c ) 、工作站等；另一类是嵌入式计算机系统。嵌入式系 统并不独立使用，而是作为板级模块或者芯片存在于应用系统( 诸如信息 家电、远程医疗设备、工业控制设备等) 中承担中央控制及计算任务。嵌 入式设备与i n t e m e t 的结合在未来若干年将是市场潜力巨大的领域。 嵌入式计算机系统始于7 0 年代的位片式处理器，经过4 、8 位和1 6 位单片机发展到目前3 2 位高性能r i s c 处理器，配置各种嵌入式操作系 统和网络协议栈后构成嵌入式网络处理系统。 设计并实现一种基于网络功能的嵌入式计算机系统是本课题的目标。 嵌入式处理器选用t i 公司的t m s 3 2 0 v c 5 4 7 1 芯片。内部集成两个c p u ， 一是4 7 5 m h z 的r i s c 处理器a r m 7 t d m i ，承担复杂的控制和网络传输 任务。另一是具有1 0 0 m i p s 处理能力的d s p c 5 4 x 子系统“皖成复杂计算。 片内还提供以太网接口模块e i m ( e t h e r n e ti n t e r f a c em o d u l e ) ，包括一个 i e e e 8 0 2 3 媒质存取控制器m a c 。在嵌入式处理器外围配置了模拟接口 电路、以太网物理层电路和必要的存储器等，整体构成嵌入式计算机系统。 为高效率地发挥e i m 能力需要t c p i p 协议栈，因此嵌入式操作系统是必 需的。完成嵌入式实时操作系统p c i o s i i 的移植是本课题的重要内容。 该研究课题得到了信息产业部科技攻关项目的资助。可应用于数字化 语音教室的学生机、智能电话、p d a 、工业远程控制、远程医疗等多个领 域。 态塑垄兰盔堂堡圭笙塞一 0 2 谂文完成的工 睾 在凳子基于t m s 3 2 0 v c 5 4 7 1 的嵌入式网络系统的谩诗每实现的研究 巾，本论文主簧傲了以下王作： 1 有效利用3 2 b i t 高端微处理器( a r m + d s p ) 的处理能力和嵌入式 操作系统p c o s - n 、u c l i n u x 的多任务砖瑾能力，提出了该系统完熬的设 谤方案。 2 实现本系统的硬件平台。独立完成芯片选型，系统的原理图设计， 多层p c b 设 中和调试，并编写外黼设备的驱动程序，为移植嵌入式操作 系统进纷了尝试纛准套。 3 对嵌入式操作系统l a c o s h 和u c l i n u x 向t m s 3 2 0 v c 5 4 7 1 的移 檬迸行必要的讨论。 0 3 本论文的组织 第一章讨论了嵌入式系统的原理与构成以及嵌入式i n t e m e t 技术；第 二章详细介绍了t m s 3 2 0 v c 5 4 7 1 芯片的结构特性和功能；第三章提出了 系统硬转黪设秘方案；第嚣掌沦述系统硬捧竣 方案酶实褒方法；第茬章 讨论了设备驱动程序的设计，并论述了嵌入斌操住系统g c o s i i 和 u c l i n u x 的特点和移植方案；第六章以语音教学系统为背景，给出了本系 统约一个具葵玻弱。最嚣，对本论文懿工络进行戆袭，提鑫了零系统蜀改 进之处并对今后从事的嵌入式网络系统的开发、研究与应用提出展望。 奎婴王拦篓主鲨基一 第一章嵌入式系统原理及构件 1 1 嵌入式系统概述 典缀熬嵌入式系统圭蕊郝分缌藏：以嵌入式处理器秀核心静硬搏没诤 幂珏基于嵌入式实时多任务操作系统的软件开发。其中硬件部分还包括了存 储器及外设器件和i o 端口、图形控制器等。嵌入式软件与p c 软件一 榉，也分为操传系统秘应鼷软终。应题稷彦控麓系统黪曩掭符茭秘运终； 嵌入式操作系统用来支持应用程序编程筠硬件的交互作用。实时多任务操 作系统强调任务执行和切换的确定性，一般需簧一个很小的实时内核，负 夤提供鬏基本瓣系统歉务。糕熙实麓多锰磐搡箨系统实薅凌核慰系统遴孬 扩展，可以开发输入输出管理器、阿络、语言接口库等操作系统服务软件 包。目前的嵌入式操作系统主要包括v x w o r k s 、p s o s 、v r t x 、 、 n u c l e u s 、l y n x o s 、c m x 等以及一些类l i n u x 煞揉终系统。谯嵌入痰镆 城的应用软件滋要是辅助开发工具，包括t c p i p 协议族、v o i p 、n o 7 、 i r d a 、b l u e t o o t h 等多种协议产品。 并发基予翳络豹嵌人式产磊懿鬟投入大；开发工其投入亵；顼弱褥麓 长；项目管理和进度控制困难；质量保证要求高。 基予网络的嵌入戏技术的要索包括：计算机体系结构、逻辑电路设计、 c 语言缡程、t c p p 耀络积控裁瓣象豹行为籍谈。 1 2 嵌入式赴壤器 嵌入式处联器的两标是鼹专用，而不是通用。要求刚刚含用、最低的 塑三奎兰楚圭鲨塞 戏本、最高的袋残度。集成誊蜜兹裁墅外设接日媳艮时不能忽略秘裁嚣素， 还要提供更强的计算能力，以及集成特殊的协处理器( d s p 运算、多媒 体硬件部件、j a v a 加速等簿) 。 嵌入式微处理器是嵌入式系绽懿垓一，其姆点表褒在：对实时多任务 衡很强的支持能力，有较短的中断响应时间，从简使内部的代码和熨时内 核的执行时闯减少蓟最低限度；具有功能穰强的存储医保护功能，避免在 嵌入式软壬孛攘块之阉出现搬凳豹交叉嚣援。太多数单片税m i p s 煎低，缺 少协议处理功能，外接e t h e r r t e t 时实现t c p i p 协议困难。目前a r m 系 掰、m o t o l o r a 系列、m i p s 系列、s h h p - r i s c 等系列c p u 倥能价格比良 好、软移资源毒塞、活发平台骜攀，不足之处怒运篓处理戆秀摇怼较弱。 t m s 3 2 0 v c 5 4 7 1 1 1 ( 简称为v c 5 4 7 1 ) 处理器在流行的a r m 7 t d m i 芯片中 集成了篡有1 0 0 m i p s 处理能力的t m s 5 4 xd s p 内核，售价仅十几爨元。 移植巍人式操终系统聪哥更丈限震邈发撂疆箨终矮，聿每戏一个嶷菇豹基于 网络的嵌入式产品开发平台。 1 3 嵌入式实聪操作系统号婚议栈 嵌入式攥终系缀俸力个最小缒实醚凑核楗供多经务管毽、强务藤 通信和同步、时间管理、内移管理等重要服务，使嵌入腹用程序容易设计 和扩展。它的内核是管理微处理器时间的软件，确保所有时间关键的事件 尽萄毙蹇效建褥戮处璩；龛诲将系统分成多拿猛立盼任务，每拿任务处理 系统功能的一部分，从而简化系统的设计过程。设计嵌人式实对内核就是 要在资源有限的嵌入式系统上实现商效的o s 服务，将系统软件开销降低 裂簸低羧发。经务谖度、轻务阉透僚霰弼黪、痰存管瑾、孛断稻异步攀件 处理、系统时钟管理等都是实时多任务操作系统内核必须实现的重疑功 能。 奎堕墼奎堂塑主笙塞一 一 多任务调度确定性和实时性是嵌入式实时应用系统的重要特 征。实时多任务操作系统在任务之间分配c p u 执行时间，确保任务的时 间要求及时得到满足。对实时性要求较高的场合，一般放弃时间片循环任 务调度而采用优先级凋度策略，为任务分配不同的优先级，支持高优先级 任务抢占低优先级任务，确保c p u 总是分配给优先级最高的就绪任务。 任务间通信和同步实时内核为任务间通信提供信号量、消息邮 箱、消息队列等内部数据结构，实现任务问消息传递、事件通知、互斥等 机制。 信号量用于控制对共享资源的访问( 实现互斥) 、标记事件发生、保 证任务间同步。任务访问共享资源如数据关键区或i 0 设备时，任务之 间必须彼此同步确保互斥，避免共享变量或全局内存变量发生非正常的数 据修改。在所有使用同资源的任务中，只有占有信号量的任务能进入关 键数据区，对共享资源进行操作。使用信号量实现互斥机制必须维护一个 等待该信号量的就绪任务队列。信号量还可用于计数来标记事件发生。但 是过多使用信号量会产生很大的上下文转换和c p u 开销。因此设计高效、 低开销的信号量是提高o s 效率、减少额外开销必须考虑的因素。 实时内核提供消息传递和消息队列在任务之间、任务和中断服务例程 ( i s r ) 之间进行数据交换和消息传递。实时内核包含一个邮箱，也就是 一个指针变量和等待该邮箱消息的任务队列。一个任务可以使用内核提供 的邮箱服务，等待邮箱中的消息。如果此时邮箱中有消息，该任务就提取 其中的消息，开始执行。如果邮箱中无消息，任务进入该等待队列等待消 息到来。消息队列与消息邮箱的工作方式相似，但消息队列为指针数组， 可存放多条消息。 内存管理实时内核为每个任务在内存中创建并管理任务控制 块( t c bo 它保存具体任务的相关信息，记录任务的状态、任务优先级、 指向任务栈顶的指针、以及其它与内核有关的信息。每个任务有各自独立 塑望三查堂堡主垒窒 一 的堆栈，能够访问大多数c p u 寄存器。内核由事件驱动在任务之间进行 上下文切换，即保存c p u 寄存器内容到当前任务堆栈，保存堆栈指针到 当前任务的t c b 中，从新任务的t c b 中装载堆栈指针，并将新任务的上 下文装载到c p u 寄存器中。 响应中断和异步事件处理实时内核利用中断服务例程i s r 处 理中断事件，并提供重要服务对异步事件发出通知。i s r 必须使用内核服 务保存所有的c p u 寄存器，将i s r 已经进人事件告知系统内核。系统内 核使用嵌套计数器决定当前中断的嵌套级别。i s r 完成时必须通知内核 i s r 结束，激活内核提供的下一个服务。中断返回到上一级中断嵌套级别 时，内核判断如果没有优先级更高的任务就绪，那么内核恢复c p u 寄存 器内容，中断任务继续执行；如果有优先级更高的任务己经就绪，那么内 核就保存中断任务堆栈到其t c b 中，获取新任务的堆栈指针，装载新任 务堆栈到c p u 寄存器并执行此任务。 系统时钟实时内核为嵌入式多任务程序提供由硬件定时器完 成的系统时问机制，并提供延迟、超时等重要的系统服务。硬件定时器周 期性中断c p u ，产生的中断服务例程i s r 激活内核服务，由此服务负责 更新系统内部与时问有关的变量。任务挂起执行时间、延迟任务等待时间 都必须利用系统时钟提供的重要服务。 嵌入式系统使用闪速存储器( f l a s hm e m o r y ) 作为非易失存储r o m ， 与硬盘相比存储容量较小；p c 系统的网络协议体系结构复杂，直接将协 议实现代码移植到小型专用系统，则使用起来速度漫、效率低。必须使用 相应实时多任务操作系统的各类协议栈产品，如t c p f l p 、v o i p 、n o 7 信 令、m p 3 、语音识别、手写输入、红外传输等等，才能简化产品开发难度、 缩短产品开发周期，提升产品质量。 奎壁垄三盔皇鍪主堡塞 一一一一一 1 4 嵌入式i n t e r n e t 技零 嵌入式i n t e r n e t 技术藏怒实瑗嵌入式系统连接舞i n t e m e t 的技术，要 求嵌入式系统纛软馋上支持t c p l p 携议援，蜜瑗鸯荚懿i n t e r r t e t 避痿 耱议；套硬传上其吝一定熬诗雾耧存储麓力，提供高效楚理潆数耀瞧需 鼗的网络带宽释蚕睦鬣。嵌入式i n t e m e t 拽术酶强标题将小型简单的低成 本嵌入式系统逡接到双转赠，短分零j 用网终瓷源，实瑷鬟广熬辫熬蕊感共 享和更多类登豹信患服务弘j 。 鼹予嵌入式系统黝t c p i p 游谈棱1 4 l 】与簧筑麓t c p a p 掺浚棱稽毙， 裔豁下特淼：满足系统实辩靛的娶滚：系统嫡瘦辫器不定事 串不仅螫祆， 一般要求在毫秒壤微妙级，聪且晌皮时间鼗确寇。纛传统黔t c p i p 携 议綦础上避牙了麓诧襄钱证，尽霹戆蘧徽裂谯玛糖筵、存佬秀镪枣。结 稳凝活，w 移竣往、掰鼯鐾往梅可簸蕈筝健，能逶波多耱藏瘸蒜攥。 一 查堕墨三盔堂堡圭堕塞 一一 _ 一一一一。 第二章t m s 3 2 0 v c 5 4 7 1 的结构特点与功能 2 1t m s 3 2 0 v c 5 4 7 1 概述 t m s 3 2 0 v c 5 4 7 1 【l 】芯片是德州仪器公司在2 0 0 0 年推出的一款双核架 构d s p 芯片，专门用于网络电话的开发设计。它内部集成了一个 t m s 3 2 0 c 5 4 xd s p 内核和一个a r m 7 t d m ir i s cm c u 内核。两个内核 各自配上外围模块分别构成了a r m 子系统和d s p 子系统，见图2 - 1 。 图2 lv c 5 4 7 l 内部结构框图 v c 5 4 7 1 采用2 5 7 球i _ t b g a 封装，尺寸：1 6 毫米x 1 6 毫米，间距0 8 毫米。它有2 5 7 个信号引脚，按其功能分为以下几类：地址与数据信号、 中断和复位信号、多处理信号、存储器控制信号、振荡器定时信号、缓 冲串1 3 信号、通用i o 引脚、m i i 信号、s p i 信号、1 2 c 信号、u a r t 信号、 电源信号、扫描测试引脚。 - 8 一 奎璺墨三盔堂堡主笙奎 “_ - _ 一一 v c 5 4 7 1 各模块的特点与功能将在后面详细论述。 2 2 d s p 子系统 2 2 1 概述 t m s 3 2 0 c 5 4 xd s p 6 1 ( 简称c 5 4 x ) 是1 6 b i t d s p ，运算速度1 0 0 m i p s 。 它是定点d s p ，不过由于内部集成了一个支持单周期指令e x p 的专用硬 件指数编码器，所以也可执行浮点运算，并可在单周期内完成乘法运 算。高度并行的算术逻辑运算单元a l u ，专用硬件逻辑，片内存储器， 片内外设和高度专业化的指令集使得指令执行时的多重流水线结构将指 令周期降低到了最小值，在一个机器周期内完成两个读和一个写操作。 t m s 3 2 0 c 5 4 x 的结构框图如图2 - 2 所示。另外，c 5 4 x 还有管理中断、循 环运算和功能调用的控制结构。 a ( 1 5 - 0 ) d ( 1 5 - 0 1 x 1 7 乘法器4 0 b i t a l u 4 0 b i t 加法器 比较操作 v i t e r b ia c e 园整饱和 园整饱和 l 4 0 b i t b a r r e l l il e x p 编码器 8 辅助寄存器 4 0 b i t a c ca 2 地址发生单元 4 0b i t a c c 图2 - 2t m s 3 2 0 c 5 4 x 的结构框图 系统控制接口 外设 存储器接口 太原理工大学硕士论文 2 2 2 存储器组织 c 5 4 x 是改进的哈佛结构，共有三个独立的可选择存储空间组成：程 序、数据和i o 空间。7 2 k x l 6 b i t 片内r a m ，包括1 6 k x l 6 b i t 双口r a m ( d a r a m ) 和5 6 k x l 6 b i t 单口r a m ( s a r a m ) 。d s p 子系统有2 0 根地 址线、1 6 根数据线，可以接外部存储器。 2 2 3d s p 子系统寄存器 数据存储器映射c p u 寄存器 数据存储器映射c p u 寄存器包括：状态寄存器s t 0 、s t l ，处理器 方式状态寄存器p m s t ，累加器a 、b ，辅助寄存器( a r 0 一a r 7 ) ，暂存 器( n 迈g ) ，过渡寄存器( t r n ) ，堆栈指针寄存器( s p ) ，循环缓冲区 大小寄存器( b k ) ，快循环寄存器( b r c ，r s a ，r e a ) ，中断寄存器( i m r ， i f r ) 。这些寄存器位子数据存储空间的第0 页的0 0 h 1 f 空间【2 0 1 。 数据存储器映射外围接口寄存器 数据存储器映射外围电路寄存器包括：串口0 的寄存器、串口1 的寄 存器、外部总线的寄存器、计时器的寄存器、d m a 的寄存器、锁相环的 寄存器、g p i o 的寄存器。这些寄存器位于数据存储空间的2 0 h 。5 f 空 间。 有关寄存器的详细说明请见附录1 。 2 2 4 外围接口模块 2 2 4 1 多通道缓冲串口 d s p 子系统具有两个1 2 8 通道缓冲串行口m c b s p ( m u l t i c h a n n e l b u f f e r e ds e r i a lp o r t ) 【”1 。可与音频编码解码芯片或其他的串行器件直接 接口。内置u 一律a - 律压扩硬件，支持全双工通信，双缓冲数据寄存器， 奎墨墼拦鍪圭笙塞 一一一一 灸圣年遗续豹数撬滚。镄徐戆数器字长霹泼是8 b i t ，1 2 b i t ，1 6 b i t ，2 0 b i t ，2 4 b i t 或3 2 b i t t 3 1 1 。m c b s p 褒结构上可以分为一个数据通道翔一个控锚通道。粥 隧2 - 3 黪示，数握遂邈_ 完成数据的发送秘接收。控裁邋遵竞蔽的往务包撬 凌部时糖戆产燕，羧溺劳僖蟹产生，对邃螯信号翡控铺戳及多疆遂豹选择 f s rc l k xd xd r 嘲2 - 3m e b s p 髓结构1 等。控刺遥遵逐受蠹磐生终端售号送往c p u ，产生隧步事馋遴囊d m a 控涮爨。 2 2 4 2a r m 壤按玎( a p i ) a r m 予蓉绕程d s p 子系统趣戆傣塞交换是邋避冀态共事的a p 薹襻褚 器实褒豹。a p i 存谙器建一个8 k x l 6 b i t 鹃d a r a m ( d u a l a c c e s sr a mx 它阿以被d s p 予系统爆作通用的数据或聪序存德器。农冠一个对钟鼹期 悫霹以被游耀嚣次。 a p i 骞嚣张霹逮的搡依搂式：共享存蕊模式( s a m ) 稀主辊榛式 ( h o m ) 。模式盼选择麓通过a p i 拄测寄存器设鬟豹。王作在效享存驭摸 式辩，鼹个子器缝缘霹淡访阏a p i ；磐 ；l 器豹最离2 k 薅蟪空鬻，妇栗双方 焱黼一露掰要求谤闰a p i 存储器，鲻a r m 子系统饶先访闻，d s p 子系统 嚣筹待一个时钟周期。工作程主规横式耐，只有a r m 予系缓珂以访翘 a p i 存锉器f l l 。 d s p 子系统述包瑟： 一个穴蘧遘直按存储器访阉( d m a ) 控铡器。霹辨凌六个数撰块 查星墼盔堂堡主笙茎 在没有c p u 于预的情况下独立传送。 软件可编程等待状态发生器。只需要通过软件编程就可把外部总 线周期扩展到1 4 个机器周期，以适应较慢的片外存储器和i 0 设备。 一个独立的软件可编程硬件计时器 2 3a r m 子系统 2 3 1 概述 a r m 7 t d m i ( 简称a r m 7 ) 是一款高性能、低功耗的3 2 位r i s c 微 处理器，不仅支持标准的3 2 位a r m 指令集，而且支持1 6 位t h u m b 精 简指令集6 。t h u m b 指令集达到的卓越的代码效率意味着对存储器容量需 求的降低，使得利用1 6 位宽度的存储器可以达到3 2 位存储器才能达到的 高性能。处理器工作在a r m 状态时，执行a r m 指令集，不能执行t h u m b 指令；工作在t h u m b 状态时，执行t h u m b 指令集，同样不能执行a r m 指令。每个指令集都包括切换处理器状态的指令。上电开始执行代码时， a r v l 处理器总是处于a r m 状态。a r m 处理器支持7 种模式： 用户模式； f i q 快速中断模式； m q 中断模式； 管理模式； 中止模式； 系统模式( a r m 体系结构v 4 及以上版本) ； 未定义 2 3 2 存储器组织 a r m 子系统的存储空间包括：内部1 6 k - b y t e ( 3 2 x 4 0 9 6 ) s r a m 、 1 2 查堕望三盔兰堡主笙茎 一 片内外围接口模块上r a m 、与片选信号c s 0 一c s 4 对应的外部存储器和 外部s d r a m 。地址空间范围为0 0 0 0 0 0 0 0 一- f f f f ：f f f f 。 通过在上电复位时检测c s 4 b i g e n d 引脚的电平决定存储器工作在 大端模式或者小端模式。m c u 以零等待状态访问内部r a m 和片内外围 接口模块上的r a m 。在访闻外部存储器时，需要插入的等待状态由 s d r a m 的刷新时间和f l a s hm e m o r y 的存取时间决定。 2 3 3a r m q 己系统寄存器 a r m 7 t d m i 微处理器的寄存器： 3 1 个通用寄存器：r o _ r 1 4 、p c 、r 8 _ f i q 、r 9 _ f i q 、r 10 _ q 、 r l l _ f i q 、r 1 2f i q ，r 1 3 _ f i q 、r 1 3 一s v c 、r 1 3 一a b t 、r 1 3u n d 、r 1 3 _ i r q 、 r 1 4 _ f i q 、r 1 4 _ s v c 、r 1 4 _ a b t 、r 1 4 _ u n d 、r 1 4 _ _ i r q 。 6 个状态寄存器：c p s r 、s p s r _ f i q 、s p s r s v c 、s p s r _ a b t 、 s p s r _ u n d 、s p s ri r q 。 寄存器被安排成都分重叠的组，每种处理器模式都有不同的寄存器 组。分组的寄存器在处理处理器异常和特权操作时，可得到上下文切换。 通常寄存器r 1 3 做堆栈指针。在用户模式下，r 1 4 用做链接寄存器( l r ) ， 在子程序调用时用来保存返回地址，若返回地址保存在通信堆栈中，则它 也可以用做通用寄存器。在异常模式下，r 1 4 用来保存异常的返回地址。 程序计数器用r 1 5 访问吲。 外围接口模块的寄存器 包括以太网接口模块、通用输入输出接口、通用异步收发器( u a r t ) 计时器、时钟、存储器接口、中断处理和锁相环的寄存器。 有关寄存器的地址映射见附录2 。 塑墼盔堂堡圭笙塞 2 3 4 外围模块 2 3 4 1 以太网接口模块 以太网接口模块e i m ( e t h e r n e ti n t e r f a c m o d u l e ) 有效地实现了 i e e e s 0 2 3 e t h e r n e tm a c 的功能。以太网接口框图见图2 - 4 。 m ，p h y a r m 存储器接1 2 1 图2 - 4 太网接口框圈 由四个功能部分组成： e n e t 模块e n e t 模块执行1 0 1 0 0 m b i t s 自适应以太网媒体访问 控制( m a c ) 操作。可以在半双工和全双工模式下工作，在全双工 模式下工作时还可实现流控制功能。 以太网状态机( e s m )以太网状态机模块负责包的路由，主要 任务就是等待接收队列中有效的以太包，检查它的目的地址，然后把 它传送到与目的地址对应的发送队列中。当e i m 被复位或者以太网 接口模块的控制寄存器e i m s t r l 中的e s m e n 位被清零时，状态 机进入复位状态。 包内存是一个1 6 k b y t es r a m ，地址空间为f f d 0 ：0 0 0 0 一f f d 0 ： 3 f f f ，用来存放以太网数据包。c p u 可以在一个周期内用8 1 6 3 2 位 模式访问该存储空间。 查墨垄三查堂堡主丝苎 局部总线接口a 由于使用硬连线状态机制，当传输以太网包时，不需a r m 7 的介入。 接收f i f o 和发送f i f o 临时存放收、发器已接收到或即将发送的数据包 及一些控制信息，减轻了包内存的负担。每个f i f o 的大小为3 2 x 7 2 b i t ， 映射在地址空间f f f f ：0 0 0 0 - - t f f f ：0 7 f f 。 e i m 的寄存器分为e s m 外围寄存器和e n e t 外围寄存器。其中，e s m 外围寄存器有1 9 个，基地址是f f f f ：0 0 0 0 h ，偏移地址范围是o o h 一5 4 h ， 大端对齐的3 2 位寄存器。e n e t 外围寄存器有1 6 个，基地址是f f f f 0 0 0 0 h ，偏移地址范围是1 0 0 h 1 3 c h ，大端对齐的3 2 位寄存器。 2 3 4 2 通用输入输出接t l ( g p i o ) v c 5 4 7 l 提供3 6 个通用i o 端口，g p i o 被分成了两组：g p i o ( 1 9 ：0 ) ， k b g p i o ( 1 5 ：0 ) 。该接口共有1 2 个状态，控制寄存器。通过设置内部寄存器 的相应位，可把i o 端口配置成输入或输出模式，还可以设置成正常的 g p i o 、k b g p i o 功能或者第二功能。尽管部分k b g p i o 在芯片内部接了 上拉电阻，但使用方法类似于g p i o 。 2 3 4 31 2 c 总线接口 v c 5 4 7 1 的1 2 c 总线接口只能进行主模式操作，可以同步接收或发送 数据。它规定了唯一的地址，可以和多个1 2 c 总线器件通信，其数据传输 速率最高为1 0 0 k b i t s s ，采用7 位寻址，快速模式速率最高为4 0 0 k b i t s s 。 2 3 4 4s p i 总线接口 v c 5 4 7 1 配有同步串行外围设备接口s p i ，它是种三线同步总线， 因其硬件功能很强，所以，与s p i 有关的软件就相当简单，使c p u 有更 多的时间处理其他事务。 s p i 时钟频率= m c u 的时钟频率( 4 xp t v ) p t v = i ，2 ，4 ，8 或 者1 6 。 太原理工大学硕士论文 一一 一 2 3 4 5m g 接口 v c 5 4 7 1j t a g ( j o i n tt e s ta c t i o ng r o u p ，联合测试行为组织) 接口满足 i e e e1 1 4 9 1 标准，主要应用于电路的边界扫描测试和可编程芯片的在系统 编程，通过a r m 芯片的j t a g 边界扫描口进行调试设备属于完全非插入式 ( 即不使用片上资源) 调试。与驻留监控软件相比，它无需目标存储器，不 占用目标系统的任何端口，j t a g 调试的目标程序是在目标板上执行，仿真 更接近于目标硬件。 j t a g 接口包括j t a g 端口和控制器两部分。v c 5 4 7 1 的每个引脚都设有 一个移位寄存单元，称为边界扫描单元b s c 。它连接j t a g 电路与内核逻辑 电路，同时隔离内核逻辑电路和芯片引脚。所有b s c 构成边界扫描寄存器 b s r ，b s r 仅在j 1 a g 测试时有效。测试逻辑的最高级电路含3 个主要模块： 测试访问端口( t a p ) 控制器 指令寄存器( i r ) 指令寄存器是基于电路的移位寄存器，通过它可以串行输入指令，长 度是2 0 位。d s p 核占用8 位，a r m 7 t d m i 核占用4 位，a s i c 占用8 位。 数据寄存器组( d r ) a r m 予系统的外围模块还包括： 三个计时器其中两个是通用计时器、一个看门狗计时器。 通用异步收发器( u a r t ) 接口 a r m 中断处理器 时钟发生器和控制器 锁相环 j t a o 接口的引脚包括： 1 、t m s t a p 控制器的模式输入信号。t c k 的上升沿时刻t m s 的状态 确定t a p 控制器即将进入的工作状态。通常t m s 引脚具有内部上拉电阻， 以保证该引脚在没有驱动时处于逻辑1 状态。 奎堕墨三盔堂堡主笙苎 一一 一一 2 、t c kj t a g 测试时钟。 3 、t d ij t a g 的数据和指令寄存器的串行数据输入端。 4 、t d oj t a g 的数据和指令寄存器的串仃z - - 鳅循硼q 八帅u 。 5 、t r s t 测试复位输入信号，低电平有效。 这些引脚用于驱动电路模块和控制执行规定的操作a 在t r s t 的上升沿 采桐4 e m u o 、e m u l 引脚的电平【1 1 1 ，如图2 5 所示。根据这两个引脚状态组 合决定扫描链上的设备数目。 册 e 叭跚 一一奎璺里三奎堂堡主垒壅 第三章基于v c 5 4 7 l 嵌入式网络系统的硬件设计 本文论述的是一个由软件和硬件组成的复杂系统。它的总体结构图 如图3 - 1 所示。系统以v c 5 4 7 1 芯片为嵌入式处理器。外围电路有信号 采集电路、以太网物理层电路、f l a s hr o m 、s d r a m 、s r a m 、键盘、 l c d 等。 系统的软件包括：v c 5 4 7 1 初始化程序、外围设备的驱动程序、嵌入 式操作系统p , c o s i i 和u c l i n u x ，t c p i p 协议栈，i n j - t h 3 2 3 ，g 7 2 8 ”“、 g 7 2 3 1 算法等。初始化程序用于设置a r m 和d s p 工作模式及外围芯片 选择字；驱动程序是连接底层的硬件和操作系统a p i 函数的纽带；嵌入 式操作系统完成多任务调度；t c p i p 协议栈程序实现a r p 、i p 、t c p 、 u d p 和h r r p 等网络功能；h 3 2 3 是基于分组交换网络( p b n ) 的多媒体 会议系统；算法协议对采集的数据完成编解码功能。本章将提出硬件设计 方案，软件的设计将在第五章论述。 一_ l c d 驱动 键盘驱动 网络驱动 h3 2 3 应用系统 t c p i p 协议栈 “c 0 s i i 或u c l i n u x g 7 1 l ，g 7 2 8 ，g 7 2 3 1 g 7 2 9 ，a a c ，m p 3 等 d s p b i o s ( 可选) 软 件 模 块 ；霎i 显示器k j j 舳a r 州m 7 子t d 系m 统i l j a p i _ 信导耍靠i 基于因特网的嵌入式系统工作时，m c u 对来自d s p 的数据进行i p 封装，驱动以太网接口模块( e i m ) 对i p 封装数据进行以太帧( i e e e 8 0 2 3 一查堕墨三查堂堡主笙苎 一 格式) 物理封装并通过以太网收、发器发送出去：对收到的以太帧解析， 将所得数据送传送给d s p 做进一步解压缩处理。d s p 对采集到的音频数 据进行g 7 2 8 压缩算法处理后，传送给m c u ：同时将来自m c u 的音频 数据解压缩，然后通过信号转换电路播放出去。 3 1 硬件总体设计 本系统的硬件电路采用模块化设计。根据功能的不同，主要有系统 控制、管理模块，1 0 1 0 0 m 自适应以太网物理层电路模块，程序和数据存 储模块、语音信号转换和编解码模块及人机接口模块等五部分组成。另外， 还有3 3 v 、1 8 v 电源，2 4 5 7 6 m h z 时钟电路，复位电路，总线扩展槽等。 硬件总体设计结构框图如图3 2 所示。 数两四 系统控制、管理芯片 据片片 话筒耳机 删$ 3 2 0 v c 5 4 7 l g h k地址总线 i 曩孬 0十 d s p 于系统 数据总r 吾音信号编解码芯片 一 ( t m s 3 2 0 v c 5 4 0 9 ) 1 1 3 2 0 a 1 c 1 01 p f bl 1 型 ： 。控制总线r 人机接口模块m c u 子系统 地址总线 6 x 6 键盘同( a r m 7 t d m i ) 、w i1到 1 数据总线，r中片 卜 控制总线，r 王 m c b s p o 扩展接口 m o d e m 接口 s p i 1 2 cm i i e t h e r n c i 以太网接口 芯片l x t 9 7 1 a 图3 2 基于t m s 3 2 0 v c 5 4 7 l 的嵌八式网络系统硬件总体设计框图 一 奎堕堡三查堂堡主笙奎一 一 3 2 系统控制、管理模块 该部分是硬件电路的核心，主要由v c 5 4 7 1 芯片组成。a r m 7 t d m i 是冯诺依r ( v o nn e u m a n n ) ，使用8 位字节的单一、线性地址 空间，单一3 2 位数据总线可用于传送指令和数据，这种体系结构增强了 控制功能。同时，把集成了t c p i p 协议栈的嵌入式操作系统p c 0 s 4 i 移 植到a r m 7 t d m i ，负责事务密集型处理，构成了嵌入式子系统，用来管 理键盘、显示器及以太网收发器等外部设备。 a r m 予系统的外部存储器接口提供了六个片选信号，它们映射在不同 的存储空间，详见表3 1 。其中n c s 3 、c s 4 信号管脚分别有第二功能 r o m s i z e l 6 、b i g e n d 洇此这两个管脚要做特殊处理。在上电复位信号 n r e s e t 的上升沿，a m 7 采样这两个管脚的电平，决定a r m 的工作方式和 存储空间的大小端模式。a r m 7 在访问外部较慢的设备时，最多可插a 7 个等 待周期。复位时，a r m 子系统自动插入7 个等待周期。 袁3 】a r m 7 外部存储器接口的片选信号 片选信号起始地址结束地址空间存储器类型 n c s oo x 0 0 0 0 0 0 0 00 x 0 0 7 f f f f f8 m b y t e sf l a s hr o m n c s l0 x 0 0 8 0 0 0 0 00 x o o f f f f f f 8 m b y t e s f l a s hr o m n c s 20 x 0 1 0 0 0 0 0 0o x o l 7 f f f f f 8 m b y t e s f i a s h r o m n c s 3o x 0 1 8 0 0 0 0 00 x o l f f f f f f8 m b y t e sf l a s hr o m c s 4o x 0 2 0 0 0 0 0 00 x 0 2 7 f f f f f 8 m b y t e s f l a s hr o m s d r a m n c so x l 0 0 0 0 0 0 0o x l l f f f f f f 3 2 m b y t e ss d r a m d s p 子系统主要负责运算密集型处理，可实时完成g 7 1 1 、g 7 2 8 、 g 7 2 9 语音编解码算法和a a c 、m p 3 等音频编解码算法。在本方案中， 塑篓兰盔堂黧圭笙塞 一 一一一 我们采用毙梅率为1 6 k b s 羝延迟语磐缤码拣准g 7 2 8 ，编码延迟必 0 6 2 5 m s 。为了实现语音的采集和播放，还必须给d s p 配备相应的信号采 集、转换模块，我们选角