（电力系统及其自动化专业论文）基于pci总线的高速数据传输卡的设计与应用.pdf

西南交通大学硕士研究生学位论文一第1 i 页 a b s t r a c t i nt h i st h e s i s ，ic o m p l e t e dt h es o f t w a r ea n dh a r d w a r ed e s i g n i n go f h i g hs p e e d c o m m u n i c a t i o nc a r db a s e do np c i & d s et h et m s 3 2 0 c 3 2d s pm a d ei nt ic o r p w a st h ek e yp a r to ft h i si n t e r f a c ec a r d i tc o n t r o l st h et r a n s m i s s i o nb e t w e e np e r i p h e r y p a r t s a n dp c il o c a lb u s ，t a k i n go nt h el o c a lc p uo f t h i sb o a r d 。 t h i st h e s i sm a i n l ym a d eu po ft w op a r t so fc o n t e n t i nt h ef i r s tp a r t f i r s t l y r e f e r r e dt o t h es t r u c t u r eo fc 3 2 ，i t s a p p l i c a t i o n ，a l s o i n t r o d u c e dt h es o f t w a r e d e v e l o p m e n te n v i r o n m e n tb r i e f l y 1 1 1 c nt e l la b o u t t h em a i nf e a t u r e so fp c il o e a lb u s a n di t sp r o t o c o lc o n n e c t i n gw i t ht h ea d do nb u s b r i n gf o r w a r das i m p l ei n t e r f a c e s c h e m eb y $ 5 9 3 3c h i pa n di n t r o d u c e dt h ea p p l i c a t i o no ft h i sc h i p m a d eb ya m c c c o r p i nt h es e c o n dp a r t ，m o s t l ye m p h a s i z e dh o w t od e s i g nt h ec o m m u n i c a t i o nb o a r d j nh a r d w a r ea n ds o f t w a r e t h eh a r d w a r ed e s i g n i n gi n c l u d et h ei n t e r f a c ew i t ha l g i l l e c o n t r o l l e r , s u c ha sd ac o n v e r s i o n w ec h o s et h ea d 7 5 0 8 9w h i c h 、】l 懈p r o d u c e db y a dc o w t h i si sap a r a l l e lp o r td i g i t a l t o a n a l o gc o n v e r s i o n ，a n d i g i v et h e p r e s e n t a t i o na b o u ti t s s t r u c t u r ea n dc o n n e c t i o ns c h e m e i no r d e rt or e s o l v et h e c o n t r a d i c t i o nb e t w e e nf a s t e rc o m p u t a t i o na n ds l o w e rd i s p l a y , ab u f f e rs t o r a g ea l s o n e e d e d t h ei d t 7 2 2 3 5 l bi sa2 k x 3 2 b i tf i r s ti nf i r s to u tb u f f e rs t o r a g e , w h i c hc a n b eu s e dt ob e t t e rt h et r a n s m i s s i o n m a i n l yr e c o m m e n dt h ed s p w o r k i n gp r o c e 豁a n d d e s i g n e dt h es c h e m a t i cd o c u m e n t a t t h ee n do ft h i ss e c t i o ni ss o m e p r o g r a m o ft h e d s pc o n t r o lp r o c e s s ，s u c h 雒p r o c e s s o ri n i t i a l i z a t i o n ，d m at r a n s m i s s i o n , a n dd a - c o n v e r s i o n c o n t r 0 1 a tl a s t c h a p t e r , i n t r o d u c e d t h ed e v i c ed r i v e r p r o g r a m d e v e l o p m e n to fp c i 。龇w m d o w s d r i v e ri sas i m p l ea n de f f i c i e n ts o f t w a r ew h i c h c a nb eu s e dt od e v e l o pi t i nt h i st h e s i sim a i n l ya p p l i e dt h en e w d e v i c eo f d i g i t a ls i g n a lp r o o e s s o r s0 1 1t h e c o m m u n i c a t i o nb o a r d ，w h i c hi su s e da st h ei n t e f f a c e t ot h er e , a l f i m es i m u l a t i o n s y s t e r m s t h i si s an e ws c h e m ew eh a v ec o n t a c tw i t h it h i n kt h i sm e f ；i sm u s t d e s e r v e ds o m eu f o rr e f e r c n e ea n da m e l i o r a t ea s p e c tt ot h eo t h e r s k e y w o r d s ：d s p ；p c i l o c a lb u s ；d a c ；d m a ；f i f o 西南交通大学硕士研究生学位论文第1 页 第1 章绪论 1 1 数字信号处理概述 自6 0 年代以来，随着计算机和信息学科的飞速发展，数字信号 处理( d i g i t a ls i g n a lp r o c e s s i n g ，d s p ) 技术应运面生并迅速发展， 现已形成一门独立的学科体系。所谓数字信号处理【8 2 1 1 ，就是利用计 算机或专用处理设备，以数值计算的方法对信号进行采集、变换、 综合、估值与识别等加工处理，借以达到提取信息和便于应用的目 的。数字信号处理技术在数字通信、雷达、遥感遥测、声纳、语音 合成、图像处理、测量与控制、生物医学工程、振动工程等众多领 域都获得了极其广泛的应用，它有效地推动了众多工程技术领域的 技术改造和发展。而且随着科学技术的发展，其研究范围和应用领 域还在不断地发展和扩大。 1 2d s p 芯片概述 数字信号处理器( d i g i t a ls i g n a lp r o c e s s o r ) l ，1 8 】是伴随着微电 子学、数字信号处理技术、计算机技术等学科的发展而产生的，是 体现着三个学科综合科研成果的新器件。由于它特殊的结构设计， 可以把数字信号处理中一些理论和算法实时实现，目前d s p 已应用 于雷达、语音、通信、图像处理、网络和工业控制等众多领域。 1 9 8 2 年，t i 公司推出首枚d s p 芯片t m s 3 2 0 1 0 ，标患着d s p 技 术发展进入使用阶段，此后d s p 不断地更新换代，至今已经有定点 系列、浮点系列，多处理器并行处理结构系列。目前d s p 的主要厂 家有：t i 、a d 、m o t o r o l a 、l u c e n t ，其中t i 公司的市场份额 最大。d s p 的主要特点表现在以下几个方面： ( 1 ) 哈佛结构 早期的微处理器大多采用冯诺依曼( v o n n e u n a n n ) 结构，其 片内程序空间和数据空间是合在一起的，取指令和取操作数都是通 西南交通大学硕士研究生学位论文第2 页 过条总线分时进行的。当高速运算时，不但不能同时取指令和取 操作数，而且还会造成传输通道上的瓶颈现象。而d s p 内部采用程 序空间和数据空间分开的哈佛结构，各有独立的地址总线和数据总 线，取指和读数可以同时进行，从而提高速度。 ( 2 ) 多总线结构 许多d s p 芯片内部都采用多总线结构，这样可以保证在一个机 器周期内可以多次访问程序空间和数据空间。 ( 3 ) 流水线结构 d s p 执行一条指令，需要通过取指、译码、取操作数和执行等 几个阶段，采用流水线结构，可以使这几个阶段重叠运行。运行情 况如图】所示； l 取指译码寻址取数运算存储 取指译码寻址取数运算存储 取指译码寻址取数运算存储 图1 1 流水技术 ( 4 ) 多处理单元 d s p 内部一般都包括多个处理单元，如算术逻辑单元( a l u ) 、 辅助寄存器算术单元( a r a u ) 、累加器( a c c ) 、以及硬件乘法器 ( m u l ) 等，它们可以在一个指令周期内同时进行运算。 ( 5 ) 特殊的d s p 指令 为了更好的满足数字信号处理应用的需要，在d s p 的指令系统 中，设计了一些特殊的数字信号指令。 ( 6 ) 指令周期短 随着集成电路工艺的发展，d s p 的速度已由早期的5 m i p 8 ( 每 秒5 百万条指令) 提高到1 6 0 0 m i p s 。 ( 7 ) 运算精度高 早期的d s p 字长为8 位，后来逐步提高到1 6 位、2 4 位、3 2 位。 为防止运算过程中的溢出，有的累加器达到4 0 位此外，一批浮点 d s p 如：t m s 3 2 0 c 3 x 、a d s p 2 1 0 2 0 等则提供了更大的动态藏豳。 ( 8 ) 硬件配置强 新一代d s p 的接口功能越来越强，片内具有串行口( s p i 、s c i ) 、 主机接口( h p i ) 、软件控制的等待状态发生器、锬相环时钟产生器 西南交通大学硕士研究生学位论文 兰! 蔓 ( j t a g ) ，更 使系统功耗 以及实现在片仿真符合i e e e 1 1 4 9 1 标准的测试访问口 易于完成系统设计。d s p 芯片都可以工作在省电方式， 降低。 由以上可以看出d s p 是一种具有高速运算能力的单片机。普通 单片机是事务密集型的，而d s p 则是运算密集型，因此d s p 可以取 代单片机，而单片机却不能取代d s p 。 1 3p c i 总线简介 进入9 0 年代以来，由于微处理器的飞速发展，开拓了计算机应 用的新领域，如复杂的图像软件在线交易处理、全运动视频处理、 高保真音响、w i n d o w sn t 多任务、局域网络以及多媒体的应用等。 这些应用经常需要在c p u 与外设之间进行大量以及高速的数据传输 和处理，但传统的微机总线i s a ，e i s a 等无法传送上述应用的大量 数据，为此，被称为高性能计算机“秘密武器”的p c i ( p e r i p h e r a l c o m p u t e ri n t e r c o n n e c t ) 局部总线技术应运而生 2 3 , 2 5 1 。在1 9 9 1 年 底。美国i n t e l 公司电脑机构实验室首先提出了以p c i 技术解决外 设和c p u 间数据通道窄的问题，并在极短的时间内实现了p c i 技术。 传统的总线结构往往把高速数据通道预留给c p u 、高速缓存及内 存予系统使用。而外设卡到扩充总线控制器的数据通道却既慢又窄， 影响外设到c p u 、高速内存子系统的数据的传输。p c i 总线接出后， 以其突出的性能倍受计算机和通信业界的青睐，将取代以往的总线， 成为高档微机及高性能工作站的外部基石。p c i 作为局部总线，边 与处理器和存储器总线接口；另一边为外设扩展提供了高速通道。 3 3 h z 、3 2 位的p c i 总线可以实现1 3 2 m b s 的数据传输速率：6 4 位 的p c i 总线性能加倍。开发以p c i 总线为基础的数据传输控制设备 是技术发展的必然要求。在实际工作中，利用p c i 总线将数据直接 传到系统内存，可有效解决数据的实时传输和存储，为信号的实时 处理提供方便。 西南交通大学硕士研究生学位论文第4 页 1 4 本课题研究背景、意义及现状 随着计算机技术的飞速发展，计算机仿真在各领域都得到了广 泛的运用。在电力机车研制过程中，先采用计算机仿真方法对机车 或机车的某部分进行研究，不仅可以加速产品研究的进程，而且 可以节省开发费用。交一直一交电力机车控制器结构复杂，研制难度 相当大，新的控制器设计完成后，还需要在机车上去作很多相关的 实验，从时间和经济方面考虑都不理想。那么，研制一套能与控制 器接口以替代或部分替代实物实验的实时仿真系统显然是很有意义 的。基于上述原因，有必要开发交一直一交电力机车主电路实时仿真 系统，用于机车牵引控制器的试验测试。 该系统硬件由两台高性能p c 机和高速数据传输卡组成，其中一 台p c 机进行仿真模型运算，另一台p c 机进行参数设置和仿真结果 显示。两台p c 机之间的通信，模型计算部分与控制器之间的数据传 输主要是通过专门设计的接口卡完成的；软件部分主要是机车主电 路的仿真模型运算，目前软件部分的设计已经完成。下一步的主要 工作是完成p c 机之间，以及p c 机和控制器之问的接口设计，本次 毕业设计正是基于此而展开的。 计算机技术的高速发展为人们利甩现代数字信号技术实时处理 信息提供了有效手段，而数据采集与传输技术更在其中起着举足轻 重的作用。p c 机在我国科研和生产领域具有广泛的应用，因此要开 发基于p c 机系统的高性能的数据采集和传输系统，以满足数字信号 处理技术的需求是很有意义的。随着d s p 的性能不断提高，其应用 领域也不断扩大。d s p 的硬件结构对于数字信号处理以及传输特别 适用，同时，p c i 总线的高带宽、动态配置、大的地址空间等诸多特 点，使得在p c 机上p c i 总线完全取代i s a 总线已经是大势所趋。为 了科学研究以及实际应用所需，我们开发了基于p c i 总线的高速数 据传输卡。d s p 具有的d m a 控制使得数据传输与d s p 的c p u 控制 工作并行进行。可以实现高速的数据传输。p c 机通过p c i 总线在d s p 的控制下与外部机车控制器交换数据，实现实时仿真模型运算。 西南交通大学硕士研究生学位论文第5 页 。_ _ 。- 。_ 。_ 。- 。_ _ _ _ - _ _ _ _ _ _ _ _ 。一 第2 章t m s 3 2 0 c 3 2 及其应用 t m s 3 2 0 c 3 x 是t i ( t e x a s i n s t r u m e n t s ) 公司生产的第三代d s p 产品，也是第一代浮点d s p 芯片，包括c 3 0 ，c 3 l ，c 3 2 ，c 3 3 四种 型号。c 3 2 是在c 3 0 和c 3 l 的基础上发展起来的，在保留前者基本 性能的前提下，在结构上做了相应的简化和扩充，使其性能价格比 提高。其内部采用程序和数据分开的哈佛结构、流水线操作和并发 i o 和c p u 操作，芯片内含专用的硬件乘法器和桶形移位寄存器， 具有3 2 位浮点精度的t m s 3 2 0 c 3 2 具有运算速度快，精度高，指令 代码丰富等优点。可以进行高速数据传输和高速数值运算。 2 1t m s 3 2 0 c 3 2 的结构简介 程序c a c h er a m 块0r a m 块lb o o t 6 4 3 22 5 6 3 22 5 6 3 2r 0 誓 ：ff：f：ff 程序数据总线，程序地址总线 ffl il彳i 1 教据教据总线数据地址总线0 ，数据地址总线l ? 土 jf f彳 i id h 投据总线，d v 地址总线 ：彳 lll i 控制器f 上 c p u f jl f 。： i 量l 兰 0。 外设数据总线，外设地址总线辨部存储嚣接口 ： s t r b o s t r b l 定时器jl 串行口j 图2 1t m s 3 2 0 c 3 2 结构框图 t m s 3 2 0 c 3 2 t 1 , 2 , 4 1 是一个功能强大的d s p 系统，共有3 套总线， 即程序总线、数据总线和d m a 总线，其取指、读写数据以及d m a 操作可以并行进行。c 3 2 具有c 3 0 的标准外围和存储器接口及 t m s 3 2 0 c 3 2c p u 核心，目标代码向下兼容，具有灵活的程序引导功 西南交通大学硕士研究生学位论文第6 页 能，能进行8 1 6 2 4 3 2 位数据传输，还可以通过状态寄存器( s t ) 的设置产生边沿中断和电平中断，中断向量表的地址由用户编程设 定，具有空等待和低功耗两种电源管理方式。程序存储器宽度是可 变的，可以是1 6 位或3 2 位字宽，数据存储器可以是8 位、1 6 位或 3 2 位字宽，具有个双通道的d m a 。c 3 2 的简单体系结构如上页的 图2 1 所示，其中包括控制器、c p u 、两个内部存储器( r a m 0 ， r a m l ) 。 2 1 1c 3 2 的c p u t m s 3 2 0 c 3 2c p u 采用寄存器阵列结构，而不是传统的寄存器加 累加器的形式，由浮点整数乘法器、3 2 位桶形移位器、c p u 寄存器 和执行算术和逻辑操作的a l u ( 算术逻辑单元) 等部分组成。a l u 对3 2 位整数、3 2 位逻辑及4 0 位浮点数实行单周期操作。乘法执行 2 4 位整数及3 2 位浮点数的单周期乘法。桶行移位器在单周期内左移 或右移可达3 2 位。c p u 的寄存器可用做通用寄存器。 2 1 2c 3 2 的存储器 t m s 3 2 0 c 3 2 的总存储空间为1 6 m x3 2 位。程序、数据和i o 空 间都包含在这一1 6 m 字地址空间中，这样就使得系数、程序码或数 据即可存储在r a m 中，也可存储在r o m 中，从而可充分利用存储 器。很多情况下还需要外扩存储器，c 3 2 的存储器外扩比较灵活 2 2c 3 2 的外部设备 c 3 2 的片内集成的外部设备包括两个定时器、一个串行口和一个 两通道的d m a 控制器【i 】。这些外部设备可以通过位于特定的外部设 备总线上的存储器映射的寄存器来控制。 d m a 控制器可以不受c p u 的影响直接进行1 1 0 操作，从而在不 降低c p u 的计算吞吐率的条件下，使c 3 2 连接低速外部设备、外部 存储器、d a 转换器、串行口等。因此使系统性能提高，成本降低。 西南交通大学硕士研究生学位论文第7 页 2 2 1 定时器 c 3 2 有两个3 2 位定时器，有计数和定时两种信号模式，可以使 用内部或外部时钟。利用内部时钟，定时器可以为外部a d 转换器 提供转换的起始信号，或产生中断要求d m a 控制器开始数据传输。 定时器中断是一种内部中断。利用外部时钟，定时器有一个i o 引脚， 可以作为定时器的输入时钟，或输出时钟信号，或用作通用i o 引脚。 每个定时器由一个3 2 位计数器、比较器、输入时钟选择器、脉 冲产生器、以及支持电路组成。定时器用计数寄存器对输入时钟的 周期进行计数。当计数寄存器中的值与定时间隔寄存器相等时，把 计数寄存器复位到0 ，并把定时器的输出信号取反。定时器输入时钟 可以是c 3 2 内部时钟频率的1 2 分频或通过t c l k x 引脚的外部时钟 驱动。 2 2 2 串行口 c 3 2 有一个双向的串行口，可以把端口配置为传输每字8 位、1 6 位、2 4 位、3 2 位的数据，双向同时传输。串行口的时钟可以从内部 通过串行定时寄存器产生，或使用外部时钟。内部时钟是h 1 时钟的 分频。 在连序传输方式下，允许串行口发送或接受任意数目字的数据， 而不用新的同步脉冲。利用串行口，可以与串行a d 转换器进行无 缝连接。每个串口有8 个寄存器： ( 1 ) 全局控制寄存器：控制串口的全部功能并决定串口的工作方式； ( 2 ) 两个端口控制寄存器：控制6 个i o 引脚的功能； ( 3 ) 3 个接收传送定时寄存器：与传送，接收定时相关： ( 4 ) 数据传送寄存器：含有下个要传送的完整字； ( 5 ) 数据接收寄存器：含有最后一个已接收的完整字。 2 2 3d m a c 3 2 有一个两通道的d m a 控制器。d m a 是可编程控制的外部 西南交通大学硕士研究生学位论文第8 页 设备，在不干涉c p u 的情况下，在存储地址中传输数据块。c 3 2 使 用d m a 可以访问低速外部设备和存储器而不降低c p u 的吞吐率。 ( 1 ) d m a 的基本特征： a ) 可以在存储映射的任意范围内进行数据传输。如：片内存储器、 片外存储器和片内串行口等： b ) c p u 与d m a 控制器并行操作，d m a 有与c p u 相同的传输率； c ) 源地址与目的地址寄存器地址自动增加或减少； d ) 通过外部中断或内部中断使数据传输同步。 每个d m a 通道由外围设备地址空间的4 个寄存器控制。d m a 通道可以连续运行或者由外部中断( i n t 3 0 ) 或内部中断( 片内时 钟，串口) 触发。 ( 2 ) d m a 的基本操作 如果一个数据块要从一个存储器传到另一个存储器，主要经过 如图2 2 所示的几个步骤： d m a 通道 临时寄 外部和内部存储器( 由 源地址寄存器指向) 外部或内部存储嚣( 由 目标地址寄存器指向) 图2 2d m a 基本操作图 首先进行d m a 寄存器初始化，d m a 控制器通过d m a 通道控制 寄存器的d m as t a r t 区开始数据传输。当完成了一个数据块传输 后，可以通过编程控制所要进行的其它工作：可以停止传输直到重 新开始( t c = 1 ) ：可以继续传输数据( t c = 0 ) ：还可以产生一个中断 通知c p u 该数据块的传输已经结束( t c i n t = i ) 。d m a 可以通过 s t a r t 位的设置( 设为0 0 ，0 l ，1 0 ) 而被中断，当要重新启动d m a 时，设置s t a r t = 1 1 就可以完成任何未完的传输。 ( 3 ) c 3 2 内部d m a 通道优先级的配置 由于d m a 两条通道的所有存取操作都是共用一条d m a 内部总 线，因此为其配置总线的优先级就很有必要。在d m a 控制器中，有 两种优先级策略。固定优先级：总让0 通道占最高优先级，l 通道处 于较低优先级；循环优先级：刚服务过的通道处于优先级队列底部。 西南交通大学硕士研究生学位论文第9 页 ( 复位后按默认模式) 。选择固定优先级方式，设置0 通道控制器优 先级模式位( 1 4 位) 为l ：选择循环优先，设置0 通道d m a 控制器 优先级模式位( 1 4 位) 为0 。 ( 4 ) c p u 与d m a 控制器仲裁 d m a 在本身的总线上传输数据，只有当d m a 控制器与c p u 存 在资源冲突时，才需要仲裁，仲裁不会引起延时。当不发生冲突时， c p u 与d m a 的存取并行进行。资源冲突时优先级如表2 3 所示分配， d m a 通道的d m ap r i 位( 通道控制寄存器的1 2 位和l 3 位) 定义 仲裁规则。 表2 3c 3 2d m a c p u 仲裁原则 d m ap r i ( b i t s13 - 1 2 )描述 0 0m a 存取优先级低于c p u 0 1 1 0 循环优先级模式 保留 在实时仿真系统中，通过p c i 总线将p c 机仿真运算的结果嬗嫂 s 5 9 3 3 的f i f o 通道进行数据传输。该f i f o 的r d e m p t y 低电平信 号可以申请外部总线( d s p ) 的d m a 处理，当获准总线仲裁后，就 可以实现由d m a 控制的数据传输。并在d s p 的控制下实现与外部 控制器接口部分的d a 转换输出。 2 3 外部存储器接口 c 3 2 具有灵活的外部存储器接口【6 1 ，外部程序存储器可以配置为 1 6 位和3 2 位，外部数据存储器可以配置为8 位，1 6 位，3 2 位。有 3 个独立的存储器端口选择：s t r b 0 = 8 0 8 0 6 4 h ，s t r b i = 8 0 8 0 6 8 h ， 币丽= 8 0 8 0 6 0 h 。 s t r b 0 和丐而可以对8 位、1 6 位、3 2 位的存储器进行8 位、 1 6 位、3 2 位数据的访问。这些访问方式的选择通过堡全望堕! 的4 个信号线：s t r b x - - b 3 a 1 、s t r b x - - b 2 a 2 、 s t r b x - - b i和 s t r b x - - b 0 完成。 这些信号当作字节允许引脚从外部存储器访问一个字节、半字、 或字。前i g i 4 信号也可以作为附加的地址引脚进行外部8 位、1 6 位 堕童奎堕查堂堡主竺窒竺兰垡笙室塑! ! 基 存储器的连续访问。c 3 2 通过相应通道控制寄存器的数据大小位段和 存储器宽度位段控制这些引脚的行为，方式如下： ( 1 ) 存储器位宽 对于8 位存储器：s t r b x b 3 a - l 、s t r b x - - b 2 a 一2 当作外部地 址引脚，s t r b x - - b 0 当作字节允许信号，s t r b x - - b 1 不用 对于1 6 位存储器：s t r b x - - b 3 a 一当作地址引脚，可亓浯面0 、 可f l 疆i = 蓟当作字节允许信号，如画瓦蕊不用； 对于3 2 位存储器：s t r b x - b 0 、蓟舔百孓b 1 、丽陌百两、蓟永丽3 都是字节允许信号。 ( 2 ) 数据位宽 对于8 位数据，物理地址= 逻辑地址右移2 位； 对于1 6 位数据，物理地址= 逻辑地址右移l 位： 对于3 2 位数据，物理地址= 逻辑地址。 瓦酒丽西只能从3 2 位存储器访问3 2 位数据。由于它只有个信 号引脚i o s t r b ，因此没有可丽、蓟瓦蓟灵活。死丽b 总线周期 与s t r b 0 、s t r b l 的总线周期不同，这种差异可以支持速度较慢的 i o 设备。 c 3 2 存储器接口并行总线有三个互斥的地址空间( 由三个分离的 控制信号区分) 。丽酉丽、丽丽支持对8 位、1 6 位、3 2 位存储器 的8 位、1 6 位、3 2 位数据访问，和对1 6 位、3 2 位程序存储器的1 6 位、3 2 位访问。可丽沿地址空间支持3 2 位数据，程序存储器的3 2 位访问。 2 3 1 访问程序存储器 c 3 2 支持从1 6 位，3 2 位外部存储器运行程序。p r g w 引脚配置 了外部程序存储器的位数。当引脚为高电平时，c 3 2 从1 6 位存储器 运行；当引脚为低电平时，从3 2 位存储器运行。对于1 6 位0 等待 状态存储器，c 3 2 需两个指令周期来取一个3 2 位指令：在第个周 期取低1 6 位，第二个周期取高1 6 位并与低1 6 位连接。对3 2 位存 储器的访问与c 3 0 、c 3 l 相同。c p u 的状态寄存器s t 中的p r g w 位 反映p r g w 引脚的状态。 西南交通大学硕士研究生学位论文第1 1 页 2 3 2 访问数据存储器 c 3 2 可以从存储器读取8 位、1 6 位、3 2 位数据量。因为c p u 是 3 2 位结构，器件内部把所有8 位、1 6 位、3 2 位数据量当作3 2 位处 理。所以，外部存储器接口处理8 位、1 6 位数据量到内部3 2 位数据 量的转换。外部存储接口也处理把3 2 位、1 6 位、8 位数据存储到3 2 位、1 6 位、8 位的存储器中。 2 4d s p 系统的配置方法 目前的应用中，d s p 处理器主要有以下4 种配置方法 ( 1 ) 同类( h o m o g e n o u s ) 控制系统 这时d s p 既完成通用的微处理器的控制及通信等工作，又用于 数字信号处理运算，这种系统可以是一个很小的嵌入式系统，也可 以很大，当一个d s p 不够用时，可以使用两个或多个d s p 。 ( 2 ) 异类( h e t e r o g e n e o u s ) 控制系统 这是一种主从式系统，主机为通用的实时计算机系统，用来处 理一般性控制任务，子系统为专用数字信号处理的d s p 。主机和子 处理机可以是以串行线相连的分布式系统，也可以是紧耦合多处理 器系统。 ( 3 )集成系统 这时，d s p 用在协处理模块( 电路板) 上，装在通用的微机或 工作站上。整个系统在通用的交互式环境下运行，d s p 被用在测试、 过程控制的监测、数据采集和医学图象处理等任务中。 ( 4 ) 多媒体系统 用于具有多媒体功能的个人计算机系统中，d s p 被用来作录音 的录放、实时图象处理、语音识别和合成以及传真和电话答应等。 在本次毕业设计中，我们主要采用了第3 种d s p 配髯方法，利 用t m s 3 2 0 c 3 2 作为高速数据传输卡上的局部c p u 控制d a 转换和 输出数据通道的切换以及与p c i 接口的通信。 西南交通大学硕士研究生学位论文第1 2 页 2 5d s p 的开发流程及工具简介 c c s 是一个完整的d s p 集成开发环境f 引，也是目前使用最为广 泛的d s p 开发软件之一。c 3 x 的c c s 中没有d s p b i o s 功能，所以 也将用于c 3 x 开发的集成环境称为c c ( c o d ec o m p o s e r ) ，以示区别。 2 5 1d s p 软件的开发流程 一个d s p 软件可以使用汇编或c 语言编写源程序，通过编译、 连接工具产生d s p 的可执行代码。在调试阶段，可以利用软仿真 ( s i m u l a t o r ) 在计算机上仿真运行，也可以利用硬件调试工具 ( x d s 5 1 0 ) 将代码下载到d s p 中，并通过计算机监控、调试运行该 程序。当调试完成后，可以将该程序代码固化到e p r o m 中，以便 d s p 目标系统脱离计算机单独运行。 图2 3t i 的t m s 3 2 0 系列d s p 软件开发流程图 图2 3 中虚线框内的部分是软件开发的最常用路径，其它部分是 可选的。由图可以看出t m $ 3 2 0 c 3 2 的编译器和连接器所建立的目标 文件采用一种称为c o f f 的通用目标文件格式，这种文件格式对于编 程者来说更易采用模块化编程。因为它鼓励开发人员在用汇编语言 或高级语言编程时采用基于代码段和数据段的概念而不是一条条的 西南交通大学硕士研究生学位论文第1 3 页 指令或一个个的数据，这使得程序更易读、更易移植。 在c o f f 目标文件中的最小单位称为段( s e c t i o n ) ，一个段是最 终在c 3 2 存储器映像中占连续空间的一块代码和数据。编译器和连 接器都提供指令来对段进行创建和操作，这是d s p 程序设计同单片 t 机的不同之处。一个目标文件中的每一个段是独立的并且不同于其 它段，通常c o f f 目标文件包含3 个缺省的段： t e x t 段一通常包含可执行代码； d a t a 段一一通常包含已初始化的数据： b s s 段一一通常为未初始化的数据保留空间。 此外，编译器和连接器允许编程者建立和连接自己命名的段 ( n a m e ds e c t i o n ) ，这些段与上述3 个缺省段类似。所有这些段可以 分成两大类：已初始化段和未初始化段。已初始化段包含程序代码 和数据，t e x t ，d a t a ，s e c t ，a s e c t 编译器指令所创建的段都属于 这一类；未初始化段是为未初始化的数据在存储器映像图中保留的 空间，类似于高级语畜中的变量，b s s 和u e s e e t 编译器指令仓口建的 段都属于这一类。当源代码通过编译后，各段的地址是浮动的，通 过连接器将各段重新定位至目标存储器中。由于大部分系统包含不 同类型的存储器( e p r o m 、r a m 等) ，采用段可以使用户更有效地 利用目标存储器。图2 4 给出了目标文件中的块与一个假定的目标存 储器的关系。 已初始化的程序存储目标存储 i外部 fd a t a l e p r o m l ii t e x t 未初始化的数据存储 l l l7 i q p - 一外部r a mi i e p r o m b s s 器 图2 - 4d s p 的存储器逻辑分块 通常一个d s p 程序由汇编程序和连接器命令文件构成通过汇 编工具将汇编程序转换成机器语言c o f f 目标文件，而后由链接器和 连接命令文件把目标文件组合成单个可执行的c o f f 目标模块。汇编 程序同c o f f 文件一样，采用分段编写，各段的物理地址是浮动的。 程序中可以包括指令、汇编语言伪指令、以及宏指令；连接器命令 西南交通大学硕士研究生学位论文第1 4 页 文件允许用户组合目标文件段，按照分配算法把段或符号约束在某 地址或在存储器范围内，并定义或重新定义全局符号，从而最终确 定源程序中的各段物理地址。 通过汇编、链接产生可执行的c o f f 目标文件后，便可以联机调 试，如果采用c 语言编写应用程序，汇编时必须使能符号调试选项， 这样便可以利用开发系统进行c 源代码调试。 西南交通大学硕士研究生学位论文第1 5 页 第3 章p c i 局部总线及其应用开发 伴随着计算机微处理器性能的迅速提高及多媒体技术的不断发 展，原有计算机外设总线( 如i s a ，e i s a 等) 已经无法适应发展需 要，一种新型的计算机总线一p c i 总线 2 2 , 2 3 】应运而生。 1 3 1p c i 总线简介 p c i 总线1 9 , l j 】是微机上的处理器存储器与外围控制器件、外围 接口卡之间的互联结构，它规定了连接协议、电气。、机械以及配置 空间规范。p c i 总线的主要特点是： ( i ) 传输率高：p c i 局部总线在3 3 m h z 的时钟频率下，对于3 2 位的数据通路可以达到1 3 2 m b s ；6 4 位的数据通路可达2 6 4 m b s 。对 于6 4 位的6 6 m h z 时钟频率的p c i 总线，数据传输率可达5 2 8 m b s ； ( 2 ) 线性突发传输：减少了地址的操作，更有效地利用总线的带 宽来传输数据，可以确保总线满载数据； ( 3 ) 采用独立于处理器的结构：不受制于系统所使用的微处理器 的种类，不同的总线之间可以通过相应的桥芯片来转换： ( 4 ) 总线主控及同步操作：总线主控是一般总线功能，可以让任 一具有处理效能的外设暂时接管总线，以加速执行高吞吐量、高优 先次序的任务。p c i 独特的同步操作功能可确保微机处理器与这些总 线主控同时操作，无须等待后者完成任务； ( 5 ) 自动配置功能：每个p c i 设备有2 5 6 字节的配置寄存器，可 以实现设备的即插即用； ( 6 ) 存取延误小：为兼容的外设提供快速的存取时间，存取延误 极小，大幅减少外设取得总线控制权所需时间； ( 7 ) 经济性：具有3 2 位或6 4 位地址数据多路复用的同步总线， 总线引脚数少，对于总线目标设备只有4 7 根信号线，对于主设备最 多只有4 9 根信号线，经济利用总线信号，降低成本。 堕塑奎塑查兰塑主塑窒竺兰焦迨窒篁! ! 蔓 3 2p c i 总线信号定义 p c i 总线信号与数据传输规范可划分为9 大类型，如图3 1 所示。 图3 1p c i 总线信号 图中方框表示挂在p c i 总线上的一个设备，框左边是任何p c i 设备都应具有的信号，框右边为可选信号( 依具体设备功能而定) 。 下面只对p c i 总线传送控制引脚信号组作出简单介绍： ( 1 ) f r a m e 撑是p c i 总线上主设备共用的一个信号； ( 2 ) i r d y # 由启动者( 总线主设备) 驱动，表示它已具有完成现行 数据项的能力； ( 3 ) t r d y # 由目标( 被主设备选中的设备) 驱动，表示目标已具有 完成现行数据项的能力； ( 4 ) d e v s e l # 由目标驱动，表示一个目标己对地址相里主设备发出 的地址进行了译码并认领了该事务，成为当前主设备的目标； ( 5 ) i d s e l 是p c i 设备的配置空阉片选信号： 西南交通大学硕士研究生学位论文第1 7 页 ( 6 ) s t o p # 由现行目标驱动，表示目标请求主设备停止现行事务。 3 3p c i 总线协议基础 p c i 总线上的数据传送是由各种总线信号具体实现的，除了中断 和复位信号外，其余信号都与总线时钟同步，都在时钟的上升沿采 样。 3 3 1 基本的传送控制 p c i 总线上的数据传送是基于猝发传送的机制，一个猝发传送由 一个地址相( 单地址周期时) 和一个或多个数据相组成。p c i 总线上 发生的所有p c i 数据传送由三个最基本的控制信号：f r a m e # ， i r d y # 和t r d y # 控制。 3 3 2p c i 地址空间及寻址 p c i 总线上支持三个独立的物理地址空间：存储器空间、i o 空 间和配置空间。对不同的地址空间进行访问时，最低两个地址位 a d 1 ：0 】的信息含义不同。 ( 1 ) 存储器空间访问 访问地址为d w o r d ( 双字) 地址，地址a d i ：0 】不参与目标内的 存储器地址译码，只表示存储器传送的猝发序。 在线性增量模式( a d 1 ：0 1 = 0 0 ) 中，地址相给出存储器首地址， 每个数据相后，存储器目标自动对地址线形增量，对3 2 位数据传送， 地址增加一个d w o r d ( 4 字节) ； 在高速缓存行环绕模式( a d 1 ：o 】= 1 0 ) 中，猝发传送的的首地 址可以是存储器一个高速缓存行上任意的一个d w o r d ( 对于3 2 位数 据传送) 或一个q w o r d ( 4 字) ( 对于6 4 位数据传送) ，先以增量序 猝发传送到行末，然后返回到同行的始端继续猝发传送此行的剩余 部分：a d 【l ：o 】为o l 和l l 码时，目标不执行猝发传送。 ( 2 ) i o 空间访问 西南交通大学硕士研究生学位论文第1 8 页 3 2 位的访问地址为字节地址，a d 1 ：o 碡 与目标内的i o 地址译 码，以便目标及时给出d e v s e l # 信号。a d 1 ：0 1 包含本次传送的最低 有效字节。 ( 3 ) 配置空间访问 地址a d 【l ：o 】应为0 l 或o o ，o o 表示要寻址的p c i 设备在本级 p c i 总线上；0 l 表示在下级某条p c i 总线上。 3 4p c i 总线的操作 总线操作围绕着各种总线事务开展。主要包括读事务、写事务 和事务终止3 个内容。 3 4 1 读事务 读事务以一个地址相开始，由一个地址相和若干个数据相组成。 图3 2 所示的时序图显示了p c i 总线读操作的过程。 图3 2 基本的读操作 对于p c i 总线上的地址数据线，f r a m e 弗，i r d y 群，t r d y 挣， d e v s e l # 等信号是由多个设备共用的，不同时刻受不同设备驱动 如果一个设备刚停止驱动某一个这样的信号，另一设备就开始驱动 该信号，则可能发生冲突。因此需要在一个设各停止驱动过渡到另 一设备驱动之间要有一个时钟的周转周期，在上图中用椭哑部分表 示，以此来避免2 个设备同时驱动一条信号线造成的竞争。 西南交通大学硕士研究生学位论文第1 9 页 3 4 2 写事务 与读事务类似，主设备以肯定一个f r a m e # 开始一个写事务， 在地址相和数据相中的总线操作也与读事务相似。与读事务不同的 是，在地址相后a d 相上不需要周转周期，因为写事务中a d 线上的 地址和数据都是由主设备驱动的。图3 3 所示时序图给出了p c i 总线 写操作的一个过程。 3 4 3 事务的终止 图3 3基本的写操作 当主设备启动一事务后，由主设备控制该事务过程并终