（电力系统及其自动化专业论文）基于pci总线的双机高速数据通信系统的研制.pdf

西南交通大学硕士研究生学位论文第1 v 页 a b s t r a c t i ns o m er e a i t i m es y s t e m sw h i c hh a v em a s so fc a c u l a t i o nt od oa n dn e e dt o s h o wt h ec a l c u l a t e dr e s u l t s ，t h et a s k so fc a l c u l a t i o na n dd i s p l a ya r es h a r e db yt w o p c si no r d e rt om e e tt h ed e m a n df o rc a l c u l a t i o ns p e e d t h r o u g hh i g h s p e e dd a t a t r a n s m i s s i o n ，t h ec a l c u l a t e dr e s u l t sa n dc o n t r o lc o m m a n da r et r a n s f e r r e db e t w e e n t h et w op c s t h es y s t e mm a d ea c c o r d i n gt ot h ea r c h i t e c t u r ei s n te x p e n s i v ea n d c a nb e e a s i l y r e a l i z e d 1 r i l e k e yq u e s t i o n i sh o wt or e a l i z e h i g h s p e e d d a t a i n t e r c o m m u n i c a t i o nb e t w e e nt h et w op c s t h e h i g h s p e e d d a t ac o m m u n i c a t i o nb a s e do np c ib u sb e t w e e nt h et w op c si s d i s c u s s e di nt w oa s p e c t s ( h a r d w a r ea n ds o f t w a r e ) i nt h ep a p e r f i r s t l y , p c ib u s s p e c i f i c a t i o ni si n t r o d u c e di nt h ep a p e r a p p r o a c ht oi m p l e m e n tp c ii n t e r f a c ei s d i s c u s s e d f i f od a t ac h a n n e lo fp c ii n t e r f a c ec h i p $ 5 9 3 3a n da p p r o a c ho f r e a l i z i n gp c ib u sm a s t e rd m at h r o u g ht h ef i f oi s i n t r o d u c e di nd e t a i l t h e r e a s o nf o rc h o o s i n g $ 5 9 3 3 sf i f ot ot r a n s f e rd a t aa th i g hs p e e di sc l a r i f i e d s e c o n d l y , t h ed e s i g np r o c e s so f h a r d w a r ei si n t r o d u c e d h a r d w a r eb l o c kd i a g r a m o ft h ep c h i g b s p e e dd a t ac o m m u n i c a t i o ns y s t e mi sg i v e n t w oc p l d s ( c o m p l e x p r o g r a m m a b l el o g i cd e v i c e ) a r ea d o p t e dt od e s i g nt h el o g i co fc o n t r o l l i n gd a t a t r a n s m i s s i o n t h e p r o c e s s o fd a t at r a n s m i s s i o na r ec o n t r o l l e d h y s e v e r a l f o u n d a t i o nm o d u l e s s c h e m a t i c so fa lf o u n d a t i o nm o d u l e sa n dv e r i l o gs o u r c e p r o g r a m a r eg i v e n f i n a l l y , n e d e s i g np r o c e s so f d e v i c ed r i v e ra n da p p l i c a t i o na r e i n t r o d u c e d n l em a i nc o d eo fd e v i c ed r i v e r ，d e v e l o p e du s i n gw i n d f i v e rt o o l k i t a n dw i t ht h ed l l e n c a p s u l a t i o n ，i sg i v e n b e s i d e s ，p r a c t i c a lm e a s u r e m e n ta r e m a d ef o rw h o l e d e s i g n ，a n d v a r i o u sf a c t o r s o f a f f e c t i n g p c ib u s st h e s p e e do f d a t a t r a n s m i s s i o na l ea n a l y z e di nd e t a i lo nt h eb a s eo f m e a s u r e m e n tr e s u l t d e s i g n o f l o g i c c o n t r o l c i r c u i t s ，d e v i c e d r i v e ra n d a p p l i c a t i o n o ft h e h i g h s p e e dd a t ac o m m u n i c a t i o ns y s t e mb a s e do np c ib u sa r ec o m p l e t e d w i t h $ 5 9 3 3b u sm a s t e r ( d m a ) ，b i d i r e c t i o n a la n dh i 曲- s p e e dd a t at r a n s m i s s i o na r e r e a l i z e d n l et e s tr e s u l t ss h o wt h a ta l ld e m a n d so f t h e d e s i g na r ea c h i e v e di ns p e e d o fd a t at r a n s m i s s i o na n d s y s t e m sf u n c t i o n k e yw o r d s ：d a t ac o m m u n i c a t i o n ：p c ib u s ：d m a ；f l f o ：c p l d 西南交通大学硕士研究生学位论文第 页 第一章绪论 l ，1 课题介绍及方案论证 对于具有大量计算任务的实时系统，有时需要多台微机互连并行工作， 才能满足计算速度的要求。目前，在我们承担的“交流传动实时仿真实验台” 课题中，为达到实时仿真目的，采用了两台p c 机作为仿真的硬件平台，其中 台计算交一直一交主电路模型，另一台显示计算结果并控制仿真过程，两p c 机之间需要交换大量数据。为满足仿真的实时性，并保证仿真结果有满意的 精度，仿真周期( 包括3 s o s 的模型计算时间及5 , u s 的两p c 机闯数据传输时 问) 应在4 0 1 - t s 以内，每个周期应传送约2 0 个双字。因此，两p c 机间的数据 传输速度应达到1 6 m b s 。 故此，需开发一套系统，以实现两p c 机间的高速数据通信。 目前，在双机效据通信系统中，一般常用的通信接口是r s 2 3 2 、u s b 等。 然而，r s - 2 3 2 最大传输速率仅为1 1 5 2 k b p s ，无法用于高速数据通信系统。 u s b 接e 3 也只能用于中低速的数据传输。网卡的数据传输速率虽然可高达 】0 0 0 m b p s ，但其数据传送方式是通过t c p i p 协议传输的，不适用于实时系统。 而p c i 总线通信速度可商达1 3 2 m b s ，并且在p c 机及工控领域，p c i 总线已 逐渐取代i s a 、e i s a 及v e s a 等总线，成为实际上局部总线新标准，即使有 的计算机仍旧配有i s a 等总线，也只是方便连接早期的8 位和1 6 位接口卡。 基于课题的要求及p c ! 总线的高性麓和先进性。我们选用p c ! 总线进彳于上 述高速数据通信系统的开发，整个系统的开发可分为硬件和软件两部分，系 统结构示意图如下： 图卜1 双机高速数据通信系统结构示意图 西南交通大学硕士研究生学位论文 第2 页 硬件部分包括两块高速p c i 通信卡，分别插在两个p c 机的p c i 总线插 槽中，用于实现p c i 总线接口功能和数据传输控制功能。p c i 接口芯片选用 a m c c 公司$ 5 9 3 3 芯片，通过外加f i f o ( f i r s t i nf i r s to u t ) 存储器加深$ 5 9 3 3 内部f i f o 深度，以匹配两p c 机间的数据处理速度。数据传输控制功能由一 块c p l d ( 复杂可编程逻辑器件) 实现。 软件部分包括设备驱动程序和用户测试台应用程序。基于w i n d o w s 2 0 0 0 操作系统下的p c 机操作平台，对i o 端口及内存的读写都必须通过设备驱动 程序，用户应用程序不能直接读写i o 端口和内存。用户测试台应用程序用 于调用设备驱动程序，启动数据传送，并测试数据传输情况，显示数据传输 结果。 1 2 论文设计任务 1 采用c p l d 设计高速数据通信系统的数据传输控制逻辑，在两台计算 机的p c i 接口芯片$ 5 9 3 3 间实现一条有缓冲的高速外部数据通路。 2 编写两块板卡的设备驱动程序，在w i n d o w s 2 0 0 0 操作平台下实现对板 卡的驱动。 3 比较采用不同传输方式( 查询、d m a 等) 传输数据时数据传输率的 变化，寻求满足课题要求传输率的方法，在两台p c 机间实现不小于1 6 m b s 的数据传输率。 4 编写一个用户测试界面程序，以测试驱动程序和硬件的运行情况。 1 3 目的及意义 本论文的目的在于研究p c i 总线在p c 机高速数据通信中的应用。 p c i 总线以其独立于处理器的独特设计及高性能、低成本、开放性等显著 优点，得到了众多计算机厂商的支持，目前己成为微型机算计事实上的总线标 准，并在嵌入式计算机和工业控制计算机方面具有广泛的应用前景。当今被 广泛应用于各种工业控制及通信领域，具有优越性能的c o m p a c t p c i ，p x i ， p c i x ，s m a l l p c i ，m i n i p c i 等p c i 系列总线，正是基于标准p c i 总线发展而 来的。目前，开发面向p c i 总线的芯片和各种板卡，己成为商业界竞争的热点 之一。由于在对p c i 总线的开发过程中涉及接口技术及对最新的主板技术、 芯片技术、总线协议、软件技术、不同操作系统驱动程序开发等广泛而深层 西南交通大学硕士研究生学位论文第3 页 次的知识领域的掌握和综合运用，敌具有较大的技术难度，且国内在这方面 的研究不足。技术水平也明显落后于国外。因此，开展p c i 总线方面的研究 对于紧躁世界先进的技术潮流，大力发展本国的信息技术产业均具有极其重 大的意义。 1 4 相关技术综述 在基于p c i 总线的双机高速数据通信系统的开发过程中，所涉及的主要 技术有微机总线技术、c p l d 及其在线可编程技术和设备驱动程序的开发技术。 1 ，4 ，1 微机总线技术 微机总线是计算机存储器、c p u 以及诸如磁盘驱动器、监视器卡、s c s i 驱动器、网卡之类的外设部件间进行信息传输的公共通道，微机总线的发展 主要经历了i s a 总线、m c a 总线、e i s a 总线、v e g av l 局部总线以及p c i 局部总线几个阶段。 在局部总线出现之前，计算机体系结构通常直接采用c p u 总线来连接 c p u 、存储器c a c h e 、主存子系统，形成三者之间静高速数据透路。雨外设和 c p u 总线之间的数据通路则采用另外一条被称之为扩展总线( 如i s a 等) 的 低速系统总线承担。第一条得到广泛应用的系统总线是i s a 总线。i s a 总线 的数据宽度为8 位或1 6 位，工作频率为8 m h z ，这是基于8 0 8 6 及8 0 2 8 6 低处 理能力c p u 的一条性能比较低的总线标准。随着具有3 2 位数据总线宽度的 高性能i n t e l8 0 3 8 6c p u 的面世，计算机c p u 数据处理能力得到极大提高，而 c p u 与外设交换数据的能力却由于i s a 总线的限制没有明显的改善。为了解 决这个问题。m m 公司及兼容机生产商分别推出了m c a 标准和基于与i s a 相兼容的e i g a 标准。 以上i s a 、e i s a 、m c a 均为系统总线，受到系统总线本身性能限制，妨 碍了微机系统性能的进一步提高。为此，视频电子标准委员会v e s a 制定了 v l ( v e ) 总线规范。v l 总线具有非常优越的性能。但为i n t e l4 8 6 芯片专用， 耍想直接支持5 8 6 芯片，需要增强的桥接电路，所以，它只是i n t e 4 8 6 微机 上的经济适用的高性能总线。 标准p c i 总线是p c i 系列总线的第一个规范，由p c i s i g 最初于1 9 9 3 年发 布v 1 0 版，随后进行了多次修订，目前的最新版是v 22 版。标准p c i 总线也由 最初的3 2 b i t 3 3 m h z 发展到目前的6 4 b i t 6 4 m h z 。与v l 总线相比，p c i 总线 秀南交送走擎磁士研究垒擘整论文蘩4 蓑 墨囊受磐靛搜稳缝、慕容性帮扩溪摸。在p c 撼及工控镶鹱，p c i 总线逐澎钱 替其他总线，成为目前应用娥广溅的微机总线。蛹外，对标准p c i 总线进行 扩淹嚣褥静p c i 系爨蕊线。懿c 瓣p a c t p c i ，p 礤，p c i - x ，s m a i i p c lm i r f p c t 等 总线，在某些方面具有优于标准p c i 总线的往能这些总线被广泛应用予工 接、毫萤簿领蠛。 1 4 2c p l d 及英鑫线霹壤程技术 7 0 年代发餍起采的可编稷逻辑器件( p l d ) ，发餍至今苦经有简荦霹臻 舔邂罄器释( s p l d ) 、复杂胃壤疆邂舞嚣佟( c p l d ) 耱臻繇霹鳊稳羹蓦辩 ( f p g a ) 筹备种器 垮。它们熬同的特点媳器件内的硬件邂辑可以借助计算帆 齄鼷浚诗的方法现琢编程，铁两夫丈的提嵩了疆箨设诗秘灵活往，端短了产 品开发的时闻。c p l d 普遍采用电攘除编程技术或先进螅f l a s h 技求，集成 酌门邀籍个数穗囊s p l d 酌死酉个门宅靖，发震辩上千个班主。 虿壤稷逻辑嚣传p l d 皂7 0 年投发鹎戥来，_ 轶髂丝鬻发展裂可擦滁墅；8 0 年豫发震到宅虿攘除垂：到了9 。年代，又发震成为在系统茸编程型。在系统 霹缭疆( 量s p ) 燕捂设诗人员农鑫基谈诗戆恕子系菠中或瞧臻投上为羹糗逻瓣 而对逻辑器件进行编稷戚反复编程的能力。采用i s p 技术设计数字系统，使 得避子系统的鼹蒋设诗变得露骧辞浚诗骤榉灵器掰叉爨予蓼魏。 具有在系统可编稳能力的c p l d 芯片静开发，使得器件的逻辑重构可在系 凌畿塑之繇；毒鬻囊p l d 毙蠊疆惹装配至系统中蕊过程援琵，在鼓零主霄了 很大的进步。 j 辱，3 设备驱动禚序的并发接术 秀了设诗霸谈熏诗葵撬骥蒋设豁，璃产一蔽簧透过p c 氯鹣较释慕访簿霸 控蕊8 硬穆设备，但w i n d o w s 操作系缝( 戗蜒w i a d o w s 9 5 9 8 、w i n d o w sn t 、 w i n d o w s2 0 0 0 ) 为了璨证系统麓安全性、稳定瞧和可移植往，对应髑程序壹 接谤阏磺 警资潦搬鞋黢制，躲w i n d o w s 9 x 兔诲盛怒程序囊接读舄端蹬羚，痿 蘑禚序对蕻他赘源的访问均稀通过设备驱动程序进行。 錾魏程序莲鼹袁营建系蔽资漾麓可掇嚣二避搿代鹃，与搽箨系壤涎毒戆 同静优先缀掰，不同静操作系统支持不同娄型豹驱动程序。目前，w i n d o w s 囊秘程廖主要鸯联硪蛀i 穗id e v i c ed 萎- v e r ) 帮w d m ( w i 盛2d r i v e 疆m o d e l ) 两种驱动炎型，v x d 驱动摆序瑚用于w i n d o w s 9 x 包括w 迹d o w s 9 5 、 w i n d o 镪9 8 、m 嬲a 韬氧搿) ；w d m 骚动程序嚣焉予w i n d o w s 9 8 和w 加d o w s n t 西南交通大学硕士研究生学位论文第5 页 ( 包括w i n d o w s n t 4 0 、w i n d o w s 2 0 0 0 ) 。w i n d o w s9 8 中有些设备( 如u s b 设 备) 的驱动程序必须为w d m 模式，w i n d o w s 2 0 0 0 不支持v x d 模式驱动程序。 目前，开发设备驱动程序采用的主要开发工具有微软的d d k ( d e v i c e d r i v e r k i t ) 、n u m e g a 公司的v t o o l s d 及k r ft e c h 公司的w i n d r i v e r 等软件包， 均可开发v x d 及w d m 驱动程序。d d k 包括有关设备开发的文档、编译需 要的头文件和库文件、调试工具和程序范例。在d d k 中还定义了一些设备驱 动程序可以调角的系统底层服务，象d m a 服务、中断服务、内存管理服务、 可安装文件系统服务等等。但使用d d k 必须熟悉操作系统结构，所有程序均 需用户自行编写，开发起来比较困难。而v t o o l s d 可根据用户的设置，自动 产生大部分驱动代码，使用和维护都较w i n d o w sd d k 容易。w i n d r i v e r 主要 支持p c i 、i s a 、e i s a 及u s b 等总线设备驱动程序的开发，借助独特的设计 使设计者能够按用户模式创建整个设备驱动程序。 不论采用哪一种开发工具开发设备驱动程序，除了必须学会开发工具的 使用外，还要求设计者必须详细了解硬件设备的特性，懂得计算机接口知识， 并掌握一门编程语言。某些开发工具还须设计者熟悉操作系统内核及管理。 与其他软件的开发相比，设备驱动程序开发涉及的知识面广，难度大，是一 门技术含量高的技术。随着操作系统的发展，作为操作系统一部分的设备驱 动程序也在不断变化，设备驱动程序开发技术成为不同操作系统下计算机硬 件板卡开发必不可少的一部分。 西赢交通大学硕士研究生学位论文第s 页 第二章p c i 总线简介 2 ，lp c i 总线特点 p c i 总线是一种局部总线，与把外设放在一条慢速、独立的扩展总线上 不同，p c i 总线提供了一条高速通路直接连接外部设备到c p u 和主存，显著 地改善了总线传输率和系统总体性能。p c i 总线作为一个高性能的外设接口， 非常适用于网络适配器、硬盘驱动器、动态视频卡、图形卡以及其它各类高 速外设的接口。图2 ，l 是目前一个典型的微机p c i 系统结构图【1 1 。 图2 - 1 p c i 系统结构 嚣南交通大掌蟥士研究斐攀位论文第7 簧 扶整中可以看爨，一个p c i 系统主要由处理器、存储单元、h o s t p c i 耩d e 桥) 、p c i - p c i 桥、p c i i s a 桥( 南稀) 、各种p c i 卡及罄 寸属电路组成。p c 总 线是鞋i s a j e i s a 等p c 帚低速总线鲍替代者抟身份出现懿，它之所以成为鬓部 总线的主流，是由其所具有的一些最著的特点决定的具体如下口f ： f ) 运行速度倏，可扩展蛙强 p c i 总线麒型的工作频率为3 3 m h z ，支持6 6 m h z 扩展。它的总线宽度为 3 2 位，并可隧扩展到6 4 位，当较多外设接蚕c p u 总线上磊经总线驱凌麓力 不足时，可采用多条p c i 总线，这些总线可以并发工作，每条总线上最大可 戳接4 令p c i 设备。 f 2 ) 兼容性好，稳定可靠 p c i 总线可与i s a 、e f s a 、v e s a 等惑线蓑容，由于p c i 魏范与c p u 投 时钟无关，也就是说，p c i 的捶卡是通用躲，霹援到任传一个有p c i 总线的 系统上虫( 一般对同一类型c p u 的系统而言) 。p c i 卡通用于所有的x 8 6 体系 结褥熬徽辊。不论是4 8 6 还是奔黪c p u ，也不譬主频是多少赫兹霹太大筒 化系统设计同时保证了p c j 设备的工作状态的稳定。 ( 3 ) 扶硬传上绦滚“秘援帮露”葫鼹赞实现 所谓“即插即用”，就是要求各聱中插卡撼入系统就自& 正传，蕊不必手动设鼹 开关或虢羧嚣有鸯勘配置功戆。p c i 总线为每个p c i 菇耩定义7 摺应兹趱 霹空间，旦p c i 卡撼入系统，系统b i o s 能根据从配置空阅读到的关于该 扩震卡瀚信怠，结合系统实际情况为插卡分配内存或i 0 遍敬、中断和莱麓 定时售恩，实现怠动醚置功鼹，蚨凝本上兔除了入工配萋。 ( 4 ) 麓范严格 p c i 总线对协议、辩蓐、受载、奄气性能襄枫摄性等攒捺都有严格筑螺 定，这藏是i s a 、v e s a 这类总线所不及的地方，从而保证了宦的可靠性和兼 容幢。 2 2 p c i 总线信号 p c i 总线信号由_ 盘处理器通过p c i 主桥发出戏由p c i 物理设备发出。p c i 物理设备是指巢成在蒙统扳上簿p c 器件或骰在p c l 插入卡土的器伴。菜一 p c i 设备有可能是p c i 总线主设备( 获得p c i 总线控制权并启动数据传输的 爱备) ，遗有可熊是p c i 总线熬拭浚备 被主设备选牵潋送行遂信韵设备) ， 遮取决予该设备本身具有的功能及设计者对功能的设置和使用。在y c i 总线 西南交通大学硕士研究生学位论文第8 页 传输中，p c i 设备根据各自担任的角色的不同，驱动不同的总线信号。实际上， 个设备不可能只是纯粹的总线主设备雨不作为目标设备，至少，必须作为 配置读和写的目标设备。 p c i 总线信号【3 】可划分为系统信号、地址和数据信号、接口控制信号、仲 裁信号、错误报告信号、中断信号、6 4 位扩展信号( 可选) 、c a c h e 支持信 号( 可选) 、边界扫描信号( 可选) 等几大类型。用i n 表示输入信号，o u t 表示输出信号，t s 表示双向三态信号，s t s 表示持续三态信号，拌表示低电 平有效。p c i 总线主要信号介绍如下： 1 系统信号 c l ki n ：p c i 系统总线时钟。该时钟信号用于所有p c i 设备同步，系 统中所有信号都以它为基准，该信号的频率也称为总线的工作频率。 r s t # i n ：系统复位信号。该信号用于复位总线上的接口逻辑，或设置 p c i 特性寄存器以及有关信号到指定的状态，在它的作用下，p c i 总线的所有 输出信号处于高阻状态。 2 地址和数据信号 a d 3 1 ：o t s ：地址数据多路复用信号。当f r a m e # 有效时，表示地 址节拍开始，该组信号上传递的是3 2 位物理地址。在数据节拍，该组信号上 传送数据信号。 c b e 【3 ：o 】拌t s ：总线命令字节使能信号。在地址节拍c b e 3 ：0 # 传送p c i 总线命令，在数据节拍传送字节允许信号。 3 接口控制信号 f r a m e # s t s ： 帧周期信号。由主设备驱动，表示一个总线周期的开 始和结束。当该信号有效，表示开始总线传输操作，a d 3 1 ：0 1 和c b e 3 ：0 上 传送的是有效地址和命令。在整个总线周期内，f r a m e 群一直保持有效。当 f r a m e # 变为高电平，表示进入最后一个数据节拍，本次总线操作结束。 i r d y 详s t s ：主设备准备好信号。由主设备驱动。它与t r d y # 同时 有效可完成数据传输。在写周期，i r d y # 表示a d 3 1 ：0 上数据有效：在读周 期，该信号表示主控设备已经准备好接收数据。 t r d y # s t s ： 从设备准备好信号。由从设备驱动。当该信号有效， 表示从设备准备好传送数据。在写周期，表示从设备准备好接收数据；在读 周期，表示a d 3 1 ：0 上数据有效。 d e v s e l # s t s ： 设备选择信号。由从设备驱动。 西南交通大学硕士研究生学位论文第9 页 i d s e l # i n ： 初始化设备选择信号。在配置读写操作阶段，用于芯片 的选择。 4 伸裁信号： r e q # t s ：总线占用请求信号。由希望成为总线主控设备的设备驱动。 它是一个点对点信号，并且每一个主控设备都有自己的r e q # 。想成为主控设 备的p c i 设备必须向主桥申请，得到主桥仲裁器的允许后，才能成为主设备。 g n t # t s ：总线占用允许信号。由h o s t ，桥仲裁器驱动。当该信号有 效时表示总线请求被响应。它也是一个点对点信号，并且每一个主控设备都 有自己的g n t # 。 2 3p c i 总线命令 p c i 总线命令是用来规定主从设备之间的传输类型的，只能由已获取p c i 总线拥有权的主桥或其他主设备发出，从设备是总线命令的执行老。总线命 令由总线信号c b e 3 ：0 # 传递，出现于地址期的c b e 3 ：0 # 线上。c b e 3 ：0 # 传递的总线命令如表2 1 所示。 表2 - 1p c i 总线命令 c b e 3 ：0 # 命令类型 c b e 3 ：0 # 命令类型 0 0 0 0 中断响应 l o o o 保留 0 0 0 1 特殊周期1 0 0 1保留 0 0 l o i 0 读1 0 1 0 配置读 0 0 1 li o 写l o l l 配置写 0 1 0 0 保留1 1 0 0存储器多行读 o i d i 保留1 1 0 i双地址周期 o l l o 存储器读 1 1 1 0 存储器行读 0 1 1 l 存储器写 1 1 1 1 存储器写并无效 2 4p c i 总线协议 p c i 总线的基本传输方式是突发传送【4 】。突发传送是一种包含一个地址节 拍，后面跟随两令或两个以上数据节拍的数据传输方式。突发传送示意图如 西南交通大学硕士研究生学位论文第1 0 页 图2 - 2 所示。 图2 2 突发数据传送举例 2 4 1p c i 总线传输控制 p c i 局部总线上的所有数据传输基本上都是由以下三条信号线控制的： f r a m 醚由主设备驱动，表示一个数据传输的开始和结束； i r d y 拌由主设备驱动，表明它已准备好传输数据； t r d y 撑一由目标设备驱动，表明它已准备好传输数据。 p c i 总线传输一般遵循如下管理规则： ( 1 ) r a m e # 和i 砌) y # 定义总线忙和总线空闲状态。当其中一个信号有 效，表示总线忙，当两个信号都无效时，总线进入空闲状态。 ( 2 )一旦f r a m e # 被置为无效，在同一传输周期不能被重新设置。 ( 3 )除非i r d y # 被设置为无效。一般情况下不能设星f r a m e # 无 效。 2 4 2p c i 的编址 p c i 总线定义了三个物理地址空间：内存地址空阆、g o 地址空阅和配置 地址空间。内存地址空间和i o 地址空间是通常都有的，都可进行3 2 位操作。 配置地址空间用于支持p c i 的硬件配置。 当一个传输在接口上启动时，每个潜在的目标都要将总线上的地址与自 身配置空间中的基地址相比较，以确定自己是否就是当前要进行的传输的目 标，如果是，它就要使d e v s e l # 有效以声明访问。 p c i 总线的编址是分布式的，每个设备都有自己的地址译码，从而省去了 中央译码逻辑。p c i 总线支持正向和负向两种风格的译码。 2 5p c i 总线传输 p c i 总线传输主要包括读传送、写传送和中止三种操作。p c i 总线基本读 西南交通大学硕士研究生学位论文第 t 页 时序和p c i 总线基本写时序分别如图2 3 和图2 - 4 所示。 当一个p c i 主设备需要占用p c i 总线传输数据对。首先发出其v , e q # 信号 请求占用总线。若总线仲裁器允许其占用总线时，发出相应的g n t # 信号。该 主设备接收允许信号后，要查询当前总线空闲状态，若当前总线空闲，则启动 总线传输。 ； 】2 ， 3 ，4 5 ； 6 ，7 似八队hn 队hn f r a m e # ；i i i 。1 t p 一 加川逦痧斗压鸯) 蟊， 这 j 卜 c b e 3 0 】+ 正受汇! 匦 d 题巫汇j 巫至二0 卜 r 如y * 丁八iimi；厂 ： ：_ _ j ：l 一 t k d y # f i f fi f 0 弋|i。i 丁一；r d e v e s l # ；il ； 。地址节拍。总线转换数据节拍l 数据节拍2鼓据节拍3 图2 - 3p c i 总线基本读时序 12 3 45 67 c l k i 八八i 八i 八i 八i 八i 八 j 一 ： f r a m e # ： ： ： ： ：l 卜十亍一 ： ： a d 3 1 ：o 】十 c 机送来的数据，对 数据进行显示，并以一定频率发送少量控制命令给i # p c 机。若仅通过两台 p c 机的$ 5 9 3 3f i f o 进行数据传送，由于$ 5 9 3 3f i f o 的深度有限，当2 # p c 机没有及时将s 5 9 3 3f i f o 中的数据取走时，$ 5 9 3 3f i f o 缓冲区将很快被 i # f c 机写满。# p c 枕新产生的数据不能继续被写入$ 5 9 3 3f f o 。从而影响 i # p c 机仿真计算的实时性。为避免这种情况，可采用在2 # p c 机中开辟大的 内存缓冲区对数据进行缓存，或在$ 5 9 3 3f i f o 外部级联一个f i f o 模块，加 深数据通道深度。基于实时性及数据通信速度两方面的综合考虑，本文采用 后一方法。$ 5 9 3 3f i f o 外部级联f i f o 模块由两块i d t 公司的i d t 7 2 2 3 5 l b p l 芯片并联组成。i d t 7 2 2 3 5 l b 芯片为2 0 4 8x1 8 位f i f o ，并联后形成3 2 位f i f o 模块。数据通道的加深，减少了两台p c 机因数据处理速度不同造成的相互影 响，有利于实时系统正常功能的实现。在外部级联f i f o 的帮助下，$ 5 9 3 3 可实现主控d m a 方式下的大数据量传送进一步提高数据传送速度， 为使数据能在通信卡上的各芯片间及通信卡间顺利进行传输，必须设计 相应的控制逻辑，对数据传输进行控制。在数据传输控制逻辑的设计上，两 块板卡各采用了一片c p l d ( 复杂可编程逻辑器件) 。c p l d 可有效节约控制 西南交通大学硕士研究生学位论文第2 8 页 电路占用檄卡的面积，与其相应的i s p 在线可编程) 技术允许用户“在系 统之中”编程或修改逻辑，而不必褥器件从电路敬上拆下，哥弘简化稻麓莰 系统和电路板的调试。c p l d 采用x j 棚i n x 公司的x c 9 5 7 2 t 8 】芯片，在x i m i n x 公司豹工巽软件支持下，可通过编翟泉实现数据传输控捌逻辑。 为区分两块通信卡上的各芯片且便于描述，将1 # 通信卡上的c p l d 、外 部缀联f i f o 模块及数嚣缓冲器分别蔺称为c p l d l 、f i f o i 、数据缓淬器a 及数据缓挣器d ，磷通傣卡上的c p l d 、外部级联f i f o 及数据缓冲器分别简 称为c p l d 2 、f i f 0 2 、数据缓冲器d 及数据缓冲嚣c 。高速数据通信系统的 硬乎譬结构摇图如躁4 一l 膨示。 萄p 1 高速数据通信系统硬件绪构框图 两块$ 5 9 3 3 芯片之简形成两个数据通道。 荔一个数据通道是：l 稠信卡$ 5 9 3 3 内龆r f 0 一外部级联f i f 0 1 数撂 缓冲器a - 2 # 通信卡数掭缓冲器b 一外部级联f i f 0 2 2 # 通信卡$ 5 9 3 3 内部 f t f o ，我稍称之为输出邋道。i # p c 擞逶过此通道勰2 # p c 机输出较大量数据 用于显示。 第二个数据通道是：麓适傣卡$ 5 9 3 3 内部f i f o 数握缓弹器e 一数据缓 冲嚣d l 撑通信卡$ 5 9 3 3 内部f i f o ，我们称之为输入通道。2 # p c 机通过此 西南交通大学硕士研究生学位论文第2 9 页 通道向i # p c 机输出少量数据用于控制。由于用于控制的数据量少，两个$ 5 9 3 3 的内部f i f o 已足够使用。故输入通道未加外部级联f i f 0 。 4 2 复杂可编程逻辑器件x c 9 5 7 2 x c 9 5 7 2c p l d 是x i n l i n x 公司采用创新的f a s t f l a s h 工艺制造的高性能 复杂可编程逻辑器件，它的最显著的特点是具有先进的在系统可编程( t s p ) 能力，且系统内编程擦除的次数可高达上万次。x c 9 5 7 2 的在系统可编程 ( i s p ) 能力使得设计人员能够在修改了数字逻辑软件后，直接在系统中编程 x c 9 5 7 2 芯片，减少了设计人员的工作量。 除具有在系统可编程( i s p ) 能力外。x c 9 5 7 2 还具有丰富的布线资源、 宽的功能块扇入、灵活的乘积顼分配及优越的引脚锁定能力。x c 9 5 7 2 优越的 引脚锁定能力可避免因无法锁定引脚造成的印制板重做，节省了开发成本。 x c 9 5 7 2 的芯片内有4 个相同的功能块( f o u n d a t i o nb l o c k ) ，各个功能块之 间以及与i o 模块之间由芯片内部的高速互连开关矩阵( f a s t c o n n e c t s w i t c hm a t r i x ) 连接，i o 模块用于缓冲信号的输入和输出。图4 2 为x i n l i n x 公司x c 9 5 7 2 芯片的功能结构图。 图4 - 2x c 9 5 7 2 芯片的功能结构图 西南交通大学硕士研究生学位论文第3 0 页 4 3 高速f i f 0i d t 7 2 2 3 5 l b f i f o 芯片i d t 7 2 2 3 5 l b 是高速度、低能耗的同步先入先出( f i r s ti n f i r s to u t ) 存储器，可作为数据缓冲器，应用于光盘控制器、局域网及处理器 通信等领域。 i d t 7 2 2 3 5 l b 的信号引脚及结构框图如图4 - 3 。i d t 7 2 2 3 5 l b 有1 8 位数据 输入端( d 0 - d 1 7 ) 和1 8 位数据输出端( q 0 - - qj 7 ) 。数据输入端由写时钟( w c l k ) 和写使能端( 可面) 控制。当可面雨有效时，数据在时钟的上升沿被写入同 步f i f o 。输出端由读时钟( r c l k ) 和读使能端( 面雨) 控制，当面雨有效时， 在读时钟的上升沿，数据从r a ma r r a y 装入输出寄存器( o u t p u tr e g i s t e r ) 。 图4 - 3 id t 7 2 2 3 5 信号引脚图 输出使能端石巨用于数据输出的三态控制，石画有效时，数据被读出到数据线 q o q 1 7 上。读时钟与写时钟可以同步，也可以异步。i d t 7 2 2 3 5 l b 有两个固 定的标志信号：空标志( 面? ) 和满标志西雨) ；空标志a 西) 与读时钟( r c l k ) 同步，满标志( f f ) 与写时钟( w c l k ) 同步。r s 为芯片复位信号输入端。 i d t 7 2 2 3 5 l b 内部结构图如图4 - 4 所示。 图4 5 为i d t 7 2 2 3 5 l b 的同步读写信号时序图。在对该芯片进行读写操作 时，相应的读写控制信号及时钟信号必须满足芯片规定的时序要求。 =孚两蕊孚丽 西南交通大学顼酝究生学位论文第3 7 页 图 4 td t 7 2 2 3 5 l b 内部结构图 7 、 _ 、_ 巫浆 d o “l x d i x d z d 3 0 毒；釜h 、锈 一b 正埘 - e q 、厂_ j八7r 、 兴 “1 h 么1 1 i i 汰 p 一“= h - l “ = p 严竺野卫卫 苄 一 一 圈4 - 5i d t 7 2 2 3 5 l b 周步读写对序墨 4 4c p l d 开发流程 c p l d 静开发需要褶应拜发软件鸯奇支待，对于x i l a x 公司的c p l d 产品， 可用x i l i n x 公司的f o u n d a t i o ns e r i e s 软件进行开发，开发的基本流程f ”如图4 - 6 所示。 c p l d 的开发过程包括以下几个步骤： ( 1 ) 设计输入阶段，根据用户的设计要求，用工具软件支持的设计输 碉 学 新 醒 西南交通大学硕士研究生学位论文第3 2 页 入方法建立设计。f o u n d a t i o ns e r i e s2 1 开发软件提供了三种设计输入方法： 原理图、硬件描述语言和状态机。设计输入完成后，可根据需要进行功能仿 真来验证设计的逻辑设讦的正确性。若正确，可进入下步骤，否则须修改 设计。 ( 2 ) 在设计实现阶段，实现工具对设计进行逻辑综合、分割、布局、 布线锋，并产生个配置位流文件。设计实现完成后，可用对序仿真来验证 c p l d 芯片能否满足设计的时序要求。若正确，可进入下一步骤，否则须修改 设计。 ( 3 )时序仿真通过后，就可以通过下载电缆对芯片进行编程。 ( 4 ) 通过调试工具对已编程芯片进行现场调试，看芯片工作是否符合 要求，若不符台要求，贝f j 需重新从设计输入开始，修改设计，并依次完成各 步骤，直至设计符合要求。 图4 6o p l d 开发流程图 4 5 数字电路的硬件描述语言设计方法 在上述c p l d 开发流程的设计输入阶段，可采用原理图、硬件描述语言 和状态机图表等输入方法进行数字电路的设计。数字电路的基本设计方法有 原理图、硬件描述语言( i a d i ，一h 雏d w a r c d e s c r i p t i o nl a n g u a g e ) 两种。 原理图是传统的自下至上( b o t t o mu p ) 的硬件电路设计方法。在采用原 理图设计硬件电路时，须先选逻辑器件再进行设计，设计文件是电路原理图。 硬件描述语言是一种用形式化的方法来描述数字电路和实际数字逻辑系 统的语言。目前使用较多的，被标准化的硬 牛描述语言有v h d l 语言和v e r i t o g 西南交通大学硕士研究生学位论文第3 3 页 h d l 语言两种。使用硬件描述语言进行电路设计是采用自上而下( t o pd o w n ) 的设计方法，即从系统的总体要求出发，通过行为级描述、r t l 级描述( 寄 存器传输级的h d l 描述) 及逻辑综合，逐步将系统设计内容细化，最后完成 系统的硬件设计。行为级描述实质上是对系统的逻辑模型迸行的描述。r t l 级描述把抽象的行为描述对应的描述转化为数据在寄存器之间流动和如何处 理这些数据的模型。逻辑综合是利用逻辑综合工具，将r t l 方式描述的程序 转换成用基本逻辑表示的文件( 门级网表) 。逻辑综合的目标就是将r t l 级 的h d l 代码映射到具体的工艺上加以实现。 在h d l 设计中，由于现有的e d a 工具只能对r t l 级描述的h d l 文件 进行自动逻辑综合【l o ，因此，已完成的行为级描述通常需要手工转换成寄存 器传输级( r t l ) 的h d l 描述，才能继续进行逻辑综合、f j 级仿真等后续工 作。基于这个