（电子科学与技术专业论文）ftc55+lp外部存储器接口的设计与实现.pdf

国防科学技术大学研究生院工学硕士学位论文 a b s t r a c t i nm o s te m b e d d e dd s p b a s i n ga p p l i c a t i o n s ，o n - c h i pm e m o r yi si n s u f f i c i e n t e s p e c i a l l yi nd i g i t a li m a g ep r o c e s s i n ga n da u d i op r o c e s s i n g ，h i g hs p e e da n dl a r g e c a p a c i t ym e m o r ys p a c ei sr e q u i r e dt o d e a lw i t hl a r g ed a t as t r e a m t h e r e f o r e ，d s p m e m o r ys p a c en e e d st o b ee x t e n d e db yc o n n e c t i n ge x t e r n a lm e m o r yd e v i c e s u n f o r t u n a t e l y ，t h e s em e m o r yc h i p sh a v ec o m p l e xi n t e r f a c e s ，w h i c hm a k et h e md i f f i c u l t t ou s e a c c o r d i n gt ot h er e q u i r e m e n to fe x t e n d i n gf t - c 5 5 l p sm e m o r ys p a c e ，a ne x t e r n a l m e m o r yi n t e r f a c ei sd e s i g n e di nt h i sp a p e r ，w h i c hp r o v i d e sag l u e l e s si n t e r f a c et ot h r e e t y p e so fm e m o r yd e v i c e s ：a s y n c h r o n o u sm e m o r y s b s r a m a n ds d r a m t h eo n - c h i p d e v i c e sa c c e s se m i fv i as y s t e mb u s e s ，a n de m i fs e n d st h er e q u e s tt oc o r r e s p o n d i n g m e m o r yc h i p sa c c o r d i n gt ot h ep r e s c r i b e dt i m i n g s o m ek e yt e c h n o l o g i e sa r eu s e di nt h i sd e s i g n ，s u c ha sa s y n c h r o n o u sf i f o s ，t h e f i x e dr e q u e s tp r i o r i t ya r b i t r a t i o nb a s e do nc i r c l i n gt o k e na n dt h eg r a d a t i o no fr e g i s t e r a d d r e s sd e c o d i n g t h ed e s i g ni sc o m p o s e do fb u si n t e r f a c e b u sa r b i t r a t i o na n dr a m c o n t r o l l e r b u si n t e r f a c em o d u l er e g u l a t e st h ep r o t o c o lo fe m i fa n ds e v e nd s ps y s t e m b u s e s b u sa r b i t r a t i o nm o d u l ed e f i n e st h ea r i t h m e t i co fb u sa r b i t r a t i o n r a mc o n t r o l l e r m o d u l ei m p l e m e n t s a s y n c h r o n o u sm e m o r yc o n t r o l l e r , s b s r a mc o n t r o l l e r a n d s d r a mc o n t r o l l e r i nt h ed e s i g n ，p r i n c i p l e so fh i g hs p e e da n dl o wp o w e ra r ed i s p l a y e d r e g i s t e rt r a n s f e rl e v e lv e r i f i c a t i o ni s c a r r i e do u t i nt h ev e r i f i c a t i o n ，b o t t o m - u p p o l i c yi sa d o p t e d o nt h eb a s eo fb u i l tp l a t f o r m ，i n d u s t r i a lm e m o r yv e r i l o gs o f tc o r e s a r ec o n n e c t e dw i t he m i f t h em o d u l e d e v i c ea n ds y s t e ml e v e lf u n c t i o nv e r i f i c a t i o na r e d o n e t h er e s u l ts h o w st h a tt h ed e s i g n e de m i fi sc o r r e c ti nf u n c t i o na n dh a sh i g h c o m p a t i b i l i t y ，m e e t i n gt h ed e s i g nr e q u i r e m e n t f i n a l l y ，b e c a u s et h ep o w e ro fm e m o r yo c c u p i e sag r e a t e ra n dg r e a t e rp o r t i o no f p o w e ri ne m b e d d e ds y s t e m s ，t h et e c h n i q u eo fp o w e rr e d u c t i o ni sp r o p o s e di nt h i sp a p e r w r i t e | r e a dm e r g i n ga n dm o n i t o r i n gb u su t i l i z a t i o nd y n a m i c a l l yt e c h n o l o g i e sa r eu s e d t h e o r e t i ca n a l y s i si sd o n eo nt h ep r o p o s e dm e t h o d k e yw o r d s ：d s p ，e m i f ，a s y n c h r o n o u sf i f o ，a s y n c h r o n o u sm e m o r y ， s b s r a m ，s d r a m ，r e a d w r i t em e r g e 第i i 页 国防科学技术大学研究生院工学硕士学位论文 表目录 表2 1 指令在存储器中的位置9 表2 2e m i f 的引脚信号1 2 表2 3e m i f 的寄存器1 2 表2 4 外部存储器接口对请求的服务1 3 表2 5 使用e m i f 下载代码1 3 表2 6 对3 2 位宽的存储器作1 6 位的访问1 8 表2 7 对3 2 位宽的存储器作8 位的访问1 8 表4 1 双1 6 位的数据访问和单3 2 位的数据访问比较3 2 表4 2 异步存储器和e m i f 的连接信号3 4 表4 3 异步存储器的时序参数3 4 表4 4 异步存储控制器中的计数器3 8 表4 5 异步存储器的状态3 9 表4 6 异步存储器的译码示例4 l 表4 7 同步存储器发出的控制信号4 3 表4 8s b s r a m 芯片的常用接口信号4 3 表4 9s b s r a m 控制信号的产生4 7 表4 1 0s d r a m 的接口信号4 8 表4 1 1s d r a m 控制命令4 9 表4 1 2f t c 5 5 l p 可以连接的s d r a m 类型5 2 表4 13e m i f 可配置的s d r a m 时序参数5 3 表4 1 4 命令选择模块发出的操作5 4 表4 1 5 计数器模块给出的控制信号5 6 表4 1 6s d r a m 状态机的辅助控制信号5 7 表4 1 7s d r a m 控制命令对应的p i n 脚状态5 9 表4 18s d r a m 时序参数的计算6 0 表5 1 数据总线读写测试的测试向量和预期结果6 7 表5 28 位异步存储器的测试向量和预期结果6 9 表5 31 6 位s d r a m 的测试向量和预期结果7 2 表5 4 主要模块的代码覆盖率分析7 3 表6 1m t 4 8 l c 2 m 3 2 8 2 5 的偏置电流7 5 表6 2 不同程序的总线利用率8 0 第1 v 页 国防科学技术大学研究生院工学硕十学位论文 图目录 图2 1f t c 5 5 l p 的外部存储器地址映射7 图2 2f t c 5 5 l p 的存储结构8 图2 3 长字在存储器中的存放l o 图2 4c p u 读写i o 空间的框图1 0 图2 5e m i f 的输入输出框图1 l 图2 6 大头模式下数据的存储16 图2 7 外部存储器接口的框图17 图2 8 外部存储器接口的框图1 9 图3 1 慢时钟域到快时钟域的转换2 1 图3 2 从快时钟频到慢时钟域的转换2 2 图3 3 异步输入脉冲满足建立和保持时间2 2 图3 4 异步输入脉冲不满足建立或保持时间2 3 图3 5 异步f i f o 的基本结构2 4 图3 6 格雷码和修改后的编码2 6 图3 7 修改后的编码的产生2 7 图3 8f i f o 中的同步器的实现2 8 图3 9 基于令牌轮转的优先级算法3 0 图4 1 异步存储器的读操作3 6 图4 2 使用a d r y 的e m i f 读异步存储器操作一3 7 图4 3 异步存储控制器的框图3 8 图4 4 异步存储控制器的读状态机4 0 图4 5 异步状态机的简化f s m 。4 1 图4 6 同步存储器的状态机4 2 图4 7e m i f 和s b s r a m 连接的例子4 4 图4 8e m i f 读s b s r a m 示例4 5 图4 9e m i f 写s b s r a m 4 5 图4 1 0s b s r a m 中的读写缓冲器4 6 图4 11s b s r a m 的限状态机4 7 图4 1 2s d r a m 模式寄存器的说明5 0 图4 13s d r a m 读操作时序图5 0 图4 1 4s d r a m 的写操作时序图5 l 图4 1 5s d r a m 控制器的结构5 4 第v 页 国防科学技术大学研究生院t 学硕十学位论文 图4 16 命令选择模块工作流程。5 5 图4 1 7s d r a m 控制器的简化状态机5 6 图4 1 8s d r a m 的读状态机5 8 图4 1 9s d r a m 控制器的总状态机5 8 图4 2 0f t c 5 5 l p 和s d i 认m 的连接6 0 图5 1 测试原理6 3 图5 2 测试模型6 4 图5 3 验证平台6 6 图5 4d m a 突发写s b s r a m 6 8 图5 5d m a 对8 b 的异步存储器写3 2 位的数据6 9 图5 6d m a 向8 b 的存储器写1 6 b 的数据7 0 图5 7d m a 突发读4 个3 2 b 的数据7 0 图5 8e 总线和f 总线对1 6 b 的s d r a m 写1 6 b 数据7 1 图6 1 开放的页策略和关闭的页策略的功耗比较7 5 图6 2 基于总线监测的读写归并系统7 6 图6 32 w a y 的i - c a c h e 7 7 图6 4 行加载流程7 8 图6 5 采用检测总线利用率的方法的功耗分析8 0 第v i 页 独创性声明 本人声明所呈交的学位论文是我本人在导师指导下进行的研究工作及取得的研 究成果尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已 经发表和撰写过的研究成果，也不包含为获得国防科学技术大学或其它教育机构的学 位或证书而使用过的材料与我一同工作的同志对本研究所做的任何贡献均已在论文 中作了明确的说明并表示谢意 学位论文题目：里! 蔓业处韭盔篮墨接望盟遮让量塞趣 学位论文作者签名_ 曼d ：耋叠 日期：2 驴口彦年2 月2 印 学位论文版权使用授权书 本人完全了解国防科学技术大学有关保留、使用学位论文的规定本人授权国 防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子文档，允 许论文被查阅和借阅：可以将学位论文的全部或部分内容编入有关数据库进行检索， 可以采用影印缩印或扫描等复制手段保存，汇编学位论文 ( 保密学位论文在解密后适用本授权书。) 学位论文题目：塑羔塑处壑壶篮墨接望的遮进生塞理 学位论文作者签名：一童： 宝叠 作者指导教师签名： 日期：2 口d 暑年f2 - b2 少日 日期：勿谚年，月衫日 国防科学技术大学研究生院工学硕士学位论文 第一章引言 数字信号处理技术的出现改变了信息与信号处理技术的整个面貌，在越来越 多的领域掀起了一场数字化革命，而数字信号处理器( d s p ，d i g i t a ls i g n a lp r o c e s s o r ) 作为数字信号处理的核心技术，其应用已经深入涉及到数字信号处理的各个领域， 成为电子系统的心脏。本文的研究对象是一款专门用于嵌入式系统的低功耗处理 釉t c 5 5 l pd s p ，设计了片上外部存储器接口部分。 1 1 1d s p 特点及发展趋势 1 1d s p 概述 在近几十年里，随着计算机和信息科学的迅速发展，数字信号处理技术取得 了飞速的发展，d s p 芯片已经被广泛应用于图像处理、音视频处理、控制、航空 航天、军事、消费和通信市场等诸多领域。随着d s p 芯片的速度和性价比不断提 高，以及功耗的显著降低和开发环境的日趋完备，d s p 芯片将渗透到更多的领域， 其应用也将更加广泛。 数字信号处理不同于普通的科学计算与分析，大多数d s p 算法，比如滤波、 卷积和快速傅立叶变换等都包含重复性的算术操作和乘加操作，另外，它强调运 算的实时性，标准微处理器的体系结构不适合这种运算。d s p 在标准微处理器的 基础上优化了硬件体系结构和指令集。d s p 除了具备普通微处理器所强调的高速 运算和控制能力外，在处理器的结构、指令系统、指令流程上做了很大的改进， 主要用到下列技术【l j1 2 j ： 采用哈佛结构 该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序 总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，从而 取指令操作、指令执行操作、数据吞吐可以并行完成，大大地提高了数据处理能 力和指令的执行速度，非常适合于实时的数字信号处理。 一些数字信号处理器( 例如摩托罗拉d s p 5 6 0 0 0 ) 使用严格的哈佛体系结构，但 是大部分d s p 使用改进的哈佛体系结构( 例如t i 公司的t m s 3 2 0 c 5 4 x 系列处理器) 。 在改进的哈佛体系结构中，例如t m s 3 2 0 c 5 4 x ，仍旧保留了分离的程序和数据空 间，但是允许这两个存储空间之间的通信。 采用流水线技术 数字信号处理算法通常是重复性但高度结构化的，非常适合多级流水线操作。 每条指令可通过分解成取指、译码、取操作数和执行等多个步骤，每个步骤看作 第1 页 国防科学技术大学研究生院工学硕+ 学位论文 流水线的一个阶段，通过重叠指令，实现多条指令的并行执行，显著的降低了指 令的平均执行时间。 o 配有专用的硬件乘法一累加器 数字信号处理中牵涉到大量的乘法一累加操作，如在矩阵运算、f i r 和i i r 滤 波、f f t 变换等专用信号的处理中。为了信号处理的需要，当前的d s p 芯片都配 有专用的硬件乘法一累加器，可在一个周期内完成一次乘法和一次累加。 具有特殊的d s p 指令 数字信号处理器提供了针对信号处理的特殊指令。这些特殊指令的好处体现 在两个方面：使代码更加紧凑从而占据更少的存储空间；使d s p 算法的执行速度 增加。d s p 提供的特殊指令包括支持d s p 基本操作的指令、减小指令循环开销的 指令和面向应用的指令。 复制 在d s p 中，通常复制使用两个或更多的基本功能单元，例如使用一个以上的 a l u 、乘法器或存储器单元，安排这些单元同时工作。 片内集成丰富的外设 新一代的d s p 芯片具有较强的接口功能，除了具有串行口、定时器、主机接 口、d m a 控制器、软件可编程等待状态发生器等片内外设外，还配有p l l 、指令 c a c h e 、片内存储器、测试接口等单元电路，可以方便地构成一个嵌入式自封闭控 制的处理系统。 提供j t a g ( j o i n tt e s ta c t i o ng r o u p ) 接口，大部分d s p 芯片都在片上集成了 j t a g 标准测试接口，便于对d s p 进行片上在线仿真。 随着微电子技术的不断进步，d s p 芯片得到了突飞猛进的发展，从运算速度 来看，乘法累加器( m a c ) 运算时间从8 0 年代初的4 0 0 n s 降低到1 0 n s 以下，处理 能力提升了几十倍。内部的r a m 容量也增加了一个数量级以上。制造工艺也从最 初的4 u mn m o s 到现今的6 5 n mc m o s 工艺，功耗也有了很大的下降。同时价格 也降低了将近几十倍。d s p 不断发展以满足人们日益提高的需求，d s p 芯片除了 具备在前面介绍的特点外，发展呈现出以下趋势【3 】 4 1 ： 向系统级集成方向发展，在同一个芯片上集成多个d s p 内核。 向可编程方向发展，使厂商可在同一个平台上开发出各种不同型号的系列产 品，以满足不同用户的需求。 追求更高的运算速度，目前主流d s p 运算速度为2 0 0 m i p s 左右，t i 的 t m 3 2 0 c 6 x 芯片其处理速度已高达2 0 0 0 m i p s 。 支持多处理器结构，可以实现完成巨大运算量的多处理器系统，即将算法划分 给多个处理器，借助高速的通信接口来实现计算任务并行处理的多处理器阵 第2 页 国防科学技术大学研究生院工学硕士学位论文 列。 向低功耗方向发展，以适用于便携式数字终端设备，t i 的t m s 3 2 0 c 5 5 x 系列 的内核功耗仅仅为0 0 5 m w m i p s t 引。 采用扩展的并行技术一单指令多数据( s i m d ，s i n g l ei n s t r u c t i o nm u l t i p l ed a t a ) 、 超常指令字( v l i w ，v e r yl a r g ei n s t r u c t i o nw o r d ) $ t l 静态超标量处理器( s u p e r s c a l a r p r o c e s s i n g ) ，d s p 处理器体系结构设计的趋势是增加每个周期执行的指令数和 每条指令执行的操作数。 1 1 2d s p 存储体系的特点 在大多数情况下，d s p 芯片的操作很快以至于慢速的廉价存储器跟不上。通 用的实际做法是，加入等待状态使处理器速度降低。在一些处理器中，等待状态 是软件可编程的，如t m s 3 2 0 c 5 4 x 系列芯片，但在另外一些处理器中，需要一些 外部硬件来降低处理器速度。所以说，存储器的性能对d s p 至关重要，d s p 芯片 在设计中采用了多种技术来提高访存速度和存储器的带宽： 采用哈佛结构 该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序 总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，取指 令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令 的执行速度。 片内集成存储器 很多d s p 在片内集成了快速的r a m 和r o m 。低速外部存储器用来保存程序 代码，在初始化时，将代码加载到片内存储器以快速执行。一些芯片还提供了片 上程序高速缓存，可以用来保存经常重复使用的程序段。在高速缓存中执行代码 避免了进一步的存储器存取时间，加速了程序的执行速度。 片内存储体分块，采用多总线结构 将片内的存储器分为多个块，每个块都有自己的总线，可以分别同时被访问。 例如，t m s 3 2 0 v c 5 5 1 0 芯片，片内有一个单访问s a r a m 和双访问d a r a m ，可 以同时进行三个访存请求，大大提高了存储器的带宽。一些d s p 也通过增加数据 总线的宽度来增加带宽，例如t m s 3 2 0 c 6 2 0 1 的程序总线的宽度是2 5 6 位，所以1 个周期可以传送8 条3 2 位的指令。 片上集成外部存储器接口 由于在片内集成存储器的成本较高，因此片内集成的存储器的容量往往是有 限的，在大多数基于d s p 的嵌入式应用中，d s p 芯片有限的片内存储器容量不能 满足要求，因此部分d s p 在片内集成了外部存储器接( e x t e r n a lm e m o 巧i n t e r f a c e ， 第3 页 国防科学技术大学研究生院工学硕士学位论文 下称e m i f ) ，使d s p 可以和多种存储器芯片进行无缝连接，从而可以通过外接存 储器芯片来扩展存储容量。 设置专门的地址计算部件 这些地址计算部件与其它运算单元并行运行，从而避免了由于地址计算而引 起的运算单元执行的中止。 支持特殊的寻址模式。 d s p 提供丰富的寻址方式。d s p 算法的一些存储访问是可以预测的，通过支 持特殊的寻址模式，有效的提高存储器访问的性能。 1 1 3d s p 和外部存储器的连接 当前，d s p 的常用配套存储器芯片有r o m 、f i f o 、s r a m 、f l a s h 、s b s r a m 和s d r a m 等。d s p 和外部存储器的连接方式主要有两种： 1 通过外部总线接口 这种方式只提供外部总线和几个选通信号，由用户自行设计和外部存储器的 接口。例如t m s 3 2 0 c 5 4 1 0d s p ，外部总线具有很强的系统接口能力，可与外部存 储器芯片相连，能对6 4 k 字的数据存储空间和6 4 k 字的程序存储空间进行寻址。 独立的空间选择信号d s 和朋允许进行物理上分开的空间的选择。接口的外部数 据输入就绪信号( r e a d y ) 与片内软件可编程等待状态发生器一起，可以使d s p 与 各种不同速度的存储器芯片互连。 采用外部总线接口方式的优点是，外部总线接口的设计比较简单，能和大部 分的存储器芯片连接，而且占用的p a d 引脚少，通过一套外部总线接口就可以访 问数据空间、程序空间和i 0 空间；不足之处是，外部总线接口不能和存储器芯片 直接相连，需要用户设计中转接口，另外，外部总线接口不能充分的利用存储器 芯片，降低了访问速度。 2 片上集成和外部存储器的专用接口 这种方式是在片上集成和外部存储器芯片的无缝接口e m i f ，d s p 的片内设备 通过e m i f 访问存储器芯片。例如t m s 3 2 0 c 6 7 0 1d s p ，片上集成了e m i f ，可以 同时无缝连接3 种类型的存储器：异步存储器( 包括s r a m 、r o m 和f i f 0 ) ， s b s r a m 和s d r a m 。 采用e m i f 方式的优点是，可以使d s p 与部分存储器芯片进行无缝连接，大 大方便了使用者，而且可以充分的利用存储器，相对外部总线接口来说提高了速 度；不足之处是，设计复杂，占用的p a d 引脚多，而且存储器芯片类型众多，存 储技术发展日新月异，只能够支持部分的存储器芯片。 f t c 5 5 l p 需要连接的存储器芯片类型相对固定，有异步存储器、s b s r a m 和 第4 页 国防科学技术大学研究生院t 学硕士学位论文 s d r a m ，在f t c 5 5 l p 的大多数应用中，需要外接存储器芯片，为了方便用户， 本文采用片上集成外部存储器接口的方式。 1 2 课题研究背景 随着计算机和信息技术的飞速发展，数字信号处理器得到广泛的应用，已经 渗透到通信、生活、经济和军事的各个领域当中。目前，我国的d s p 产品主要来 自国外。 我国近年来非常重视在d s p 领域的投入，不断研制出各种d s p 芯片，但多数 是采用反向设计的技术路线，研制效率低、可继承性差，而且随着工艺尺寸的不 断缩小，反向设计越来越行不通，采取自主正向的技术路线，研发d s p 产品已经 成为一条必由之路。在这样的大背景下，国防科技大学计算机学院微电子所经过 长期的努力，突破多项技术难关，开始了一款高性能、低功耗的嵌入式数字信号 处理器f t c 5 5 l p 的研制。这款芯片的开发，无论在高性能微处理器的体系结构， 还是低功耗设计方法和深亚微米设计方法学等相关领域，都将是一次非常有意义 的探索。本课题是该项目的一个子课题一外部存储器接口的设计。 在大多数基于d s p 的嵌入式应用中，d s p 芯片有限的片内存储器容量往往使 得设计人员感到捉襟见肘。特别在数字图像处理、语音处理等应用场合，需要有 高速大容量存储空间的强力支持，来满足系统对大量数据吞吐的要求。因此，需 要外接存储器来扩展d s p 的存储空间。不过，这些芯片的接口复杂，不能和d s p 实现无缝连接，给使用造成很大的不便。另外，为了加快程序的执行速度，在d s p 加电的时候，通常将要执行的程序从片外存储器加载到片内执行。 本文根据f t c 5 5 l p 扩展存储空间和加载程序的需求，设计了片上外部存储器 接口e m i f ，可以无缝连接r o m 、f l a s h 、s b s r a m 、s d r a m 等多种存储器，也 可以在d s p 加电时将片外的程序引导加载到片内，大大方便了使用者。 1 3 本文完成的主要工作 在整个毕业设计中，本人先后承担锁相环电路的设计和外部存储器接口部件 的设计。本文的内容是基于外部存储器接口的设计，主要工作包括以下几个方面： 1 研究了f t c 5 5 l pd s p 的存储体系结构和存储空间的特点，并据此给出了其 外部存储器接口的总体实现方案。 2 完成了f t c 5 5 l p 外部存储器接口的r t l 级设计。该接口支持r o m 、f l a s h 、 s b s r a m 、s d r a m 等多种存储器，可以使f t c 5 5 l p 芯片实现和这些存储器芯片 的无缝连接。异步存储器接口可以在系统加电后，将片外的程序加载到片内的r a m 第5 页 国防科学技术大学研究生院工学硕士学位论文 中；s b s r a m 接口可以支持d m a 突发，连续读写4 个3 2 b i t 的数据；s d r a m 接 口支持多种规格的s d r a m 芯片，可以通过s d r a m 接口构建高速度大容量片外 存储空间，来满足在嵌入式系统应用中对大量存储空间的要求。 3 对外部存储器接口设计中采用的关键技术作了详细的分析。本文采用了异步 f i f o 、基于令牌轮转的优先级仲裁、寄存器地址的分级译码等关键技术。对于设 计的异步存储控制器、s b s r a m 控制器、s d r a m 控制器，给出了清晰的设计方 法。在设计的过程当中，除了实现基本的功能外，还尽量满足低功耗和高速度的 要求，在部件级给出了一些降低存储系统功耗的方法，尽可能减少请求在e m i f 中缓存的时间，提高处理速度。 4 对外部存储器接口的验证技术进行探讨，完成了对所设计的外部存储器接 口的r t l 级验证。结果表明，设计的接口在时序上兼容工业标准的存储器芯片， 使d s p 可以和存储器芯片实现无缝连接，达到设计需求。 5 研究了降低外部存储系统的功耗的方法。对采用s d r a m 的外部存储系统， 提出了基于总线监测的读写归并方案。对程序总线采用块读的思想；对数据总线， 加入写后缓冲区，将对s d r a m 同一行的读写请求归并后执行。同时动态监测e m i f 总线的利用率，当总线利用率较低时，采用封闭的页策略，当总线利用率很低时， 将s d r a m 进入休眠模式。分析表明，提出的方案能够降低外部s d r a m 存储系 统的功耗。 1 4 本文的结构 本文共分为六个部分，各部分的内容如下： 第一章，引言，介绍d s p 存储结构的特点、课题背景和本文完成的主要工作。 第二章，介绍了f t c 5 5 l pd s p 的存储体系结构和外部存储器接口的功能，分 析了接口与d s p 片内设备、存储器芯片的通信协议，设计了外部存储器接口的总 体结构。 第三章，重点阐述了外部存储器接口设计中采用的关键技术，这些技术贯穿 整个设计过程，正是这些技术才使得设计顺利高效的完成。 第四章，详细介绍了外部存储器接口的各个功能块的设计，包括总线接口、 异步存储控制器、同步存储控制器、s b s r a m 控制器和s d r a m 控制器。 第五章，首先讨论了验证的一般方法，然后提出了对外部存储器接口功能进 行验证的方案，最后对设计的外部存储器接口进行了功能验证，并给出模拟结果。 第六章，对e m i f 的访存进行了功耗优化设计。针对采用s d r a m 存储系统 的特点，设计了基于总线监测的读写归并方案，并进行了性能分析。 第6 页 国防科学技术大学研究生院工学硕士学位论文 第二章外部存储器接口系统架构 本文首先分析了f t c 5 5 l p 的存储结构、存储空间的特点，然后在这个基础上 定义外部存储器接口的功能以及外部存储器接口和d s p 、存储器的交互协议。 2 1f t - c 5 5 l p 的存储结构 f t c 5 5 l p 的目标市场是消费和通信领域，典型应用是语音与图像处理。 f t c 5 5 l p 的片内外存储空间共有1 6 m ，均可作为程序和数据空间来访问。片内存 储器有3 2 0 k b 的r a m 和3 2 k 的r o m ，其它为外部存储空间，如图2 1 所示【5 1 。 主数据页有懈字节地址 0 页的前3 2 i ( 字双访问黜6 4 硒0 00 0 0 0 0 0f f f f 0 页的后3 2 i ( 字 1 页单访阿s a r a l l , 2 5 6 k b 0 10 0 0 0 0 4f f f f 2 页的前3 2 i ( 字 2 页的后3 2 i ( 字 33 1 c e 0 空间，( 4 - - 3 2 0 i ( ) 1 3 0 50 0 0 0 一孤f f f f 3 2 6 3c e l 空间，4 00 0 0 0 7 ff f f f 6 4 9 5c e 2 空间，舶8 00 0 0 0 耶f f f f 9 6 1 2 7由班骶决定c 00 0 0 0 f ff f f f 9 6 1 2 6 页lc e 3 空间ilc o0 0 0 0 一f f7 f f f 1 2 7 页的前l ( 4 m - 3 2 k ) b lc f 3 空间l 4 8 k 字ii4 m bi 1 2 7 页的后lr o m 1 6 k 字l3 2 k b f f8 0 0 0 - f ff f f f 图2 1f t - c 5 5 l p 的外部存储器地址映射 片上r a m 由片上双访问r a m ( d a r a m ，d o u b l ea c c e s sr a m ) 和片上单访问 r a m ( s a r a m ，s i n g l ea c c e s sr a m ) 组成，内部程序总线、数据总线和d m a 总线 都能访问片上r a m 。d a r a m 对应的字节地址范围是0 00 0 0 0 fh 0 0f f f fh ，由8 块大小均为8 k b 的块组成。每个d a r a m 块在一个周期里能执行两次访问( 两次 读或两次写、一次读和一次写1 。s a r a m 对应的字节地址范围是0 10 0 0 0 h - 0 4 f f f f h ，由3 2 块大小为8 k b 的空间组成。每个s a r a m 块在一个周期能执行一次 访问( 一次读或一次写) 。当微处理器微处理机模式位m p n m c ( f t c 5 5 l p 状态 第7 页 国防科学技术大学研究生院t 学硕七学位论文 寄存器的一位，下称m p n m c ) 为0 时，r o m 被映射到存储器的f f8 0 0 0 h 到f f f f f f h 处，当m p n m c = i 时，r o m 无效。r o m 中的主要内容是引导加载表 b o o t l o a d e r 和j 下弦查找表。程序总线、数据总线和d m a 可以访问片内r o m ，访问 1 6 b 的字第一次需要3 个周期，以后只需要两个周期。 在某些应用中，这样的片内存储容量是满足不了要求的。在系统的设计中， 通过以下途径来弥补片内存储空间的不足，在片上集成了外部存储器接口e m i f ， 使f t c 5 5 l p 可以和r o m 、f l a s h 、s b s r a m 、s d r a m 等芯片进行无缝连接，从 而可以通过外接存储器来扩展存储容量，构建大容量的存储空间；采用多总线结 构，f t c 5 5 l p 有五条数据总线和一条程序总线，可以使c p u 同时执行多个存储 器访问，从而提高访存的效率。 f t c 5 5 l p 的存储器结构如图2 2 所示，由内部接口和外部接口构成，两个接 口均挂在片内c p u 总线和片内d m a 总线上。f t c 5 5 l p 的数据总线是1 6 位，有 三条读数据总线b b 、c b 、d b ，两条写数据总线e b 、f b ，其中b b 总线只能用来 访问片内存储器；f t c 5 5 l p 的程序总线p b 是3 2 位，p b 可以从内部存储器或外 部存储器取指令。 图2 2f t c 5 5 l p 的存储结构 2 2f t - c 5 5 l p 的存储空间 f t c 5 5 l p 统一了对数据、程序空间的访问，其存储空问有以下特点： 存储空间片内外共1 6 m b ，分1 2 8 个主数据页，每页1 2 8 k b 。 程序和数据空间统一编址。1 6 m 的寻址范围均可作为程序或数据空间来访问。 第8 页 国防科学技术大学研究生院工学硕士学位论文 最前面的9 6 个字地址0 0 0 0 h - 0 0 5 f h 保留给9 6 个存储器映射寄存器。只有c p u 寄存器映射到存储器空间，外设寄存器映射到i o 空间。 内部和外部存储器统一编址。 i o 空间指向所有的片内外设寄存器，和数据、程序空间完全分开，i o 空间只 能用来访问片内外设中的寄存器。 1 程序空间 c p u 使用字节地址来访问程序空间。c p u 的程序流单元( 下称p 部件) 生成2 4 位的程序地址p a b ，向e m i f 提出访存请求，e m i f 每次将4 个字节的指令通过p 总线送给指令缓冲单元( 下称i 部件) 。将指令存放到程序空间时无特别要求，但是 提取指令时必须要寻对齐偶地址的3 2 b 边界，也就是说，地址的最低两位总是为0 ， 提取地址的十六进制表示里，最低位总是o h 、4 h 、8 h 、c h ，e m i f 总是返回i 部件对齐偶地址的3 2 位边界的4 个字节的代码块。 如表2 1 所示，a 是2 4 位指令，b 是1 6 位指令，c 是2 4 位指令，d 是8 位 指令，e 是2 4 位指令，每条指令的字节地址为它的起始字节的地址，如指令a 的 字节地址为0 00 1 0 1 h 。 表2 1 指令在存储器中的位置 b y t e 地址 b y t e 0 b y t e l b y t e 2b y t e 3 0 00 1 0 0 h o o0 1 0 3 h a ( 2 3 - 16 )a ( 1 5 - 8 )a ( 7 - 0 ) 0 00 1 0 4 h - 0 00 1 0 7 h b ( 1 5 - 8 ) b ( 7 o )c ( 3 1 - 2 4 )c ( 2 3 - 1 6 ) 0 00 1 0 8 h - 0 00 1 0 b h c ( 1 5 8 )c ( 7 0 )d ( 7 o )e ( 2 3 - 16 ) 0 0o l o c h o o0 1 0 f h e ( 1 5 8 )e ( 7 - 0 ) 现在假设i 部件要提取c 指令，c 指令的字节地址是0 00 1 0 6 h ，但e m i f 提取 的是从0 00 1 0 4 h 开始的4 个字节的代码包，即提取的指令是b 指令和c 指令的高 1 6 位，i 部件自行分离出c 指令，并向e m i f 发出下一个请求，继续提取c 指令 的后半部分。 2 数据空间 f t c 5 5 l p 中的数据类型有长字( 1 0 n gw o r d ) 、字( w o r d ) 和字节( b y t e ) - - 种。长字 是由两个字组成的3 2 位数据，字是1 6 位数据，字节是8 位数据。对数据空间的 访问使用字地址，每个1 6 位的字分配一个2 3 位的字地址。2 3 位的数据地址由地 址部