数字电路与逻辑设计第四版14章答案.doc_第1页
数字电路与逻辑设计第四版14章答案.doc_第2页
数字电路与逻辑设计第四版14章答案.doc_第3页
数字电路与逻辑设计第四版14章答案.doc_第4页
数字电路与逻辑设计第四版14章答案.doc_第5页
已阅读5页,还剩40页未读 继续免费阅读

付费下载

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第一章1.4(1)10101=1*104+1*102+1*100(2)0.10101=1*10-1+1*10-3+1*10-5(3)1010.101=1*103+1*101+1*10-1+1*10-31.5(1)16310=101000112(2)0.52510=0.1000012(3)41.4110=101001.0110100011121.61238=1*82+2*8+310=83101.76n(0.3)3nlog63log3-1ntPHL tpd=(tPLH+tPHL)/2平均功耗小,速度快不能并联OC门方便线与逻辑,可并联,主要应用(1)实现与或非逻辑(2)电平转换(3)实现数据采集三态与非门(TSL)具有一个使能状态CMOS与非门抗干扰容限低,负载高,速度接近TTL,可并联2.3将与门、与非门的闲置端接1电平,而将或门、或非门闲置端接接0电平。2.4滑片向上滑时,下端电平渐高,会使下端电平为高电平,这样V上,V下均为1,这样V上V下=0;滑片向下滑时,下端电平渐低,会使下端电平为低电平,这样V上=1,V下=0,V上V下=1。2.5?2.62.7a. AC+Bb. ABc. AB2.81.E=0且K断开时Vv=0vE=0且K闭合时,如G2右为高,Vv=0v;如G2右为低,Vv为高;2.E=1时,且K断开Vv=0.3vE=1时,且K闭合;如G2右为高,Vv为低E=1时,且K闭合;如G2右为低,Vv高2.9T1通,T2通,F1为高;T3通,T4截,F2为高;T5截,T6通,F3为高,T6截,F3低;T7和T8同截,同通,同截时,F4为低,同通时,F4为高。2.10F=AB+AC+AD=A(B+C+D)2.11F=D(A+B) G=C+A+B2.12F=A+D(B+C)2.13F1=ACBF2=A+BC+D2.14F=AB+AB=AB+A B2.15F=ABC2.16F=AB=AB+AB =ABA B2.17G=A+BF=A+B2.18?RLmax=VCC-VOHminnIOHmin+mkIIH=5-2.42*0.25m+6*0.05m=3250RLmin=VCC-VOLmaxIOLmax-mkIIL=5-0.714m-6*1.6m=977高电平:VOH(2.45.0V),标称值3.6V低电平:VOL(00.7V),标称值0.3VIOH:OC门输出管截止时的反向漏电流250mIIH:输入高电平时流入输入端的反向漏电流50mIOL:OC门输出低电平时的灌电流;14mIIL:输入低电平时流出输入端的电流;TTL输入管的输入短路电流。1.6m2.19(1)F=ABC=A+B+C(2) F=A+B+C=A B C(3) F=AB+C=ABC(4) F=AB+CD=AB CD第三章3.1译码器组合逻辑电路、码制转换译码器全加器组合逻辑电路、带符号二进制数的求补电路、码制转换电路 数据选择器组合逻辑电路(函数发生器)、运算电路全减器、并-串变换、脉冲序列产生器 3.23.3竞争:如果在一个输入变量发生变化的条件下,若其他输入变量的某各取值使函数F=AA,或F=A+A则可判定电路存在竞争,分别叫:F=AA竞争,或F=A+A竞争。冒险:产生错误输出的竞争为临界竞争,或称冒险。功能冒险:由于“时差”导致的冒险,称为功能冒险。逻辑冒险:由于输入变量发生变化的条件下,电路在过渡过程中产生的冒险,一般称为逻辑冒险。静态逻辑冒险:如果输入信号变化之前、后稳定输出相同,而在转换瞬间有冒险,称为静态冒险。动态逻辑冒险:如果在得到最终稳定输出之前,输出发生了三次变化,即中间经历了0-1或1-0(输出序列为1-0-1-0或0-1-0-1)这种冒险称为动态逻辑冒险。3.4外加选通脉冲对输入信号进行“取样”3.5F1=A+BCA=1或B,C同为0或同为1F2=A+B+C F3=ABB F4=B F5=ABB=AA=0 F6=AAB+BAB=AB+ABA、B同为1或同为03.6F=(AB)(CD) 3.73.8AB CD0001111000F1F3F2F301F3F2F3F211F2 F3F310F3F2F3F2F1=m0;F2=m12m5m9m3m6m10;F3=m4m8m1m13m7m11m2m14.3.93.10 A B C A B CACBCCABBBCAABACQ5Q4Q3Q2Q1Q0Q0=C;C0=0 Q1=BCBC=0;C1=BC Q21=ACAC=0;C21=AC Q22=BBC=BC; C22=BC Q2=Q21Q22=Q22=BC Q31=ABAB=0;C31=AB Q32=C21C22=CAB;C32=ABC Q3=Q31Q32=Q32=CAB Q41=AC31=AB;C41=AB Q4=Q41C32=ABABC=AC+B;C42=0 Q5=C41=AB 最后整理得:Q0=C=m1,3,5,7 Q1=0=m0 Q2=BC=m2,6 Q3=CAB=m3,5 Q4=AC+B=m4,5,7 Q5=AB=m6,7 3.11Q3=ABCDE+ABCDE=ABCE Q2=ABCDE+ABCDE+ABCDE+ABCDE=ACDE+ABCD Q1=ABCDE+ABCDE+ABCDE+ABCDE=ABCDE+ABCDE+ACDEQ0=ABCDE+ABCDE+ABCDE+ABCDE+ABCDE 3.12AB CD0001111000Q0Q1Q3Q201Q4Q5Q7Q611*10Q8Q9*3.13ABCDabcdefg00001111110000101100000010110110100111111001010001100110101101101101101011111011111100001000111111110011111011101010011111011100111111001001111110110011111110100111111111001111abAB CD00011110AB CD00011110001011001111010111011010111111110000101111101100cdAB CD00011110AB CD00011110001110001011011111010101110000111111101100101011efAB CD00011110AB CD00011110001001001000010001011101111111111111101011101111gAB CD00011110AB CD0001111000001100011101011111111110111110a=BD+A+C+BD= BDACBD b=AB+ACD+BC+ACD=ABACDBCACD c=BC+AB+AD=BCABAD d=BD+AB+CD+BCD+CB=BDABCDBCDCBe=BD+AB+CD+AC=BDABCDAC f=A+CD+BC+BD=ACDBCBD g=A+CD+BC+BC=ACDBCBC 3.14ACEGB+BDFC+ABCDEFG3.150 0 A1 A2 0 0 B1 B2 A1B2A2B2A1B1A2B1Q3 Q2 Q1A2B2Q0=A2B2 Q1=A1B2A2B1 Q2=(A1B1)(A1A2B1B2)Q3=A1B1A2B2 3.163.17Y3=X3 Y2=X3X2 Y1=X2X1C+Y2X1CY0=X1X0C+Y1X0C3.18F=A B CB C DA C DA B C DA B C DAB CD00011110000101010100110000101101F=A B C+B C D+A C D+A B C D+A B C D当B C D=1时:F=0+0+0+A+A故有逻辑冒险,而当ABD=1 时F=C+0+0+C+0要消除它们必须加入ABD和BCD两个项,调整后为F=A B C+B C D+A C D+ B C D+ABD3.19F1=A B (C D A B)=A B+A C D+B C D F2=AB+A+B CB+C=AB+BC3.20F=D1A1A0D2A1A0D3A1A0D4A1A0=D1A1A0+D2A1A0+D3A1A0+D4A1A03.21F=ABC1 C=BC1+AC1+AB所以此为全加器3.22(1)F=ABC+ABC+ABC+ABC=AB+ABC+ABC=AB0+AB1+ABC+ABC(2)F=B3.23a.全加:F+=ABCI+ABCI+ABCI+ABCI C+=AB1+ABCI+ABCI+AB0 b.全减:F-=ABCI+ABCI+ABCI+ABCIC-=ABCI+AB0+AB1+ABCI 3.24W=A B C0+A B C1+A B Cd1+A B C0+A B C1+A B C1+A B Cd2+A B C0= B C+A B Cd1+A B +A B Cd2 3.25(a)F1=(A+C)(A+B)当C B=1存在F1=AA冒险,消除后为:F1=(A+C)(A+B)(B+C)(b)F2=ABC+(B+C)不存在冒险F1-1F1-2AB C01AB C01000100010101010111111111100010003.26F=ACD+ACD+ABCD当BCD=1 时有F=A1+0+A1存在A+A冒险:可改为:F=ACD+ACD+ABCD+BCD=ACD+ACD+BCD F_1F_2AB CD00011110AB CD00011110001001011011111111101110113.27(1)Gray8421:B3=G3 B2=G3G2B1=B2G1B0=B1G08421余3:X3X2X1X0=B3B2B1B0+0011(2)余38421:B3B2B1B0=X3X2X1X0-0011=X3X2X1X0+1101 8421Gray:G3=B3 G2=B3B2G1=B2B1G0=B1B03.283.29F1=m(0,3,6,10,15)F2=m(2,3,11,15) F3=m(10,11,7,3) 3.30第四章4.1RS:Qn+1=S+RQRS=0D:Qn+1=DJK:Qn+1=JQ+KQT:Qn+1=TQT:Qn+1=Q4.2RS:QQn+1RS00*001011010110*10RS=*0RS=0*RS=01RS=10D:QQn+1D00001110011110D=0D=1D=1D=0JK:QQn+1JK000*011*10*111*010JK=0*JK=*0JK=1*JK=*1T:QQn+1T00001110111010T=0T=0T=1T=1T:QQn+10110104.5A:若提供了RD或SD信号,则必须考虑它们的异步清0或置1功能;B:不同类型的触发器的翻转时刻不同,要加以注意;C:在确定触发器输入端的逻辑值时,如果在CP脉冲的跳变同输入信号的跳变发生在同一时刻,则输入端应取跳变前一时刻的逻辑值。 4.6所谓空翻是因为在cp=1持续时间较长时,因为没有屏闭输入而落通过输出端的信号从而形成二次或多次的信号循环的现象,而主从式或维持阻塞结构的触发器正好能有这样的结构4.7边沿型触发方式的最大优点是抗干扰能力强;CMOS触发器的最大优点是低和抗干扰能力强,但工作速度较TTL型低些;4.8-4.94.104.11Q1n+1=A+BQ1n Q2n+1=C+DQ2n 4.12Q1=DQ2=Q1Q24.134.14B=Q1Q2 C=Q1+Q2Q2=Q1 Q1=A 4.15Q1=Q1CP Q2=Q2CPF=Q1Q24.16Q1n+1=Q1 Q2n+1=Q2F=Q1Q24.17Q1=Q

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论