天大17春秋《数字逻辑》在线作业二.doc

谋学网一、单选题（共40道试题，共100分。）V1.可重复进行编程的可编程器件有（）A.PALB.ISP-PLDC.PROMD.B和C2.组合电路不含有记忆功能的器件。A.正确B.错误3.把一个5进制计数器与一个10进制计数器串联可得到15进制计数器A.正确B.错误4.下列功能的触发器中，不能构成移位寄存器（）A.SR触发器B.JK触发器C.D触发器D.T和T触发器5.PLD开发系统不需要有（）A.移动手机B.编程器C.开发软件D.操作系统6.在各种寄存器中，存放N位二进制数码需要()个触发器A.0B.1C.ND.N+17.4位移位寄存器，现态为1100，经左移1位后其次态为（）A.0011或1011B.1000或1001C.1011或1110D.0011或11118.74LS290是同步和异步非二进制计数器A.正确B.错误9.双拍工作方式的数码寄存器工作时需清零A.正确B.错误10.同步计数器和异步计数器比较，同步计数器的显著优点是A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制11.有一T触发器，在T=1时，加上时钟脉冲，则触发器（）A.保持原态B.置0C.置1D.翻转12.用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器A.2B.6C.7D.813.若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用（）个触发器。A.2B.3C.4D.1014.在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。A.正确B.错误15.一位8421BCD码计数器至少需要（）个触发器A.3B.4C.5D.1016.利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。A.正确B.错误17.N个触发器可以构成最大计数长度（进制数）为（）的计数器。A.NB.2NC.N2D.2N18.N个触发器可以构成能寄存（）位二进制数码的寄存器A.N-1B.NC.N+1D.2N19.异步时序电路的各级触发器类型不同。A.正确B.错误20.环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。A.正确B.错误21.要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要（）片A.3B.4C.5D.1022.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（）级触发器A.2B.3C.4D.823.米里型时序逻辑电路的输出是（）A.只与输入有关B.只与电路当前状态有关C.与输入和电路当前状态均有关D.与输入和电路当前状态均无关24.N个触发器可以构成能寄存（）位二进制数码的寄存器。A.N-1B.NC.N+1D.2N25.下列逻辑电路中为时序逻辑电路的是（）A.变量译码器B.加法器C.数码寄存器D.数据选择器26.同步时序电路由组合电路和存储器两部分组成。A.正确B.错误27.利用四位右移寄存器串行输入寄存1010，清零之后应首先输入()A.0B.1C.2D.328.五个D触发器构成环形计数器，其计数长度为（）A.5B.10C.25D.3229.PROM和PAL的结构是（）A.PROM的与阵列固定，不可编程B.PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D.PAL的与阵列不可编程30.环形计数器如果不作自启动修改，则总有孤立状态存在。A.正确B.错误31.环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新A.正确B.错误32.A.B.C.D.33.用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器A.2B.6C.7D.834.五个D触发器构成环形计数器，其计数长度为（）A.5B.10C.25D.3235.计数器的模是指对输入的计数脉冲的个数。A.正确B.错误36.计数器的模是指构成计数器的触发器的个数。A.正确B.错误37.假设JK触发器的现态Qn=0，要求Qn+1=0，则应使（）A.J=，K=0B.J=0，K=C.J=1，K=D.J=K=138.PLD器件的基本结构组成不包括（）A.与阵列B.或阵列C.输入缓冲电路D.输