（电磁场与微波技术专业论文）光突发交换核心节点控制模块的硬件设计与实现.pdf

i 光突发交换核心节点控制模块的硬件设计与实现 光突发交换核心节点控制模块的硬件设计与实现 摘摘 要要 光突发交换(obs)是一种综合了光线路交换(ocs)和光分组交换 (ops)优点、 现阶段可实现的新型快速光交换方式， 具有较大的发展潜 力， 已成为 ip over dwdm 的研究热点之一。 核心节点的控制作为 obs 网络重要组成部分，是决定 obs 网络性能的关键之一。 本文针对 obs 核心节点控制模块处理速度的需求，采用基于 fpga 的硬件处理方法来实现核心节点控制模块。设计了基于 fpga 的 obs 核心节点控制模块的总体结构， 进行了具体实现和测试， 并提 出改进方案。主要内容包括： 对 obs 核心节点的控制需求和控制信令协议进行较详细的分析 研究，在此基础上，设计了 jit 信令协议的帧结构及核心处理机制， 并进一步设计了相应的 obs 核心控制模块的总体结构。 基于有限状态机的设计方法， 采用 verilog 硬件描述语言在 fpga 上实现核心控制模块。先将核心控制模块划分为接收、帧解析、交叉 矩阵、调度、帧生成和发送等子模块，然后定义了各个子模块的功能 和端口，并分别实现，最后，将所有的子模块进行整合，并给出整个 核心控制模块的功能和时序仿真结果。 基于核心控制节点所处的实验平台，设计核心控制模块的测试方 案，对核心控制模块的各个子模块和整体功能进行测试，验证设计与 实现的正确性，随后，对核心控制模块的处理速度、并行处理能力等 性能进行测试，进一步验证其有效性。测试结果表明：该方案能完成 ii obs 核心节点功能，而且能有效提高 obs 核心节点处理速度，平均 bcp 处理时间达到 400ns。 根据系统测试和资源消耗情况的分析，对核心控制模块进行了优 化设计，给出了一种更加紧凑与合理的核心节点控制模块的结构，并 进行了初步的实现与测试。结果表明改进的方案可以节省约 20%的逻 辑单元和 50%的片上内存。 关键词：关键词：光突发交换，核心控制模块，bcp，jit协议 iii the hardware design and implementation of the control module at obs core node abstract as a fast optical switching technology which can realize ip over dwdm and combines the advantages of optical circuit switching (ocs) and optical packet switching (ops), optical burst switching (obs) has become one of the most popular issues in the optical network field. the control module at the core node is an important part of the obs network, which will influence the performances of the obs network directly. in this paper, the control module at the obs core node is designed and implemented in hardware based on fpga in order to satisfy the requirement of processing speed. the whole architecture of the control module based on fpga is designed, the implementation and testing works are finished and an improved solution is proposed. the main contents of this paper are as the following: after analyzing the control requirements and the control signaling protocols of obs, the frame structure of the jit (just in time) signaling protocol and the processing procedures at the core node are designed, and the whole architecture of the core control module based on fpga is also designed. iv the core control module is implemented in fpga by verilog hdl (hardware description language) in the way of fsm (finite state machine). the core control module is divided into several sub-modules, including receiving, frame degenerating, cross matrix, scheduling, frame generating and sending sub-modules. the functions and ports of each sub-module are defined and implemented separately. all the sub-modules are integrated and the results of the functional and timing simulations of the whole core control module are given. a testing solution of the core control module on an obs core test platform is designed. the functions of each sub-module and the whole core module are tested to verify the designs correctness. after that, the performances such as the processing speed and parallel processing ability are tested. the testing results show that the core control module can complete the control functions of the obs core node and improve its processing speed effectively. the average processing time of bcp reaches 400ns. in order to save fpga resources consumed by the core control module, a more effective and reasonable architecture for the core control module is proposed. the basic implementation and tests of the new architecture are also given. the results show that the new solution can save logic elements about 20% and on-chip memory about 50%. key words: obs, core control module, bcp, jit signaling protocol 上海交通大学上海交通大学 学位论文原创性声明学位论文原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立进行研究 工作所取得的成果。除文中已经注明引用的内容外，本论文不包含任何其他个人 或集体已经发表或撰写过的作品成果。 对本文的研究做出重要贡献的个人和集体， 均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。 学位论文作者签名：姜 荷 日期：2008 年 1 月 20 日 上海交通大学上海交通大学 学位论文版权使用授权书学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定， 同意学校保留并向国家有关部门或机构送交论文的复印件和电子版， 允许论文被查阅和借阅。本人授权上海交通大学可以将本学位论文的 全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫 描等复制手段保存和汇编本学位论文。 保密保密，在 年解密后适用本授权书。 本学位论文属于 不保密 不保密。 （请在以上方框内打“” ） 学位论文作者签名：姜 荷 指导教师签名：陈建平 日期： 2008 年 1 月 20 日 日期： 2008 年 1 月 20 日 上海交通大学硕士学位论文 1 1 绪论绪论 1.1 光交换技术光交换技术 随着人们对网络的依赖越来越强，对网络的数据容量和传输速度的要求也越 来越高，各种新技术蓬勃发展。其中，密集型波分复用技术（dwdm，density wavelength division multiplexing）1的出现，使光纤的传输容量大幅提高，传输 速率可以达到 tb/s 级。但由于光逻辑器件和光缓存技术的不成熟，网络交换节 点处仍然需要进行 o/e/o 变换， 这就使得电子系统远低于光传输速率的处理速度 成为了网络传输速率的瓶颈所在，光交换技术也因而成为一个重要课题和研究热 点。 目前，如果按照交换颗粒大小分类，光交换可以分为三种基本形式2：光线 路交换（ocs, optical circuit switching）3 ，光分组交换（ops, optical packet switching）4，光突发交换（obs, optical burst switching）56。 光线路交换是以波长为交换单位的交换方式，在光子层面的最小交换单元是 一个波长通道上的业务流量。光线路交换在通信前，需要建立一条光通道，由源 节点向网络的控制管理系统发出建立连接请求，网络控制管理系统再根据网络目 前状况在源节点和目的节点之间建立波长通道。通道建立后，控制管理系统会返 回一个确认信息给源节点，源节点收到确认信息后开始发送数据，数据将直接通 过中间节点。光线路交换技术已进入实用阶段，主要优势是资源的双向预留和波 长路由，技术简单、易于实现，非常适合语音等持续时间长的业务。但是对于突 发数据业务，这种粗粒度的交换方式由于带宽利用率很低、波长信道不能有效复 用等缺点，容易造成网络拥堵。 光分组交换以光分组包作为最小的交换颗粒，光分组交换的概念与电的分组 交换概念7相类似。交换时通信双方在数据传输前并不需要建立连接，而是依靠 中间节点对数据分组的存储转发，实现信道带宽复用，提高网络的带宽利用率。 光分组交换虽然从长远看应该是发展的方向， 但目前受限于光处理技术的不成熟， 短期内很难投入实际应用。 光突发交换技术5则是根据当前的技术水平， 由 chunming qiao 和 j.s.turner 提出的一种光线路交换与光分组交换的折衷方案，它有效的结合了光线路交换和 上海交通大学硕士学位论文 2 光分组交换的优点，在一定程度上克服了它们的不足，成为现阶段一种比较理想 且可以实现的光交换方式。光突发交换技术的交换颗粒介于光线路交换与光分组 交换之间，其核心思想是控制信道和数据信道的分离，在控制信道上传输控制信 息突发控制包（bcp, burst control packet） ，在数据信道上传输数据信息 突发数据包（bdp，burst data packet） 。其中数据信道为全光通道，不涉及电处 理。 而每个 bcp 包含了对应 bdp 的路径信息， 在数据传输时， 先传送 bcp， bcp 到达中间节点后，将在电域里被处理，并为 bdp 设置全光通道，随后到来的 bdp 则直接在预先设置好的全光通道中传输。 obs 的主要优点是8： (1)通过资源的单向预留方案，提高了带宽利用率； (2)控制信息和数据信息的分开传输，在电域中处理控制信息，充分发挥电子 技术在处理交换时的特长； (3)中间节点不需要对光域数据分组进行处理，降低了对光子器件的要求和中 间交换节点的复杂度。 1.2 光突发交换原理光突发交换原理 1.2.1 obs 网络结构网络结构 图 1-1 为 obs 网络的基本结构。由图可知，obs 网络由边缘节点、核心节点 以及 wdm 链路等组成。边缘节点可分为入口边缘节点和出口边缘节点。入口边 缘节点按照数据包的目的地址和服务等级（cos：class of service）等信息，将数 据包进行分类，组合成突发数据包，并产生相应的突发控制包，然后发送给与之 最近的 obs 核心节点。 核心节点根据突发控制包的信息， 为突发数据包的交换预 先配置数据通道，使其到达时可以顺利交换。出口边缘节点将突发数据包重新分 离，并发送到其他子网或终端用户。 突发数据包与突发控制包在 obs 网络中的传输示意图如图 1-2 所示。 一个突 发数据包对应一个突发控制包，源节点需要设置突发控制包与突发数据包的偏置 时间（offset time） ，即 bcp 与相应的 bdp 的出发间隔时间。通过设置恰当的间 隔时间，可以保证一定的 qos（quality of service） ，并且不需要光存储和执行光 同步。突发控制包中需要包含突发数据包传输交换所必需的控制信息，如突发数 据包的长度、偏置时间等。突发控制包在中间节点需要进行光/电/光转换，在电 上海交通大学硕士学位论文 3 域内进行路由判断，保证突发数据包在偏置时间内能在光域完成传输和交换。由 于突发数据包不在电域传输，从而提高了不同连接之间的传输效率。 图 1-1 obs网络结构图9 fig.1-1 the structure of obs network9 图 1-2 bdp与 bcp传输示意图9 fig.1-2 the illustration of bdp and bcps transmission9 1.2.2 obs 节点结构节点结构 obs 节点分为核心节点与边缘节点。边缘节点负责 bdp 的分类、组装和拆 卸，核心节点负责 bdp 的转发与交换，obs 的核心节点只需在电域处理控制信 令。 边缘节点的功能结构如图 1-3 所示， 在 ip 层和 wdm 光层有一个媒介接入控 制（mac：medium access control）层。入口边缘节点在 mac 层完成 ip 分组的 组装，形成 bdp，计算 bdp 和对应 bcp 之间的偏置时间，并将含此偏置时间的 bcp 发送到光层控制信道，然后在偏置时间后送出相应的 bdp。在出口边缘节点 上海交通大学硕士学位论文 4 完成相反操作。 图 1-3 obs边缘节点功能结构9 fig.1-3 the functional structure of obs edge node9 图 1-4 obs核心节点功能结构9 fig.1-4 the functional structure of obs core node9 obs 核心节点的功能结构如图 1-4 所示。其中，入口、出口光纤数均为 n， 每根光纤支持的波长数均为 k+1（1 个波长用于传输 bcp，另外 k 个波长用于传输 bdp） 。用于传输 bcp 的波长在网络中间节点需要进行光/电/光转换，在电域进行 路由表查找、对光交换矩阵进行配置、更新 bcp 相应数据域等操作。而对于传输 bdp 的波长信道来说，不需要进行光/电/光转换，整个交换和传输在光域透明完 成。由于中间节点只需要对控制波长进行光/电/光转换，然后在电域进行调度处 理、控制光交换矩阵等，因此可以有效减少电域处理量，消除电子瓶颈。光交换 矩阵前的光纤延迟线（fdl：fiber delay line）是可选的，用于延迟 bdp，等待 上海交通大学硕士学位论文 5 bcp 的处理。 如果偏置时间设置合理， 完全可以取消光纤延迟线， 不过， 使用 fdl 可以减少冲突。 1.3 obs 网络核心节点控制模块的研究现状网络核心节点控制模块的研究现状 自 chunming qiao 和 j.s.turner 提出了光突发交换技术以后，很多机构与大 学进行了这方面的探索，以下对部分国内外的 obs 实验网络研究成果做简要介 绍，着重说明其中对核心节点控制的设计与实现。 1. 美国北卡莱罗纳大学、mcnc 实验室 该实验室以 atdnet 为实验平台，所设计的 obs 实验网络基于 jit 协议，实 验网络中的高层架构如图 1-5 所示，分为两个部分：控制层和数据层。控制层包 括 atm 信令通道和 jitpac（just-in-time protocol accelerator card） ，数据层包括 光纤和光突发交换单元10。 图 1-5 obs模型网的架构10 fig.1-5 the high level architecture of the prototype obs network10 jitpac实现核心控制的主要功能， 其结构如图1-6所示。 包括了一个motorola mpc8260 微处理器和一个 altera20k400e fpga，两者通过 64 位总线相连，还包 含了一个 16m 的 sram 模块，一个 atm 接口和一个 10/100mbps 以太接口。 微处理器上运行 jitpac 的软件部分，负责读取 atm 信道上的消息、通过以 太网口配置光突发交换单元、配置 fpga 上的硬件以及收集统计信息。fpga 是 jitpac 的核心部分，其 fpga 实现机制如图 1-7 所示，主要完成对 jit 信令的处 上海交通大学硕士学位论文 6 理。其中 ime（ingress message engine）接口和 eme（egress message engine）接 口通过一个交换结构相连，rab（register address block）为一个双口 ram，同 时与微处理器上的 jitpac 软件机制和 fpga 上实现的消息引擎连接。当信令消 息到达时，先存在 rab 中的输入缓存单元内，然后由 ime 读入并进行一系列处 理，最后由 eme 写入 rab 的输出缓存单元。 图 1-6 jitpac的框图11 fig 1-6 the schematic diagram of jitpac11 图 1-7 消息引擎10 fig 1-7 message engine10 上海交通大学硕士学位论文 7 2. 日本东京大学 东京大学设计了一个可支持多种拓扑结构的 obs 网络实验平台， 分为透明的 数据层和可配置的控制层，其中控制层基于 jet 信令协议设计并在 fpga 上实现 12。为了可以支持多种拓扑结构及尽可能的智能化，该实验平台在边缘节点采用 了一种“接收+转发”的灵活结构，既可以完成电域的突发汇聚/解汇聚功能，又 可以完成光突发转发功能，并在汇聚时支持本地突发包的 cos（class of service） 和波长选择。而在核心节点则尽量简单，主要完成不经过波长变换和光缓存的实 现全光交换12。 边缘节点的结构图如图 1-8 所示，包括一个光交换单元，一个突发接收单元 和一个控制单元。 光交换单元完成全光交换， 突发接收单元完成突发汇聚/解汇聚， 控制单元负责处理控制信号，配置光交换矩阵和控制突发接收单元。图中的 remote wdm link 连接其他的 obs 节点，而 local gigabit ethernet link 则与客 户端的 ip 网络连接12。 图 1-8 东京大学 obs实验网络边缘节点的结构12 fig 1-8 the architecture of the edge node in obs network by tokyo university 12 核心节点的具体结构框图如图 1-9 所示。核心节点中没有突发接收单元，由 上海交通大学硕士学位论文 8 一个简单的控制单元和与边缘节点相同的光交换单元组成。此外，作为一个中间 节点，核心节点支持与其他 obs 节点的 remote wdm links。 图 1-9 的阴影部分标出了控制层的功能模块，包括：路由、调度、信令、汇 聚、解汇聚。工作流程如下：当接入节点处收到一个从 ip 网络来的数据包时，路 由模块查找路由确定输出节点和输出端口，汇聚模块根据汇聚机制产生突发包， 调度模块分配波长通道和输出链路的保持时间，最后由信令模块产生控制信号并 根据路由、调度、汇聚的信息配置光交换矩阵。 图 1-9 东京大学 obs实验网络核心节点功能图12 fig 1-9 functional modules of obs control panel by tokyo university12 3. 上海交通大学“区域光纤通信网与新型光通信系统”实验室 本课题组在承担自然科学基金与 863 项目研究期间， 实现了基于 jit 协议的、 包含 1 个核心节点和 3 个边缘节点的 obs 实验网络，如图 1-10 所示。此实验网 络使用 dell 服务器 pe2650 实现 obs 边缘节点功能，在核心节点，使用了 pc+linux 的方法，利用软件实现了 obs 的转发，调度，光开关控制及网络管理 等功能， 同时实现了基于 soa 高速光开关的交换矩阵， 显著提高了光交换的速度。 在上述的实验网络中，由于电域的控制处理速度远不能与高速光开关相匹配 （几十纳秒） ，因此又进行了基于 fpga 片上系统的核心控制实现，其控制处理 时间可达到 ms 量级，虽然有了一定提高，但仍不理想。因此决定探索用全硬件 的方法实现核心控制。 目前，已经有用硬件方法处理信令协议的研究，如文献15基于 fpga 的硬 件处理方法实现了一种典型的信令协议结构（jit 信令属于这种结构），整个过 程大约需要 140170 个时钟周期，因为它的工作频率为 50m，所以该方法可以 使核心节点对 bhp 的处理时间达到 6.6us。 上海交通大学硕士学位论文 9 从以上的例子不难看出， 要充分体现出 obs 网络的优越性， 电域的处理速度 必须跟上，而为了达到这个目的，全硬件的电域处理将是必然的选择。本文正是 根据这一点， 对 obs 网络中的核心节点控制进行了硬件的设计与实现， 并期望可 以为日后用硬件方法实现整个 obs 的电域控制提供参考。 图 1-10 上海交通大学 obs实验系统结构13 fig 1-10 architecture of obs test bed by sjtu13 1.4 本文主要工作本文主要工作 本文主要基于fpga， 进行了obs网络核心节点控制模块的硬件设计与实现。 上海交通大学硕士学位论文 10 全文安排如下： 第一章：绪论： 介绍了光交换技术的现状，光突发交换技术的背景、原理和网络结构，以及 各种 obs 实验网络中对于核心节点的研究和实现情况， 并阐明了进行核心节点控 制模块的硬件设计与实现的意义。 第二章：obs 核心节点控制模块总体结构设计： 首先对核心节点控制进行了需求分析，其次描述了核心节点总体结构（网络 管理模块、核心控制模块和光交换矩阵） ，然后设计了 jit 控制信令协议的帧结构 及核心处理机制等，并在此基础上进行了相应的核心控制模块的总体结构设计。 第三章：核心控制模块的硬件实现： 首先介绍了 eda 设计的基本流程，及数字系统设计中有限状态机的设计方 法和编码方式，然后对核心控制模块进行了子模块划分，对各个子模块功能和端 口进行说明，并用有限状态机的方法加以实现，最后给出了整个核心控制模块的 功能和时序仿真结果。 第四章：核心控制模块的系统测试： 首先给出核心控制节点所处的实验平台， 包括开发板的简介和针对 obs 的多 网卡平台的介绍，然后对核心控制模块进行了功能测试，验证设计与实现的正确 性；接下来对核心控制模块进行性能测试，进一步验证其有效性。 第五章：核心控制模块的改进： 首先由系统测试的结果提出了对收发模块进行改进的建议，然后重点分析了 核心控制模块在结构上需要改进的地方，给出了可行性方案，并进行了初步的测 试。 第六章：总结： 对全文进行总结。 上海交通大学硕士学位论文 11 2 obs 核心节点控制模块总体结构设计核心节点控制模块总体结构设计 2.1 obs 核心节点的功能与控制需求核心节点的功能与控制需求 obs 网络核心节点的主要功能是光突发包的转发和处理。 根据光突发交换的 原理，核心节点接收 bcp，并根据 bcp 所携带的控制信息和当前网络状况进行 路由查找和信道资源调度。如果成功找到可用信道后，对光交换矩阵进行控制， 为对应的 bdp 设置和预留光通道。当 bdp 到来时，就可直接通过已预留好的通 道，在全光域里实现交换。 其总体结构如图 2-1 所示14，可分为三个部分：网络管理模块、核心控制模 块、光交换矩阵。 图 2-1 obs核心节点的总体结构14 fig.2-1 the structure of obs core node14 网络管理模块负责网络管理信息的处理， 实现功能包括网络的拓扑消息更新、 故障消息处理及整个网络运行情况的监测，这是网络正常、高效、稳健运行的基 础和关键。同时，对核心节点进行一定的管理和配置。 核心控制模块用于处理已经过光电转化的控制信道消息。先解读控制信道的 消息识别其类型，然后根据消息类型做相应的处理。若为突发控制包，则根据突 发控制包的具体内容和当前系统资源状态进行资源调度，产生设置光交换矩阵所 上海交通大学硕士学位论文 12 需的控制信号，并将突发控制包转发至下一节点。若为普通网管数据包，负责将 其交给网络管理模块。 另外， 信道资源的更新与维护也是由核心控制模块完成的。 核心控制模块是核心节点的关键部分，是本文研究的重点。其具体实现的功能如 下： (1) 控制信道消息收发处理功能。在接收控制信道消息前，需要进行光电转 换，同样，在发送时，也要进行电光转换。核心节点对转换成电信号后的控制信 道消息要能正确接收，同时也需要将其转发给下一个节点。 (2) 控制信道组帧和解帧功能。在我们的实验系统中，控制信道采用以太网 链路传输，因此核心节点必须具有链路层功能，能对帧进行正确的定位、提取、 识别、分类及错误处理。 (3) 控制信道控制分组网络层处理功能。 obs 突发控制包是封装在 ip 包中。 核心节点要有网络层处理功能，对 ip 包进行检查、处理，以及识别 bcp 报文类 型转发至上层，并且在发送时进行 ip 包封装等。 (4) 控制信道突发控制包分析和处理功能。核心节点要在 obs 层接收、读取 突发控制信息，并且检查和区分不同类型的控制报文，按照 obs 网络协议进行 相应处理。 (5) 数据信道的资源预留、调度以及资源库管理与维护功能。这是核心节点 的核心功能。要根据突发控制包的信息，对数据信道的波长资源进行调度，及时 地为突发数据包建立和释放全光链路。并且还要管理和维护数据信道的资源库。 该资源库记录当前信道资源的使用状况，当使用状况有变化时，需要进行及时地 修改。 (6) 路由功能。由于 obs 网络是面向 ip 业务的，必须通过 ip 路由找到下 一输出节点，所以核心节点必须能根据路由信息查找路由表，实现数据的转发。 光交换矩阵根据核心控制模块的调度结果设置光开关， 为后续的 bdp 包提供 全光通路，并将它们交换到正确的目的端口，核心节点必须提供突发数据包光域 里交换功能，使接收到的突发数据包能交换到任意端口的任意或同一波长上。 所设计的核心节点必须要能满足以上的功能需求，并尽可能的提高处理速度 和数据吞吐量，达到更加优良的性能。 2.2 核心控制模块的总体结构设计核心控制模块的总体结构设计 核心控制模块的总体功能结构如图 2-2 所示。其中，接收子模块负责将在控 上海交通大学硕士学位论文 13 制信道上收到的数据还原为 mac 帧；解帧子模块负责解释 mac 帧，并提取出 携带的信息； 交叉矩阵子模块根据路由情况，将数据交换到相应的端口；调度子 模块为核心处理的关键部分，主要负责资源的预留和调度及资源库的维护管理； 组帧子模块将数据重新恢复成 mac 帧；发送子模块将数据重新送回控制信道。 具体来说，当数据从边缘节点通过控制信道到达核心节点后，核心控制模块 中的接收子模块先将其恢复成一个 mac 帧，然后进入解帧子模块，解帧将其去 mac 头后传给交叉矩阵，交叉矩阵根据 ip 包的路由信息将数据包交换到目的端 口对应的调度子模块，由调度子模块判断 offset time 和波长资源的情况并对数据 包进行合适的调度处理，调度子模块完成后，将数据传给组帧子模块，组帧子模 块将数据包还原为 mac 帧后发给发送子模块，最后由发送子模块发送到控制信 道上。 图 2-2 核心控制模块的功能结构 fig.2-2 the functional structure of core control module 2.3 obs 核心节点的信令协议核心节点的信令协议 2.3.1 信令协议信令协议 信令协议是 obs 网络的控制的关键，它决定了网络信道资源预留和释放的 方式，从而直接关系到核心控制模块的实现方式和复杂度。进行核心节点控制模 上海交通大学硕士学位论文 14 块的设计， 首先要选择合适的信令协议， 并定义相应的控制包格式与操作规程等， 然后才能有针对性设计核心节点控制模块。 在 obs 网络中， 最常用的是 jet （just enough time）与 jit（just in time）协议。 2.3.1.1 协议的分类 在 obs 网络的各种控制协议中， 按照传输路径建立和拆除方式的不同， 可以 把它们分为 4 类，分别是：显式建立/显式拆除方式、显式建立/估算拆除方式、 估算建立/显式拆除方式以及估算建立/估算拆除方式17。其中，“显式”是指利用 外带信令直接实现资源的预留和释放，而“估算”则是指根据相关信息，自动实现 资源的预留和释放。它们的区别关键在于节点采取相应操作的起因，即是外部控 制，还是自动控制。 图 2-3 给出了相应的信令流程示意图，图中示意了突发包经过 obs 交换机 的情况。这几种方案的具体过程如下： 方案 1： 显式建立/显式拆除方式 （explicit setup and explicit release） 。 当 setup 消息到达时，立即对交换模块进行相应配置，包括配置光交换矩阵的和波长资源 的调度，且这一配置直到收到 release 消息才释放。 方案 2： 显式建立/估算拆除方式 （explicit setup and estimated release） 。 setup 消息中要携带突发的持续时间信息。因此突发的结束不需要像方案 1 那样根据 release 消息来决定，而是根据 setup 消息的到达时刻与突发的持续时间来 估计。 方案 3：估算建立/显式拆除方式（estimated setup and explicit release） 。方案 3 与方案 2 刚好相反。 突发的开始时刻通过估计完成， 而突发的结束用 release 消息来判断。 方案 4：估算建立/估算拆除方式（estimated setup and estimated release） 。突 发的开始和结束时刻都通过 setup 消息中的信息来估算。 从图中可以看出，几种方案的区别主要在于同一个突发数据占用节点资源的 时间，此时间的长短取决于各个方案中对突发数据开始和结束时间的计算方式。 计算得越准，占用资源的时间就越短，资源利用率也就越高，而且总的突发数据 冲突概率也会比较低。方案 1 的方法最不准，因为 setup 和 release 消息的 到达时间被直接当作突发数据的开始和结束时间；而方案 4 的方法最准，因此性 能也最好。 上海交通大学硕士学位论文 15 图 2-3 obs几种信令方案的示意图17 fig.2-3 signaling schemes for optical burst switching17 2.3.1.2 jet 协议 jet 协议的主要特点是资源的延迟预留18。在 jet 协议中，突发控制包中有 突发数据包的长度和偏置时间的信息。核心节点将根据突发控制包中的突发数据 包长度和偏置时间确定 bdp 到达该节点的时间和离开该节点的时间。所以，核 心节点调度成功后并不是马上对该信道进行资源预留， 而是等 bdp 达到该核心节 点时开始预留。在 bdp 离开该节点后立即释放所占用的资源。 采用这种预留方式， 信道就只在 bdp 通过该核心节点的这段时间内才会被占 用，从而提高了带宽利用率。同时，资源的释放不需要额外的释放标记或者结束 标记，提高了资源利用率，减轻了网络负担。但是，jet 信令协议对时钟同步要 求高，资源的调度过程复杂，对电子系统的软硬件要求很高，实现难度大。 上海交通大学硕士学位论文 16 2.3.1.3 jit 协议 jit 协议是一种资源立即预留的 obs 网络协议1920。边缘节点发出的突发 控制包分为资源预留请求包和资源释放请求包。资源释放请求包将在数据包发出 后发送，通知中间节点释放所预留的数据信道。中间节点在收到资源预留请求包 后，进行相应的处理和调度，若调度成功后将立即预留资源。等到数据包通过该 节点后，核心节点要等到资源释放请求包到达后才会将资源释放。 采用资源立即预留的方式，主要优点是实现简单，对同步要求比较低，而且 能与线路交换兼容，但是它降低了带宽利用率，且增加的资源释放请求包会加重 网络的负担。 2.3.2 obs 信令协议的选择与设计信令协议的选择与设计 尽管 jet 与 jit 协议各有利弊，但考虑到本系统的核心控制模块要用硬件方 法的方法实现，因此决定使用相对易于硬件实现的 jit 协议。同时为了尽量降低 网络负担，最终采用的是一种显式建立、估算拆除的 jit（just-in-time）信令协 议17。 这种 jit 协议仍然是立即资源预留的，但在资源释放时不是通过资源释放包 工作的，而是在突发控制包中加入了预留时间域，即根据突发控制包所含的偏置 时间和预留时间域释放资源。其中预留时间域是根据数据包的长度确定的。 以上述的显式建立、估算拆除的 jit 协议为基础，本设计中的核心控制模块 定义的 bcp（burst control packet）格式如图 2-4 所示，包含了版本（type，4bit） 、 业务等级(qos，4bit)、跳数限制(ttl，1byte)、波长标志(wave id，1byte)、保留 位（preserved bits，1byte） 、偏置时间(offset time，4byte)、预留时间(preserved time，4byte)、校验和(checksum，4byte)等信息，共 16 个字节。 此外，在我们开发的 obs 实验系统中，突发控制包是封装在 ip 包中、通过 以太网传输的，控制包格式如图 2-5 所示。突发控制包封装在作为 ip 包的数据 区。为了区分是 bcp 包还是普通的 ip 包，我们在 ip 包头的协议域中增加了新 的类型值：#define obs_proto 11。 如果 ip 包头的类型域值为 11，表示这个是 obs 突发控制包，就将由核心 控制模块按照 jit 协议进行处理，否则是普通 ip 包，就交给网络管理模块处理， 或转发至下一个节点。 上海交通大学硕士学位论文 17 图 2-4 bcp包格式 fig.2-4 the packet format of bcp 图 2-5 jit 协议控制包格式 fig.2-5 the packet format of jit protocol 上海交通大学硕士学位论文 18 3 核心控制模块的硬件设计与实现核心控制模块的硬件设计与实现 3.1 fpga 硬件设计基础硬件设计基础 3.1.1 fpga 硬件设计流程硬件设计流程 基于 fpga 的硬件设计（这里的硬件是指用数字电路实现，即数字设计）一 般要依托 eda 工具来实现。 eda（electronic design automation）即电子设计自动化技术，是指以计算机 为基本工作平台， 把应用电子技术、 计算机技术、 智能化技术融合在一个电子 cad 通用软件包中，辅助进行三方面的电子设计工作，即集成电路设计、电子电路设 计以及 pcb 设计。eda 技术的基本特征是采用具有系统仿真和综合能力的高级 语言描述，一般采用自顶向下的模块化设计方法。图 3-1 所示为基于 eda 工具 的 fpga 数字设计流程。 图 3-1 基于 fpga的数字设计流程21 fig.3-1 the digital design flow based on fpga21 上海交通大学硕士学位论文 19 本文所描述的设计是基于 altera 公司的 fpga 芯片的，因此选择 altera 公司 提供的专用 eda 软件 quartusii 进行设计，其中电路输入部分由硬件描述语言 verilog 完成，仿真基于 mentor 公司开发的 modelsim 完成，其他如编译处理、布 局布线和适配基本都由 quartusii 自动配置。 3.1.2 有限状态机的设计方法有限状态机的设计方法 在使用 verilog hdl 进行电路输入时，为了保证所编写的代码是可以综合成 数字电路的， 以及综合前和综合后仿真的一致性， 必须按照一定的原则编写代码。 当时序逻辑比较复杂时，一般将其抽象成一个同步的有限状态机（fsm: finite state machine） ，以实现可综合风格的 verilog hdl 设计22。 可综合的有限状态机有很多种描述方法， 常见的有一段式 （one-always block） 和两段式（two-always block）描述法23。一段式 fsm 描述法只用一个 always 模块实现整个状态机，在该模块中即描述状态转移，又描述状态的输入和输出； 两段式 fsm 描述法使用两个 always 模块，其中一个 always 模块采用同步时序描 述状态转移，另一个模块采用组合逻辑判断状态转移条件，描述状态转移规律。 一般而言，推荐两段式 fsm 描述方法，除了可以提高设计的稳定性，消除毛刺， 还便于阅读、理解、维护，更重要的是利于综合器优化代码和用户添加合适的时 序约束条件，以及布局布线器实现设计。 对状态机的状态进行编码也是实现状态机的一个关键，一般来说在 fpga 上 实现的状态机常采用独热码（one-hot） ，每一个状态用一个寄存器标识，虽然这 样使用较多的寄存器，但节省了组合电路，因而可以提高电路的速度和可靠性， 而总单元数并无显著增加。独热码又可分为冗余独热码（verbose one-hot encoding）和简明独热码（simplified one-hot encoding） ，冗余独热码在状态比较 时需要比较所有的状态寄存器，而简明独热码采用十进制数来标识各个状态，这 种方法可以比较一位而不是比较所有的状态寄存器来判断所处的状态24。 在本文的核心控制模块设计与实现中， 所涉及的状态机均采用两段式 fsm 方 法完成，并使用简明独热码进行状态编码。 3.1.3 核心控制模块的组成核心控制模块的组成 核心控制模块的组成框图如图 3-2 所示，可分为时钟模块、系统计时器、接 上海交通大学硕士学位论文 20 收模块、帧解析模块、交叉矩阵、调度模块、帧生成模块和发送模块。本文假设 一个核心节点对应三个边缘节点，因此有 3 路信道用来传送突发控制包，每一路 都有独立的接收模块、帧解析模块、调度模块、帧生成模块和发送模块，并通过 交叉矩阵到达路由所指的节点。 图 3-2 核心控制模块的组成框图 fig.3-2 the diagram of the core node control module 各模块的主要功能如下： 时钟模块，为系统的其他模块提供时钟信号； 系统计时器，以一定的时钟节拍（本文取 100m）计时，提供全局相对时间； 路由表，提供 ip 目的地址与目的端口号的对应关系； 接收模块，接收控制信道上的数据包，恢复成 mac 帧后写入到 fifo 中； 帧解析模块，从 fifo 中读取 mac 包，去 mac 头，对 mac 头、ip 头进行 处理，查找路由，再发送到下一级 fifo 中； 交叉矩阵根据目的端口，将输入端口的 fifo 中的数据包交换到输出端口的 fifo 中； 调度模块：如果是 obs 包，根据 bcp 进行调度、分配信道及时间片且转入 下级 fifo，并根据调度结果向光交换矩阵提供控制信号，如果不是，直接转入到 下级 fifo； 帧生成模块：添加 mac 头，如果是 obs 包，修改偏置时间； 发送模块：将数据包发送到控制信道上。 上海交通大学硕士学位论文 21 图 3-2 所有模块均在 altera 公司的 cycloneii 系列 ep2c35 的 fpga 芯片上实 现，以 v