（电路与系统专业论文）亚波长光刻条件下集成电路可制造性设计与验证技术研究[电路与系统专业优秀论文].pdf

浙江大掌博士论文 擅要 摘要 从0 1 8 u m 技术节点开始，半导体制造工艺中广泛采用了所谓“亚波长光刻”技术。 在该种技术下生产的集成电路特征尺寸小于光源波长。亚波长光刻的使用，导致掩 模图形和硅片表面实际印刷图形之间不再一致。版图图形转移过程中的失真，将会 影响最后产品的性能参数，并降低集成电路的成品率。分辨率增强技术在亚波长光 刻条件下的集成电路设计制造中已普遍采用，并能够部分解决集成电路的可制造性 问题。但随着亚波长光刻技术进一步向极限迈进，有关集成电路的可制造性和成品 率的新问题不断涌现，当前全世界集成电路工业界和学术界对此予以重点关注。 论文即针对这一类新问题开展研究，其内容为超深亚微米和纳米级集成电路可 制造性设计和验证中的理论和应用，主要围绕亚波长光刻引致的可制造性问题展开。 论文介绍了集成电路物理设计和光刻工艺的基本技术背景，介绍了经典的光刻模拟 基本算法和投射成像软件的算法和实现。提出了一种适用于超深亚微米和纳米级集 成电路实际生产的光刻模型建模和优化的基本框架，包括光学成像、光刻胶和蚀刻 模型。根据该模型框架，提出了数种快速的光刻模拟算法，包括空间稀疏点和密集 点快速成像的算法。以模型框架和模拟算法为基础，论文提出了一类o p c 算法和工 具语言框架，以及可制造性图形模式检查的方法和应用。论文还提出了一种用于亚 1 0 0 纳米标准单元可制造性设计的新流程，基于该设计流程完成了一组亚1 0 0 纳米 标准单元的设计和流片。 关键词：光刻仿真：光学邻近效应；可制造性设计；光学邻近校正：版图验证 浙江大掌博士诧支 前言 刖舌 o 1 集成电路设计和制造技术 在进入信息时代的今天，以个人计算机和互联网为代表的现代信息科技已经渗 透到了人们生活的各个领域，而且正极大地改变着人类工作生活的方式。电子信息 产业已成为世界第一大产业。集成电路作为信息技术的核心器件，其应用涉及到生 产和生活的各个方面，也因此成为了当今信息社会发展的重要物质基础。 从1 9 5 8 年诞生以来，集成电路的发展经历了小规模集成( s s i ) ，中规模集成 ( m s l ) ，大规模集成( l s i ) 的阶段，目前已进入超大规模集成( v l s i ) 和甚大规模集成 ( u l s i ) 的阶段，系统芯片( s o c s y s t e mo nc h i p ) 的时代也已到来。i n t e l 公司的创始人 之一g o r d o nm o o r e 曾预言，v l s i 的集成度每隔十八个月就翻一倍。集成电路过去 四十多年的发展几乎完全遵循这一论断。而且乐观的研究表明，这种发展速度至少 还可以再维持1 0 年以上。以最常见的个人计算机微处理器为例，现在市场上的主流 产品，如i n t e l 公司的3 2 位微处理器p e n t i 岫i v ，其芯片内集成的晶体管数目已经 达到5 0 0 0 万以上，工作频率超过了3 g h z 。2 0 0 5 年初的商业化半导体芯片主流制造 技术已经达到0 1 3 u m 线宽，预计今后将很快发展成熟到9 0 n m 和6 5 n r n 以下，从而 标志着集成电路工业已进入了纳米级时代。在i t r s ( i n t e m a t i o n a lt e c h n 0 1 0 9 y r o a d m a pf o rs e m i c o n d u c t o r s ) 给出的从1 9 9 5 年到2 0 1 6 年世界i c 工艺发展趋势数据 中，我们可以清楚的看到：制造工艺不断提高，线宽迅速减小，芯片上集成的晶体 管的数目不断增加，芯片结构日益复杂，面积不断增大。【1 1 r s 0 1 】【1 t r 8 0 3 】 当前集成电路有两个发展方向，一是依靠特征线宽的不断缩小使集成密度和速 度不断提高，功耗不断降低，以制作出功能更强、性能更好、用途更广的i c 芯片： 二是朝将复杂系统集成在单芯片上的s o c 方向发展，即单一芯片的功能同趋强大。 不管集成电路的发展方向如何，都离不开集成电路工艺的发展。根据按比例缩小原 理( s c a l i n gd o 、v np r i n c i p l e ) ，特征线宽越窄，在电路器件面积减小的同时它消耗的功 率也随着降低，整个i c 电路芯片的工作速度也相应越来越快。因此，集成电路工艺 都以特征线宽作为其发展的标志。图0 1 即为i t r s 2 0 0 1 对m p u ga _ t e l e n g t l l 和d r a m h a l f p i t c h 两项标志尺寸减小的趋势的预测。 从集成电路的设计到掩模版的制造最后到芯片的生产完成有一套基本的工业流 程。图o 2 为当前该流程的一个简要描述。在每一步过程中又包含了若于处理步骤， 各处理过程与处理步骤之间相互约束，相互配合，保证了芯片设计生产的顺利完成。 这其中和论文有密切关系的过程和步骤将在后续篇章中进一步描述研究。 浙江大掌。p 尊哇m ：赶 前言 i t r sr o a d m a pa c c e i e r a t i o n 一2 0 0 1p r o p o s a i 集成电路物理设f 图o 1 i t r s 技术发展路线图 系统规范说明 j 行为设计验证 j l 逻辑设计验证 i l 电路综合布局布线 u l 版图设计修改验证 u l 掩模处理生成检查 修复 l 可一 硅片光刻制造过程 1 广一 硅片检验封装测试 图o 2 集成电路设计和制造基本流程 精密复杂的硅片制造过程保证了集成电路芯片的高性能与高成品率。一般来说， 硅片的制造过程( p r o c e s s ) 中将重复采用氧化( 0 x i d a t i o n ) 、光刻( p h o t o l i t h o 伊印h y ) 、掺 渤l邑御伽；：；窨船舱船侣o re。掣计掌。罡譬i点基 浙江大学博士论文前言 杂( d o p i n g ) 等工艺方法。其中光刻工艺是最重要的一个环节，它是将光学图像复印与 材料的物理化学腐蚀相结合的种表面精细加工技术，主要包括氧化( o x i d a t i o n ) 、涂 胶( r e s i s tc o a t i n 曲、曝光( e x p o s u r e ) 、显影( d e v e l 叩m e n t ) 、烘烤( b a l ( i n g ) 、蚀刻( e t c h ) 和去胶( r e s i s ta s h i n g ) 等等步骤。光刻过程的任务是实现掩模版上的图形到硅表面各 层材料上的转移。 m o o r e 定理是否能在今后1 0 年或更长的时间内得到延续，从重要的工艺角度来 讲，其挑战主要来自于光刻技术、晶体管制造技术以及互连技术三个方面；从系统 和逻辑设计的角度讲，有高抽象层次设计、i p 核重用和软硬件的协同设计等挑战； 而随着集成电路技术的发展，系统复杂度增高，特征尺寸缩小，制造设备成本呈指 数级增长，工艺制造一方留给集成电路设计一方的设计裕量事实上在不断减小。多 种全新工艺步骤的引入和快速发展，新的约束条件的增加，以及制造工艺中系统性 ( s y s t e m a t i c ) 、参数性 a r a i t l e 们c ) 和随机性( r a n d o m ) 的误差影响，使得介于逻辑设计 和工艺制造之间的集成电路物理设计面临了更大的压力。物理设计不仅要实现功能 设计、逻辑设计和电路设计的结果，而且要优化面积、速度等诸多因素，现在更要 综合考虑在制造阶段面临的工艺条件的各种约束，这已经成为集成电路设计和制造 技术中的一个前沿课题。【l “”l o 2 集成电路设计自动化技术 集成电路的飞速发展，一方面需要制造工艺迅速更新的支持，另一方面也得益 于集成电路设计技术的不断进步。如图o 2 所示，超大规模集成电路r v l s i ) 的设计可 以分为系统规范说明( s y s t e ms p e c m c a t i o n ) 、功能设计( f u l l c t i o nd e s i g n ) 、逻辑设计 ( l o g i cd e s i g n ) 、电路设计( c i r c u i td e s i g n ) 、版图设计( l a y o u td e s i 印) 、设计验证( d e s i g n v e r i 打c a t i o n ) 等若干过程。在集成电路工业进入超深亚微米和纳米级以后，集成电路 设计又面临了多方面的挑战，从微观上来说主要有如下几点：1 ) 超高速工作频率； 2 ) 功耗问题和电源线压降；3 ) 互连问题；4 ) 噪声和交叉干扰；5 ) 可靠性和可制 造性；6 ) 时钟分配方案等。而从宏观上来说，则有这样一些挑战：1 ) 上市时问缩 短；2 ) 设计的复杂度；3 ) 更高程度的抽象级别；4 ) 设计复用和i p 模块，可移植 性问题；5 ) 系统芯片s o c 的实现；6 ) 工具间的协同性等问题。 随着集成度和设计复杂度的不断提高，电子设计自动化( e d a ) 和计算机辅助设 计技术( c a d ) 的重要性日益突现，单纯的人力设计不能应对面临的如此众多的挑战。 所有集成电路设计所面临的挑战都要求在设计中更大程度地发挥计算机辅助设计方 法的应用。然而，目前的设计技术事实上落后于工艺技术大约两代的发展水平，这 很可能成为制约集成电路技术进一步发展应用的瓶颈。因此电路更小尺寸和更大规 模集成所带来的挑战，很大程度上也成为设计技术领域特别是设计自动化技术领域 的问题，同时也是难得的机遇。 在整个集成电路设计过程中，物理设计是至关重要的一环，它包含了版图设计， 是在几十平方毫米的硅片上最终规划实现线条只有几十纳米的上百万个器件的整个 浙江大掌博士论文前言 电子系统的过程。物理设计是v l s t 设计中最复杂，也是最费时的一步，它要把每 个元件的电路表示转换成几何表示。同时，元件间的连线也要被转换成几何连线图 形，并要符合与制造工艺有关的设计规则的要求。在传统的设计自动化过程中，版 图设计是连接设计和生产的桥梁，新型技术的产生正在改变这种情况，特别是在集 成电路的可制造性成为一个世界性的研究热点以后，新的e d a 技术和工具将改变集 成电路物理设计的内涵，并带来新的可制造性设计方法和步骤。 o 3 纳米级时代的可制造性问题 半导体工业进入到超深亚微米时代后，设计的规模越来越大，复杂度越来越高。 从0 1 8 嘲技术节点开始，制造工艺中更采用了所谓“亚波长光刻”技术。以9 0 m 和 6 5 哪节点为例，采用的a r f 光源波长为1 9 3 n m ，而所制造产品的特征尺寸还不到光 源波长的一半。集成电路的特征尺寸接近曝光系统的理论分辨率极限，光刻后硅圆 片表面成像将产生明显的畸变，从而导致光刻图形质量的严重下降，这一现象预计 图0 3 光刻系统示意 将持续到3 2 n m 节点以后。【l “刮 采用光刻机对载有集成电路版图的掩模进行光刻是目前集成电路制造工艺的主 要手段，图o 3 即为目前光刻系统的示意图。从图中可以清楚看出，光刻过程实际 上是光源投射的光线透过掩膜版在硅片上成像的过程。在影响：笛片制造过程的工艺 参数中，光刻系统的光学特性是最主要的，其中光源的极性、投影光的光波波长和 投影光的相干度等都是关键的光学参数。在制造工艺流程中需要准确选择、严格地 控制光刻系统的各项参数，以保证芯片的性能与成品率。 正如上图所示，投影光透过掩模图形传播到硅片上的光刻胶后，能在硅片上得到 与掩模图形相关的光刻图形。掩模图形对光波来说，相当于传播路线上的障碍。根 据光的传播原理，光波通过掩模版时会发生衍射和干涉现象，因此实际投射到硅片 上的光强分布是衍射光波的迭加效果，它与掩模图形并不是完全相同的。 当障碍的尺寸远大于光波波长时，由衍射产生的图形偏差可以忽略不计。也就 是说，当掩模版图形尺寸( 集成电路的特征尺寸) 远大于光刻波长时，硅片上通过 曝光形成的光刻图形与掩模版图形基本相同。但在超深亚微米和纳米级工艺下，集 浙江大掌博士戗 支 前言 成电路的特征尺寸已经小于光刻波长，在这种情况下，光波的衍射效果将非常明显， 硅片上光刻图形与掩模版图形之间的偏差不再能够忽略。随着集成电路特征尺寸不 断地减小，芯片集成密度不断地提高，这种光刻图形的变形与偏差变得越来越严重， 开始成为影响芯片性能和成品率的重要因素。图o 4 是集成电路大生产工艺过程所 用的光刻光源波长与所制造的特征尺寸的发展历史和未来预测趋势。可以看到，光 刻机光源的波长受制于技术发展和资金规模的限制，在可预见的未来并不能够迅速 减小【1 1 r s 0 3 】。h l t e l 公司更是在2 0 0 3 年修改了其对1 5 7 n r n 光刻技术的研发计划，准备 延续使用1 9 3 n m 光刻技术直到3 2 砌技术节点【“”j 。 图o 4 光刻波长和 最小特征尺寸逐年 演进图 工业界广泛地使用了亚波长光刻技术，但不可避免的，亚波长光刻的结果相对 于原始版图会发生畸变现象如边角圆化，线端缩短，线宽偏差等。这些图形失真现 象最终将造成集成电路电学特性的偏差，从而影响产品的功能、性能和成品率。分 辨率增强技术( r e t ) 能够在一定程度上解决亚波长光刻中的失真问题。广义的讲，当 前集成电路发展中的可制造性问题来源于工艺制造过程本身的约束限制以及系统 性、参数性和随机性误差，其定义的覆盖范围相当广泛，并且还在不断的变化之中。 目前认为比较重要的可制造性议题有： 天线效应规则一a n t e n n ar u l e s 叠层通孑l 最小区域规则一m i n i m u ma r e ar u l e sf o rs t a c k e dv i a s 化学机械抛光区域填充规则c m p ( c h e m i c a lm e c h a n i c a lp o i i s h 血g ) a r e af i l l r u l e s 亚波长光刻下光学邻近校正效应和验证l a y o u tc o r r e c t i o n sf o ro p t i c a l p r o x i m i t ye f i f e c t si ns u b w a v e l e n g t l ll i t h o g r 印h y ；a s s o c i a t e dv e r i 疗c a 廿o ni s s u e s 上述这些议题的核心问题是以图形模式为中心( p a 牡e m c e n m c ) 的成品率下降 ( y i e l dl o s s ) 问题，这其中亚波长光刻是可制造性问题最主要的根源i p i t 。“”i o5 1 。本论 文即对以亚波长光刻为中心的可制造性设计和验证技术开展研究。 浙江大学博j 曲文 前言 面对集成电路的可制造性问题，在集成电路的设计过程中，另外不得不增加新 的设计方法和验证方法，以保证所设计的产品能够被制造，而且不会由于制造过程 的因素而产生较大的功能、性能和成品率方面的负面影响，而造成重大经济损失。 这就是所谓的“可制造性设计”( d f m d e s i g nf o rm a l l u f a c t u r a b i l i t y ) 。由于可制造性 问题的不可避免性，目前已成为集成电路设计中的一个重要考虑因素，其它一系列 的相关设计技术如标准单元的设计技术等也因此而面临着重大的挑战。 0 4 分辨率增强技术 为了解决亚波长光刻所带来的问题，业界提出并采用了分辨率增强技术( r e t ， r e s o l u t i o ne r l 姗c e m e n tt e c l l l l 0 1 0 9 y ) ，这其中主要包括了离轴照明( o a i ，o 昏a x i s 1 1 l u m i n a t i o n ) ，光学邻近校正( o p c ，0 p l i c a lp m x i m i t yc o r r e c t i o n ) ，移相掩模( p s m ， p h a s es h i r e dm a s k ) ，次分辨率辅助图形( s r a f ，s u b r e s o l u t i o na s s i s t 趾c ef e 籼e ) 等 方法。大多数r e t 方法都对掩模的形状和相位进行一定程度的改动，从而达到提高 图形转移质量的目标。图0 5 显示了原始版图和0 p c 修正后版图的仿真结果，从结 果中可以看出，经过0 p c 修正后光刻畸变有较大改善。 图o 5 原始版图( 左) 和o p c 修正后版图( 右) 的仿真结果 从目前的研究和使用结果表明，分辨率增强技术中的掩模补偿技术最基本的是 两种形式：1 ) 改变掩模i 訇形( 0 p c ) ；2 ) 改变掩模相位( p s m ) 。两种技术的目的都是 为了在已有的集成电路生产工艺设备基础上制造出更小的特征尺寸，且制造出的电 路和设计的电路在功能上保持一致。o p c 的基本做法是，根据光学设备的参数和实 际光刻结果的数据，对掩模作出预测性的校币，从而减小由于光的衍射和光刻胶曝 光显影蚀刻后带来的图形非线性失真的程度。p s m 的基本作法是在掩模生产过程中 在掩模的某些特定区域加上一层1 8 0 度，9 0 度或其它度数和定透光率的移相膜， 从而使得硅圆片上关键图形边缘的光场衍射可以相互抵消，保持图形轮廓的清晰度。 o p c 过程中采用了光学逆设计的优化思想，其校e 策略大致可分成两种：一种 是基于模型的o p c ( m o d e l _ b a s e d ) ，另一种是基于规则的o p c ( r u l e - b a s e d ) 。基于模 型的o p c 是依据模拟得到空间光强分布或光刻胶的二维轮廓，利用迭代算法或类似 的数学模型，反推出可补偿邻近效应偏差的掩模结构，并用修j 下后的掩模图形来成 像，评 x 囊墓薹薹嚣i ? 蔓蠹毫蠢盏蠢萋 ( 罐? l ；垂棼鼍誊0 j ；藉羹羔羔萎i 引i 妄妻蓦薹 ：壹i j 曼_ j 童掣垂耋；j 亏i i i 蓝量! ! j 葶争i 童；j 毒蛊? 宁i 雩! - 妻霆嚣；i 董 i 囊二l 篓i ；i l # # ll i i i j i 娶莘i 乃冬i 害i i i ；薹j 簿畦疆! i j 基省j i 藿l 萋割j 萋l i 雏i ：三；自彗i 墨：l 目# t 董i 磊；l # 乎 亨 i l 誊i 誊i 三一；| 鼙二凳舅墨；：j 量二i 靠! ； ，? 朝晕鏖羲 蠢j 下喜重；| 薹i i 彝；主警誊誊i 主j _ 彳察争寞睡；篓亭毫；蓑星妻i 浙江大掌博士论文第一章集成电路物理设计、光刻制造工艺和成像械r 拟 第一章集成电路物理设计、光刻制造工艺和成像模拟 1 1 集成电路物理设计 集成电路从设计到制造的基本工业流程在前言部分已有所介绍。集成电路的物 理设计是指将集成电路的逻辑功能优化映射到网表级别，最后到达几何级别的版图 表达。图1 1 则显示了最新的集成电路设计过程中各个步骤的进一步分类情况。对 集成电路设计d 订端和后端的划分随着集成电路设计流程的演化而一直在相对的变化 之中，如布图规划( f l o o 甲l 蛐i n g ) 在传统的自上向下( t o p d o w n ) 集成电路设计流程中 一直被确定为后端设计的一部分，但随着时序收敛性问题( t i m 访g c l o s u r e l 的严重化， 在图1 1 所示的流程中f 1 0 0 叫a n n i n g 被移到了前端设计之中。而从逻辑设计和物理 设计分类的角度讲，f 1 0 0 r p l 锄i n g 仍应被认为是物理设计的一部分。从i t r s 2 0 0 3 的 预测中可以看到，随着时间的演进，集成电路设计中前端和后端的分类界限将日渐 模糊，从设计者的角度来看，逻辑设计和物理设计也将逐步融合到统一的工具界面 之中。其发展趋势可以参看图1 2 。l k “删 图1 1 集成电路设计步骤 虽然从设计者角度看，集成电路设计过程会逐步一体化，也许会采用如在 a s p d a c 2 0 0 5 上m 姆n a 公司c e 0r a j e e vm a d h a v a n 所声称的新一代s i l i c o nc o m p i l e r 那样的形式完成一体化的设计州e w 5 0 5b 1 ，但从具体实现的角度讲，集成电路的物理设 计仍需依据图1 1 所表示的步骤进行具体的拆分分析。 可制造性设计问题的来源是制造工艺的限制。来自制造工艺的信息在集成电路 浙江大掌博士论文 第一章集成电路物理设计、光客制造工艺和成像模拟 设计过程中有几个具体的引入路径，分别是标准单元库( c e l ll i b r a r y ) ，设计规则 ( d e s i g nr u l e ) ，工艺文件( t e c hf i l e ) 和器件模型( d e v i c em o d e l ) 。其中标准单元库是由 单元设计厂商针对专门的制造工艺流程所设计的基本逻辑，存储器单元与模块，在标 准单元的设计中需要考虑可制造性的因素，这在本论文中将专门分篇章讨论。除去 标准单元的可制造性，当前集成电路物理设计中的一些可制造性约束，如天线效应 规则、叠层通孔最小区域规则、c m p 区域填充规则等都以设计规则的形式由工艺设 计者向芯片设计者提供，这些规则正变得越来越复杂，其种类和数量越来越多。从 图1 1 可以看到，设计规则的验证主要在d r c e r c 步骤上，而以这些规则指导约束 的设计则在d e t a i l e dr o u t i n 岛g 1 0 b a lr o u t 血g 甚至更高层达到p l a c e m e n t 等步骤上出 现，如天线效应可以通过换层布线或插入二极管来解决。 。= 1 蛋 黜帼 篙帼 图1 2 集成电路设计流程的演化( i t r s - 2 0 0 3 ) 连接工艺制造和集成电路物理设计的重要一环是版图的设计规则检查。版图验 证的工具有设计规则检查器d r c ( d e s i g nr u l ec h e c k e r s ) 和版图提取器( e x t r a c t o r s ) 。 d r c 和可制造性有密切的关系，它被用来校验版图在几何上是否违背了生产工艺所 要求的间距和尺寸规则，图1 3 示意性地说明了这样一些版图设计规则，如金属1 层( m e t a l 一1 ) 或多晶层( p o l y ) 上两条线之间的最小间距；n ( p ) 型衬底( s u b s t r a t e ) 和多晶层 图形之间的最小交迭等等。这些规则是由生产厂家根据工艺而制定的，在版图设计 时必须遵守。违背规则，很可能将导致芯片制造时出现错误。i “洲b o 靠0 0 】 传统上版图设计规则来自于两种约束，即分辨率( r e s o l u t i o n ) 和对准( a l i 鲫m e n t ) 精度，分别对应于版图同层内和层与层间的设计规则。实际上随着工艺步骤的门益 浙江大学博士论文第一章集成电路物理设计、光刺制造工艺和成像模拟 复杂，版图设计规则具有更复杂的成因，如为进行c m p 所要求的大面积区域的图形 密度均匀性规则，生成l d d ( l i g h t l yd 叩e dd r a i n ) 器件的注入覆盖规则等等。天线效 应规则也是这样一个典型的规则。如前面章节所介绍的，亚波长光刻现象对集成电 路工艺产生了巨大的影响，对设计规则的影响尤其如此，特别是亚波长光刻的非线 性本质，使得用几何规则准确描述约束变得非常困难。 图1 3 版图几何设计规则示例 由于影响设计规则因素的众多，在制定设计规则时不得不依靠多次实验测量， 包括流片统计，来确定规则的种类和参数。而在确定规则类型和参数时，又不得不 面对这样的耿舍选择( t r a d e o m ：如果将规则定义过严，就可能造成集成电路设计的 面积上升、性能下降，而定义过松，则会影响到产品的成品率乃至引起功能错误。 特别在亚波长光刻条件下，由于周围图形环境对光刻结果的影响度增加，很多极端 情况( c o m e r c a s e ) 的出现并不能在工艺设计时进行精确预测，在版图设计完成后r j l t 的使用又进一步使问题复杂化，而这类复杂的问题用简单的几何规则也难以概括完 全。其引起的后果是，目前的设计规则已经变得非常的复杂，而且为了求得面积和 性能的指标，并不能完全保证满足设计规则的版图在制造后具有良好的成品率。在 与世界范围内的集成电路生产和设计厂家接触中发现，上述现象已成为今天普遍面 临的问题，在今后的技术节点上会变得愈加突出。该问题在后续标准单元设计的章 节中会再次涉及。 以下是一个1 3 0 m 设计规则实例，仅仅对g a t e 一层来说，来自于工艺实验的设 计规则就有1 6 条，其复杂的成因往往和亚波长光刻有关。在9 0 1 1 n 1 节点上，一套成 熟的设计规则集更是包含多达上千条规则。下例中g t 代表g a t e ，c t 代表c o n t a c t ， a a 代表a c t i v ea r e a 。 m i n i m l i i l l 、v i d t h o f a g tr e g i o n f o r c h a n n e l l e n g t h o f l 2 v m o s i so 1 3 啪 浙江大掌博士论文 第一章集成电路物理设计、光刻制造工艺和成像模拟 m i l l i m u m 埘d t ho f a g tr e g i o nf o rc h a n l l e ll e n g t l lo f 2 5 vm 0 si s0 2 8 m i n i m u mw i d t ho f ag tr e 西o nf o ri n t e r c o m e c t si s0 1 3 m m i n i m u ms p a c eb e 帆e e n 似o1 2 vg tr e 西o n so na a 州t h o u tc to r b u t t i n gc t i n t i l es p a c e i s0 1 8 m i n i h l u 工1 1s p a c eb e t w e e nt w o2 5 vg tr e g i o n s o na a 谢m o mc to r b 吡i n gc t i n m es p a c e i s o _ 2 5 m i n i m 啪s p a c eb e 抑e e nt 、v og t s o nf i e l do x i d ea r e ai so 18 m i n i m 啪s p a c eb e t w e e na a a n dg to nf i e l do x i d ea r e ai s0 0 7 m i n e x t e n s i o no f a ae 起eb e y o n dg t i s0 2 3u l i l m i n i m u me x t e n s i o no f g tb e y o n d a a t o f 0 仃np o i ye n dc 印i so 1 8 a l lg t 1 i n ee n dp a t t e m sh a v et ob er e c 恤g u l 札 m i n i m 咖谢d t ho f 4 5b e n tg t o nf i e l do x i d ei s0 1 6 t h em i n 1 e n g t ho f t h i sb e n t ( 玎p a n e mh a st ob ea tl e a s t0 3 9 m a x i m u ml e n g d lo f p o i yb e t w e e n t w oc o m a c t si s5 0 u m m i n i m u m ( 汀d e n s i t y m u s tb eg r c a t e rt 1 1 a n14 n e i t l l e r4 5n o r9 0d e g r e eb e n tg t o na ai sn o ta l l o w e d p 0 1 yl m e sm u s tb ei m p l a n t e dw i n ln + o rp + i m p i a l l t m i n s p a c eb e t w e e n t w op a r a l l e lp o l y1 i n ew 胁o n eo r b o t i ll i n ew i d m = 0 1 2 8i s 02 s 1 2 光刻工艺过程 、 现代集成电路制造过程包含了几百个具体工艺步骤，这些步骤大致上可以分为 三个种类，即 图形转移：包括光刻( l i t h o g r a p h y ) 和蚀刻( e t c h i n g ) 层形成：包括氧化( o x i d a t i o n ) 、沉积( d e p o s i t i o n ) 和金属化( m e t a l i z a t i o n ) 层修改：包括离子注入( i o ni m p l a i l 扭t i o n ) 和扩散( d i f n j s i o n ) 和亚波长光刻有密切关系的是图形转移工艺。光刻是在硅片表面根据设计的图 形模式形成特征( f e a t u r e ) 的过程。光刻胶( p h o t o r e s i s t ) 为辐射敏感材料，正胶和负胶 分别对应于在曝光( e x p o s u r e ) 和显影( d e v e l o p m e m ) 后胶体是否被从硅片表面去除还 是保留在硅片表面。辐射源可以是可见光、紫外、深紫外、x 射线或是电子束、离 子束。曝光过程可以是并行过程如接触式、投射式曝光，或者是顺序过程如电子束 扫描。由于并行过程的商生产率，当今集成电路制造工业中普遍采用的是以深紫外 曝光为基础的并行投射式光刻技术。本论文也仅限于讨论此类曝光技术。 光刻胶经光刻后形成光刻胶图形，蚀刻是将光刻胶图形转移到下层材料上的过 程。蚀刻过程可能依靠化学反应或是物理破坏进行。比如湿法蚀刻就是将 k r r 曲 环境中将气体在固定方向上加速冲击去除下层表面材料的过程。光刻和蚀刻两个图 第一章秦成电路物理设计、光刻制造工艺和成像模拟 1 3 光刻成像系统 光学成像是光刻机的主要功能，是集成电路版图从掩模到硅片转移过程的开始。 光刻机的主要部分是光刻光源和光学透镜系统，加上掩模和光刻胶就构成了光刻成 像系统的基本框架。图1 6 展示了当今投影式光刻机的基本原理。 光刻胶表面的曝光光强被称为“空间像”( a e r i a li i n a g e ) 。在光刻成像过程中， 决定在光刻胶上所成图象质量的一个决定因素是光刻光源特性，可以用光源的波长、 光源的部分相干系数、光源的形状和透镜的数值孔径等参数来描述。光刻光源都是 具有同一波长的单色光，可采用4 3 6 1 1 n l 和3 6 5 n m 的紫外线( u vu l t r a o l e t ) ，2 4 8 m 和1 9 3 脚的深紫外线( d u vd e e pu v ) ，以及1 3 m 的极紫外线( e u v ，e x t r c m eu v ) 。 如前言部分介绍，从1 3 0 m 到3 2 啪节点都将采用波长为1 9 3 m 的m f 准分子激光 光源。 l 培h ts 。u 托e u v lp u v e u v l 手 a p 锚如鼯c k 。n 【簿，8 挑l 瓤，q u 她m d 。 l 吾 c 。n a e n s 幽n s 。 ，j 2 p h 。【。m & s k ( b n a 哆，p b a 蜷s 蝴l 驾) m ：l p 咧e 瞰。n k n s w 】_ 卜j 。m 鹣d n gl 荨 图1 6 当今投影式光刻机基本原理图 聚合透镜组( c o n d e n s e rl e n s ) 的功能是将光源发出的光线形成平面波，即形成科 勒照明( k 曲l e ri i l u m i n a t i o n ) 。通过聚合透镜组，掩模可以被均匀地照亮。在实际生产 中非理想的平面波将导致成像中的相位误差，影响图象质量。光源的部分相干系数 ( p a r t i a lc o h e r e n c ef a c t o r ) 是成像系统的一个重要参数，其定义如下： s i g m a ( o ) 2 n a c n a p( 1 1 ) 其中n a c 为聚合透镜的数值孔径，n a p 为投射透镜的数值孔径。数值孔径 n a m 啪e r i c a la p en i 】r e ) 被定义为最大投射角的正弦值。可以想象的是当聚合透镜数 值孔径极小时，平面光源缩为点光源，s i 舯a = 0 ，则整个成像系统中的等效光源可认 为是完全相干光源；而当聚合透镜数值孑l 径极大时，s 垃m a 趋向无穷，为非相干光 源照明。在实际生产中，聚合透镜的数值孔径不会超过投射透镜的数值孔径，因此 s i g m a 在o 到1 之间。图1 7 显示了使用不同的部分相干系数s i g m a 照射突变边缘后 形成的光强分布，为了在边缘尖锐度和过冲度之间取得平衡，实际工艺中s i g m a 往 往耿在0 _ 3 到0 9 之间。i o t 0 0 1 。7 9 】”“”。一8 j 浙江大掌博士论文 第一章集成电路物理设计，光刻制造工艺和成像模拟 r d 雒i 增e d 群p 嘶雌锄瞳m j 图1 7 不同部分相干系数光源的成像效果示意 除了改变光源的部分相干系数外，改变光源的形状也能够调整成像特性。一般 可以在光源和聚合透镜之间加一个特定的图型做为光刻光源的波前过滤器，比如形 成环型照明或四极照明( q u a d r a p 0 1 ei l l u i n i n a t i o n ) 。这类离轴照明( o a i ) 方式可以进一一 步改变光源的部分相干性，通过特定的空间域滤波，提高成像后光强反差，增大焦 深( d o f d 印t h o f f o c u s ) ，目前已广泛用于亚波长光刻中。 光刻成像系统中的设计信息载体是掩模( m a s k ) 。掩模一般以石英等透明硅化物 覆盖以铬( c h m m e ) 制成。根据掩模外场是否透明，可以分为亮场( c l e a rf i e l d ) 和暗场 ( d a r kf i e l d ) 两类。亮场掩模上的图形不透明，而暗场掩模上图形透明，具体选用哪 种形式，根据配合的光刻胶的正负极性等，在设计工艺时确定。目前工业上常见的 情况是制造集成电路不同的层次可以选用完全不同的种类。掩模一般由电子束 ( e b e 锄) 刻写成，采用实际硅片上图形尺寸的4 倍或5 倍大小，再经投影缩小成像。 目前掩模刻写( m a s kw r i t i n g ) 数据量巨大，速度慢，刻写和修复的成本均极高。9 0 m 工艺下一层关键掩模的制造成本达数万美元，而生产一种9 0 n m 集成电路需要关键、 非关键掩模在3 0 层左右，因此总成本可能接近百万美元。 i t 黔0 3 l 根据工作原理的不同，掩模又可以分为两个种类，即黑白( b i n a r y ) 掩模和移相掩 模( p s m p h a s e - s h i n i n gm a s k ) 。其不同点在于黑白掩模由完全透明和完全不透明的 两种区域构成，而p s m 可能有完全不透明的区域，但其完全透明区域则是由：1 ) 类似黑自掩模的透明区域和2 ) 光线经过后电场相位相对于上述区域发生1 8 0 度改 变的区域，这两种区域构成。两种掩模的比较示意见图1 8 。有关p s m 的更详细介 绍可以参考有关文献如f k l ”m 。一8 i t 8 8 0 3 1 ，而论文的后续章节中也会有所深入。 者鼍|一1舅葛j 浙江大掌博士论文第一章集成电路物理设计、光刻制造工艺和成像模拟 图1 8 黑白掩模和移相掩模的比较 在掩模和硅片之间的是光刻机投影系统。如图1 6 所示，这是一个m ：l 的缩影 系统。每次曝光的光场面积约几个平方厘米。为了完全曝光目前主流的2 0 0 或3 0 0 毫米直径硅片，需要有非常精确的机械步进系统。一台主流光刻机的造价在千万美 元量级，每小时可以完成数十片硅片的曝光。投影系统的主要技术参数有投影透镜 的数值孔径n a p ，和与之相关联的焦深d o f ，二级效应参数有多种像差( a b e h a t i o n ) 等。由于机械结构限制，图1 6 中的透镜组内孔径滤波( i n l e n sf i l t 甜n 曲尚不多见。 光刻成像最后将形成在光刻胶表面的光强分布。光刻胶一般由树脂( r e s i n ) 、感 光剂( p a c ) 及溶剂( s 0 1 v e n t ) 等不同的材料混合而成。其中，树脂是粘合剂，它主要决 定光刻胶的机械化学特性如沾附率、抗蚀刻能力等，感光剂是一种光活性极强的化 合物，在经光照后可以改变整个光刻胶的溶解特性。感光剂在光刻胶内的含量与树 脂相当，两者同时溶解在溶剂中，以液态形式保存。光刻胶的主要指标有， 感光速度- p h o t o s p e e d 粘稠性v i s c o s i t y 衬底粘附度a d l l e s i o n 热稳定性一t h e m a ls t a b i l i t y 抗蚀刻能力。e t c hr e s i s t a n c e 抗污染能力一c 0 n t a m i n a t i o n 搁置寿命s h e l f _ 1 i f e 针孔密度p i n h o l ed e n s i t y 导电放电能力一c h a r g i n g 17 浙江大掌博士论文 第一幸集成电路物理设计、光刻制造工艺和成像模拟 被处理能力e a s eo f p r o c e s s i n g 光刻胶的主要性能由如图1 9 所示的对比度曲线描述。图中x 轴为曝光能量的 对数值，y 轴为曝光后不能被溶解的光刻胶厚度的百分比。两条曲线分别代表了正 胶和负胶的对比度特性。曲线的大体斜率为该种光刻胶的对比度( c o n n m t ) 时“蚰9 5 1 。 曝光能量又可称为剂量( d o s e ) ，等于曝光光强度和曝光时间的乘积，其基本单位为 m r c m 2 。 o 墨缸d 瓣簪睇弦r 疏l 口“ 书 臻s l n8 p p k 髓 蝴 南 b o s n b & l 上龄n l h 谴c x p o 撇c # 粼锄嚣 图1 9 光刻胶对比度曲线 ip o d 社l p m o mb a 蜒 ，_ “_ _ 。_ _ - “。_ 。_ _ - 。 一一轰一 | 旦竺要等翌翌i 厂1 磊蕊磊i 图1 1 0 光刻胶在曝光前后的操作步骤 光刻胶在曝光前后的操作步骤可以参看图1 1 0 ，有关各个具体步骤的详细说明 可以参看有关文献卧砌9 5 j 【p 1 “删】。可以看到，该工艺过程中具有相当多的步骤如 前后烘烤等，每个工艺步骤都有多种独立参数比如温度、时间、浓度等可以调整。 当前先进光刻工艺巾所使用的d u v 光刻胶基本材料本身就在快速发展变化中， 而新推出使用的光刻胶应用技术种类更为繁多，而且在当今的新工艺中都得到了广 泛的采用。以下列出了一些值得提到的和论文研究内容有关的光刻胶工程技术，并 给出简要的说明。 对比度增强层( c o n 由m s te 1 1 h a n c e m e n tl a y e r ) 是在光刻胶顶部涂上一层光敏材料， 该层材料在曝光过程中就会由不透明变成透明，光线在透过该层材料后再进入 光刻胶。可以看到，使用这样一层材料薄膜后，光刻胶中的光强对比度可以增 夏一镕u点喾基-2毯一l磷 浙江大学博士论文 第一章集成电路物理设计、光刻制通l 工艺和成像模拟 大。曝光时间需要增加，但成像时焦平面可设在光刻胶顶层，常见的光刻胶内 部光线吸收、反射和其它调制效应可以大大减弱。 防反射防散射涂层( a 训一r e f l e c t i v ea n da m i _ s c a n e r i n gc o 砒i n g ) 是在光刻胶底部 和衬底之间涂上一层高度光吸收光的材料，往往称为a r c ( a n t i r e n e c t i v e c o a t i n g ) 。由于光刻胶和衬底( 硅或硅化物) 的光折射系数不同，在光刻胶内部垂 直方向上将形成驻波，使曝光度在该方向上随位置而明显变化，后烘烤只能使 该现象部分减弱。而如果衬底表面不平坦的话，衬底的光反射将使得光刻胶内 光强扰动影响更加复杂。使用a r c 可以减小反射光，避免此类影响。 多层次光刻胶( m u l t i l a y e rr e s i s ts y s t e m s ) 上述两种方法事实上为双层材料光刻 胶技术。还有其它使用多层光刻胶的技术，如使用u v 光刻胶层和d u v 光刻胶 层，分别进行两次或三次针对性的曝光，而在不同的光刻胶之间甚至可以沉积 硅化物材料层，形成胶间硬膜( h a r dm a s k ) 。使用该类技术可以兼有前述两种方 法的优点，但操作步骤上会更加复杂。 化学放大光刻胶( c a r c h e m i c a l l ya m p l m e dr e s i s t s ) 和一般的光刻胶工作原理 不同，c a r 在经光照和后烘烤加热后生成强酸，成为传统光刻胶曝光后化学反 应的强催化剂，这样可以大大减少曝光剂量，提高光刻胶感光反应的灵敏度。 未来的光刻设备可能采用e u v ( e x t r e m eu l t m v i o l e t ) 、x 光、电子束、离子束等 曝光作为光刻成像的基本原理。但各项可能的技术中都还具