（电路与系统专业论文）两管脚带1024比特ROM的集成电路的研究与设计[电路与系统专业优秀论文].pdf

i ：盎交通：k 堂碰土生垃：i 垒立 摘要 该集成电路适用于电子产品上，可用于存储简单的信息，如可 作为商标；可存储一些产品的特殊信息，如可存储充电电池的信息。 经过市场调研，发现市场需求较大，主要面向手机的充电电池，也可 以用于其它相似应用中。 本电路有即数字部分也有模拟部分，因而采取全定制方式设计。 该芯片只有一根数据线，没有时钟信号，因此研究的关键是在单线 的数据传输协议下，设计整个系统。同时综合考虑功耗、面积等综 合因素。 论文介绍了电路的总体结构组成、工作过程、单线数据传输协 议以及具体各模块的具体设计及实现，并对各个模块进行h s p i c e 模 拟。对控制电路进行了版图设计。 论文完成如下工作： 1 详细分析了内部时序电路工作时的时钟的产生，以及对时间要 求较高的r e s e t 信号检测及p r e s e n c e 信号的产生，较好解决了在集 成电路设计中设计单稳态触发器时输出脉宽较小的问题。 2 详细讨论了单线数据传送协议以及电路的工作过程。 3 深入分析了内部各控制信号的作用，并对各个功能模块如命令 译码电路、c r c 、地址、r o m 、行列译码器以及敏感放大器进行了 较深入研究。 4 详细地分析了功耗，在设计中尽可能减小功耗。较深入分析了 如何在无外部电源供电情况下，芯片是如何获得能量并确保电路能 正常工作的。 通过对总电路的电路模拟，握手信号、数据的读写、命令译码、 r o m 、c r c 、地址信号等电路功能均得到验证。 关键词：单稳态触发器、计数器、译码器、c r c 、r o m 、敏感放大 、 、 器、版图 曲管脚带j 0 2 4 比特r o m 的集成屯路的研究与设计 一l ：渔至通太堂碰! 土坐位论：芷 a b s t r a c t t h i si n t e g r a t e dc i r c u i ti ss u i t a b l ef o rs o m ee l e c t r o n i c p r o d u c t s t o s t o r es o m es i m p l ei n f o r m a t i o n ，s u c ha st r a d e m a r k s i ta l s oc a nb eu s e dt o s t o r es o m es p e c i a ld a t ao fs o m ep r o d u c t s ，s u c ha st h ei n f o r m a t i o no f r e c h a r g e a b l eb a t t e r yo f m o b i l e p h o n e t h r o u g h m a r k e t r e s e a r c h ，w ek n o w t h em a r k e t i n gd e m a n di sh u g e s i n c et h ec i r c u i th a sd i g i t a lc i r c u i t sa n da n a l o go n e s ，f u l l c u s t o m e d d e s i g ns t y l ei su s e dd u r i n gd e s i g n t h i sc h i ph a st w op i n s o n eg r o u n dp i n a n do n ei 0d a t ap i n i th a sn os u p p l yv o l t a g eo rc l o c ks i g n a lo u t s i d e t h e r e f o r et h ek e yo ft h ed e s i g ni sh o wt od e s i g nas y s t e mu n d e r1 - w i r e p r o t o c o lc o n s i d e r i n g t h e p o w e rc o n s u m p t i o na n d t h e l a y o u t a r e a t h ew h o l es t r u c t u r e ，w o r kp r o c e s s ，1 - w i r ed a t at r a n s f e rp r o t o c 0 1i s i n t r o d u c e di nt h i st h e s i s t h e d e s i g n o fe v e r yf u n c t i o n a lb l o c ki s d i s c u s s e di nd e t a i l t h es i m u l a t i o ni sd o n eb yh s p i c ea n dt h el a y o u t d e s i g no f c o n t r 0 1c i r c u i ti sf i n i s h e d t h em a i nc o n t r i b u t i o n so ft h i st h e s i sa r ef o l l o w i n g 1 d e t a i l e da n a l y s i si nt h eg e n e r a t i o no ft h ew o r kp u l s eu s e di nt h e s e q u e n t i a lc i r c u i t s ，t h ed e t e c t i o no f t h er e s e t p u l s ea n dt h eg e n e r a t i o no f t h ep r e s e n c ep u l s e w e l ls o l v e dt h ep r o b l e mo fs m a l lp u l s ew i d t ho ft h e m o n o s t a b e t r i g g e r i ni n t e g r a t e dc i r c u i t s 2 d e t a i l e dd i s c u s s i o ni n1 - w i r ed a t at r a n s f e rp r o t o c o la n dt h ew o r k p r o c e s s 3 d e e p l ya n a l y s i si nt h ef u n c t i o no f t h ei n n e rc o n t r o ls i g n a l s d e t a i l e d a n a l y s i s i nt h ef i m c t i o n a lm o d u l e ss u c ha si n s t r u c f i o nd e c o d e lc r c r o m ，a d d r e s sd e c o d e r sa n d t h es e n s e a m p l i f i e r 4 d e t a i l e dd i s c u s s i o nt h ep o w e rc o n s u m p t i o ni nc m o sd e s i g na n d h o wt h ec i r c u i tw o r k sw i t h o u ts u p p l y v o l t a g e o u t s i d e t h ef u n c t i o nt h es h a k eh a n ds i g n a l s ，i n s t r u c t i o nd e c o d e r ，c o u n t e r ， c r ca n dt h et r a n s f e ro ft h ed a t ah a v eb e e nv e r i f i e d k e yw o r d s ：m o n o s t a b et r i g g e lc o u n t e gd e c o d e gc r c ，r o m ，s e n s e a m p l i f i e r , l a y o u t 两管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 l 盘空面盘堂埘士坐i 立j 佥立 前言 该集成电路适用于电子产品上，可用于存储简单的信息，如可作为商标； 也可存储一些产品的特殊信息，如可存储充电电池的信息，当充电器读出r o m 中信扈、发现电池型号不对，可拒绝充电，从而避免损坏电池。每个芯片都有唯 一的序列号，因此把它们挂在同一个b u sm a s t e r 上，可以很方便的知道产品 的型号、数量。该芯片只有两个管脚( 一根数据线，一根接地线) ，因而电路接 口简单，只需一根数据线与之相连，应用方便；具有1 2 8 字节的r o m ，可满足 一般要求。经过市场调研，发现市场需求很大，主要面向手机的充电电池，也 可以用于其它相似应用中。 如今大规模数字电路绝大多数都是用硬件描述语言设计，而该电路既有数 字部分也有模拟部分，因面采取全定制方式设计。该芯片只有一根数据线，没 有外部供电电源，也没有时钟信号，因此研究的关键是在单线的数据传输协议 下，设计整个系统。同时综合考虑功耗、面积等综合因素。最终手工完成版图 设计。 本论文课题来源于上海交大高新技术股份有限公司，设计在该公司内进行， 工作环境为s u n 工作站u n i x 操作系统，设计工具为c a d e n c e 软件，仿真工具为 i q s p l c e 软件，模型为晃锡上华0 6 u n 阱c m o s 工艺。 本论文介绍了电路的总体结构组成、工作过程、单线传输协议以及具体各 模块的具体实现，并对单个模块进行了h s p i c e 仿真。第一章介绍了d s 2 5 0 2 基 本结构与单线协议，第二章介绍了基本电路的设计，第三章介绍了内部工作脉 冲和握手信号的设计，第四章介绍命令功能的实现，第五章介绍r o m 电路的 设计，第六章介绍内部供电电源的设计，第七章介绍版图设计，第八章介绍设 计流程及工具的使用。 两管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 巍至通太堂碰t 生位论芷 第一章d s 2 5 0 2 基本结构与单线协议 d $ 2 5 0 2 有两个管脚( 一根数据线，一根接地线) ，电路接口简单，与外设相 连时只需一根数据线，应用简便：内部包括6 4 比特r o m 和1 0 2 4 比特r o m 。 6 4 比特r o m 包括8 位家族代码、4 8 位序列号和8 位c r c 。1 0 2 4 比特( 1 2 8 字 节) 可用于储存信息。 1 1 芯片组成结构 6 4 比特r o m 的组成如下图所示 图1 - 16 4 b i t r o m f i g u r e1 - 1 “b i tr o m d s 2 5 0 2 总体框架如下图所示： 图1 - 2d s 2 5 0 2 的结构框图 f i g u r e1 - 2d s 2 5 0 2 b l o c k d i a 盯a m 图中电容作为d s 2 5 0 2 的供电器件，单线功能控制部分产生内部工作所需 两管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 2 i ：邂墅通太坐颤士芏j 立论立 的脉冲，以及完成对6 4 b i tr o m 的命令操作。1 0 2 4 b i tr o m 功能控制部分完成 数据的读出、c r c 校验等功能。 1 2d s 2 5 0 2 的工作过程 1 2 1d s 2 5 0 2 的单线命令协议 d s 2 5 0 2 只有两个管脚，一是数据线，一是地线，数据是半双工方式异步传 送的，d s 2 5 0 2 是以从方方式工作，与之相连的器件便可称为控方或主方。双方 需要建立联系以便验证对方的存在，握手信号是r e s e t 和p r e s e n c e 信号。主方 发出r e s e t 信号后，从方在检测到r e s e t 信号后知道了主方的存在，于是发出 p r e s e n c e 信号，主方检测到p r e s e n c e 便知道从方的存在，于是双方建立了联系， 接下来便可以进行数据传输了。 1 ) 初始化( r e s e t 、p r e s e n c e ) 主方发出r e s e t 脉冲后( t 。) 释放数据线，转入接受模式，数据线因此被上 拉电阻( 约51 k q ) 拉为高电平。在检测到数据线上的上升沿后，d s 2 5 0 2 等 f i xt 。后发出p r e s e n c e 脉冲，拉低数据线t 。后释放，数据线由上拉电阻拉为 高电平，此时双方握手通过，下面即可发出数据进行半双工方式通信。 2 )主方检测到p r e s e n c e 后必须对6 4 比特r o m 进行如下任一操作： 1 r e a d r o m 3 3 h 该命令允许主方读d s 2 5 0 2 的8 位家族代码、4 8 位序列号和8 位c r c 即6 4 比特r o m 。该命令只能用于数据线挂一个d s 2 5 0 2 的情况。若挂多个，用此命 令会发生数据冲突。 2 m a t c h r o m 5 5 h 主方发该命令( 5 5 h ) 后跟6 4 比特r o m 序列，匹配特定的器件。只有完 全匹配的器件才会对主方读1 0 2 4 比特r o m 命令作出反应；不匹配的器件处于 等待r e s e t 状态。可用于数据线上挂单个或多个的情况。 3 s k i pr o m c c h 单个d s 2 5 0 2 时，主方可通过该命令快速进入访问1 0 2 4 比特r o m 的状态。 多个d s 2 5 0 2 时，在用该命令后读1 0 2 4 比特r o m 数据时会发生冲突。 4 s e a r c h r o m f o h 】 所有在线上的d s 2 5 0 2 在头两个读时间单元内分别发送各自r o m 中同一位 置数据的原码和反码，在第三个时间单元主方发0 或1 。假如在同一位置都为l ， 则主方读得1 0 ；若都为0 ，主方读得0 1 ：如若有0 有1 ，主方读得0 0 ( 开漏环 两管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 3 ：盎交通左兰砸土堂l 立论文 境) ，表明数据线上发生冲突，此时主方需发1 或0 来选择器件，所有未被选中 的器件处于等待r e s e t 状态。s e a r c hr o m 指令执行时间是r e a dr o m 或m a t c hr o m 的三倍。 3 ) 对1 0 2 4 比特r o m 的访问 在对6 4 比特r o m 操作完成之后，主方发r e a d m e m o r y 3 3 h 命令和两字 节的起始地址，d s 2 5 0 2 对收到的命令及地址计算c r c ，然后主方读回8 比特 的c r c ，检验是否与主方计算的值相同，若不相等主方可发r e s e t ；若相等， 从方发数据直到发完或主方发r e s e t 。全部读完后，主方可分配8 个读时间单 元读回c r c 。 d s 2 5 0 2 必须符合单线协议，图1 3 就是d s 2 5 0 2 协议框图。 图1 - 3d s 2 5 0 2 的协议框图 f i g u r e1 - 3d s 2 5 0 2 h i e r a r c h i c a ls t r u c t u r ef o r1 - w i r ep r o t o c o l 1 2 2 命令的流程图 6 4 比特r o m 命令的执行流程图如图1 - 4 所示，由图可知对6 4 b i tr o m 的 操作是在r e s e t 完后进行的。 曲管脚带10 2 4 比特r o m 的集成电路的研究与设计 4 、 i ：澎至通太生砬土堂位论立 图1 46 4 b i tr o m 命令的执行框图 f i g u r e1 - 46 4 一b i tr o m f u n c t i o nf l o wc h a r t 1 0 2 4 b i tr o m 命令的执行框图如图1 - 5 所示： 两管脚带l0 2 4 比特r o m 的集成电路的研究与设计 5 匕巍空通太堂垃土堂位论笠： 图1 - 51 0 2 4 b i tr o m 命令的执行框图 f i g u r e1 - 51 0 2 4 - b i tr o m f u n c t i o nf l o wc h a r t 两管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 6 t 盘变通太堂砬：i ：坐位论立 1 3 单线数据传送协议 1 3 1 数据线接口 d s 2 5 0 2 无专门的电源线，所需能量来自从数据线上获得的存与电容上的能 量。常用接口电路图如下所示，接口虽简单，但增加了设计的复杂性。 1 3 2 数据传送协议 图1 - 6d s 2 5 0 2 与主方的接口图 f i g u r e1 - 6i n t e r f a c eb e t w e e n d s 2 5 0 2a n db u sm a s t e r 数据传输是异步的且是半双工的。因为电容负载在开漏环境中对下降沿不 甚敏感，因而d s 2 5 0 2 用数据线的下降沿来同步内部的时序电路。对不同的读、 写0 或1 ，时序图不同，为了在各种情况下d s 2 5 0 2 都能正常工作，数据传送需 要按严格的单线数据传送协议来进行，下面介绍数据传送协议。 1 握手信号：r e s e t 和p r e s e n c e v d m 娃 o v i。l p厂呻1 l ：、 ；!i - l ， l 喜k1 t rh 。e s l s t o h 。一 i t g t s t e h b i l t t o h 图1 7r e s e t 和p r e s e n c e 信号的时序图 f i g u r e1 - 7r e s e ta n d p r e s e n c e p u l s e 坷省脚带1 0 2 4 比特r o m 的集成电路的研究与设计 m 一= v v v 在主方与d s 2 5 0 2 通信之前主方应该发送r e s e t 信号，若得到p r e s e n c e 信号 则能确认线上有d s 2 5 0 2 的存在，主方将数据线拉低至少8 个时间单元，也即 是至少是4 8 0 9 s ，在这以后数据线由上拉电阻拉为高电平，在t 。( 4 8 0 9 s ) 这段 时f a j 内，d s 2 5 0 2 可插入p r e s e n c e 应答信号。在检测到r e s e t 信号后，d s 2 5 0 2 在数据线的上升沿后t p ，( 1 5 9 s t p d h 6 0 9 s ，典型值为3 0 9 s ) 时间发出p r e s e n c e 信号，拉低数据线t p d i ( 6 0 9 s 2 4 0 9 s ，典型值为1 2 0 9 s ) 。这就使主方很容易 的判断是否有d s 2 5 0 2 与之相连。 2 主方写1 为了获得最大的容差，d s 2 5 0 2 在一个时间单元的中间采集数据线。在一般 情况下，一个时间单元的时间长度t 。有效时间为6 0 9 s ，因此d s 2 5 0 2 一般情 况下都在数据线下降沿开始后3 0 9 s 处进行采样，读入数据。 v n m 鞋 0 7 i | ” v | 、 | s 盛黼i 叻o w f j 一 l 一 一。 l 也5 i j t u 1 5 u s 一m s t e _f 6 0 u 。 o l b v t t o n 图1 - 8 主方写1 时序图 f i g u r el - g w r i t e - o n et i m es l o t 开始时，数据线为高电平，当主方要向d s 2 5 0 2 发数据1 时，主方将数据 线拉低，维持一段时间。( 1 9 s 一 t 。w 。 1 5 9 s ) 之后释放数据线，上拉电阻于是 将数据线拉高，在采样窗口内d s 2 5 0 2 采样得一位数据1 。 由图1 8 知d s 2 5 0 2 采样的窗口范围是在开始条件后( 数据线出现下降沿) 1 5 9 s 到6 0 9 s 之间，在一个t s l o t ( 6 0 9 s 一 t s l o r 1 2 0 9 s ) 有效时间之后，d s 2 5 0 2 需要段恢复时间t 。( t 。l g s ) ，用来对内部电容充电，大范围的t 。，以及并 非很重要的t 。( 只要大于其最小值) 使得d s 2 5 0 2 甚至能与速度很慢的微处理 器进行单线通信。 3 主方写0 开始时，数据线为高电平，当主方要向d s 2 5 0 2 写数据0 时，主方将数据 两管脚带1 0 2 4 比特r o m 的集成电路的研究与设计8 m 一哳 v v v 线拉低，维持一段时间t l o w o ( 6 0 9 s 一 t h 。 t s l o t 1 2 0 s ) 之后释放数据线，上拉电阻 于是将数据线拉高，在采样窗口内d s 2 5 0 2 采样得一位数据o 。见图1 - 9 。 v v m 一 v m m n v n m 碰 0 v 广叫 、 s 肝i b l u t i n t g o n w i n d 0 w l l5 u s 。 _ 。 j 6 0 1 j s 一n s t e r t 川b u t t o h 图1 - 9 主方写0 时序图 f i g u r e1 - 9w r i t e - z e r ot i m es l o t 4 d $ 2 5 0 2 发送l 时序图： 主方将命令和地址通过写1 和写0 的时序的组合传送到d s 2 5 0 2 。为了读数 掘，主方必须生成一个读数据的时间单元，定义每个比特的起始条件。读数据 的时序图与写数据的时序图看起来很相似。 设d s 2 5 0 2 需要发送的数据为1 。数据线开始时为高，当主方需读数据时， 主方便将数据拉低，在数据线上产生一个从高到低的跳变，在维持一段时间后 t 。( 1g s 一t 、。r 1 5 9 s ) 后释放数据线，在上拉电阻的作用下数据线升为高电平， d s 2 5 0 2 使数据线上电平保持不变，在t 。( 约1 5 9 s ) 内数据线上数据是有效的， 主方应在这段时间内读数据。 v n m 耽 o v i|1 * 叫 l、 | m s t e r 7 s 埘p l 工坤g w i 珊0 w l 一 t v m 一n s t e a 1 d v t t o n 图1 1 0d s 2 5 0 2 发送1 时序图 f i g u r e1 - 1 0d s 2 5 0 2 w r i t e o n et i m es l o t 5d s 2 5 0 2 发送0 时序图 两管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 嘶曲 v v v e 遑空j 豳五芒i i i | 土堂拉论女： ： 若d s 2 5 0 2 需要发送数据0 ，数据线开始时为高，当主方需读数据时，主方 便将数据线拉低，在数据线上产生一个从高到低的跳变，在维持一段时间后t 。 ( 1 s t t o w r 1 5 i _ t s ) 后释放数据线，d s 2 5 0 2 此时将会将数据线拉低t 。( 约 15 p s ) ，在这段时间里数据是有效的，主方可以这段时间里读得数据。t 。，。的最 小值为l p s ，最大值要尽可能的小来扩大主方的采样窗口。为了补偿单线上的 电缆电容，主方应在同步信号后1 5 p s 附近采样。 v n m 斟 0 v l “i i- v l、 m s t e r s h p u n g w i n d o w 1 t r d v t m j l j t u 一m s t e r 1 b l 日t o h 图1 - 1 1d s 2 5 0 2 发送0 时序图 f i g u r e1 - 1 1d s 2 5 0 2 w r i t e - z e r ot i m es l o t 两管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 m 曲 v v v 第二章基本电路的设计 在设计中常用的电路有反相器、与非门、或非门、d 触发器、锁存器等。 在这章罩简单介绍一下n 阱0 6uc m o s 工艺的静态电路设计。 2 1 常用门电路的设计 ( a ) 反相器c o ) 与非门 图2 - 1 基本门电路 f i g u r e2 - 1s i m p l eg a t e 图2 1 中a 是一反相器，由于n 管的电子迁移率是p 管空穴的迁移率的2 到3 倍，因此在设计时按最小尺寸设计，p 管的w l - 2 5 0 6 ，n 管的w l = 1 0 0 6 。 这样，反相器的转变阈值近似为v 。2 ，上升时间与下降时间近似相等，同时也 可获得较大的容限。 图2 1 中b 是一两输入端的与非门，当a 、b 中只要有一个是0 ，n 管组成 的下拉路径就断开，输出v o 就等于l ：当a 、b 都为1 时，输出v o 等于0 。 于是有：v o = a b 为了使输出阻抗近似等于最小尺寸的反相器的输出阻抗，设计中取p 管的 w l = 2 5 0 6 ，n 管的w l = 2 0 0 6 。由电路图可知：在a 、b 的不同组合下，v o 上升时间与下降时间可能不相等。其它常用的门电路设计和与非门的设计方法 相同。 2 2d 触发器的设计 设计中使用带4 个传输门的边沿触发器。以上升沿d 触发器为例，电路原 理图如下所示。 两管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 e 盔至逦太生砸t 堂拉j 垒文 ： q 图2 - 2 上升沿d 触发器 f i g u r e2 - 2p o s i t i v ee d g e t r i g g e r e ddf l i p - f l o p 当c p 为0 时，t g l 、t g 4 导通，t g 2 、t g 3 关断，因而在主触发器中q = d ， 从触发器维持原状态不变，在这个过程中主触发器的状态随输入端d 的变化而 变化；当c p = l 时，t g l 、t g 4 关断，t g 2 、t g 3 导通，主触发器保持状态，不 受输入端d 的影响，从触发器中使q = d 。由上分析知该d 触发器输出端状态 的转换发生在c p 的上升沿，而且触发器所保存下来的状态仅仅是c p 上升沿到 达时的输入状态，因而这个电路是上升沿触发的边沿触发器。 实际的电路与上述原理图基本相同，从触发器的两个反相器做得较大点， 用于提高驱动能力。图2 - 3 所示的是一下降沿触发的d 触发器，与上述原理图 相比只是在时钟信号上加了一级反相器。 图2 - 3 下降沿d 触发器 f i g u r e2 - 3n e g a t i v ee d g e - t r i g g e r e ddf l i p - f l o p | 埘管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 纂 一 e 逸空通盘堂垭! 士堂垃论立： ： 图2 4 是下降沿d 触发器的仿真图。在时钟的下降沿时，电流较大，峰值 达到1 2 m a ，但波形非常窄( 电流图波形被放大，宽度约为o 6 n s ) 。 匿囵 “t _ ? 2 一n 匿圈。 l - ，”湍滞曹 图2 _ 4f 降沿触发器的仿真波形 f i g u r e2 - 4w a v eo f t h en e g a t i v ee d g e - t r i g g e r e ddf l i p - f l o p 2 3 锁存器的设计 在完成电路功能时，用到了锁存器。要求是在时钟信号为高电平时数据能 够通过，在时钟信号为低电平时将数据锁存。电路见图2 5 。 图2 - 5 锁存器 f i g u r e2 - 5l a t c hs c h e m a t i cd i a g r a m 当c l k 为高电平时，与非门1 3 的输出即是d ，1 2 的输出是对d 取反。i o 、 1 1 组成r s 触发器，当d = 0 时，q = 0 ，n q = i ：当d = i 时，q = i ，n q = 0 。由此 可知q = d 。 当c l k 为低电平时，1 2 、1 3 两个门的输出与d 无关，均是高电平，因而r s 抽管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 1 3 e 巍至通太堂碰士堂位论立： 触发器保持原状态不变。电路仿真图如下所示。 1 1 4 ；： o 喜4 ： 0 b ：3 4 ：1 4c s t1 1 ；1 型2 0 0 1 l 卜 lr l l o “”1 ：”“”“”“”“ 图2 - 6 锁存器电路的仿真波形图 f i g u r e2 - 6s i m u l a t e dw a v e f o r mo f l a t c h 两管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 4 _j，jjj1_jjjj_ = f $ e!#f i ：毫交通盔堂垭! 土坐位论文 ： 第三章内部工作脉冲及握手信号的研究 d s 2 5 0 2 内部没有时钟，因而必须自己产生工作脉冲，当数据线上出现下跳 边时，内部下跳边检测电路检测到下降沿后，产后一个工作脉冲w rp u l s e ，用 于内部时序电路。 由第一章的数据传送协议知，d s 2 5 0 2 读数据的典型时间是在下跳沿后约3 0 us 处附近。d s 2 5 0 2 发数据时是在检测到数据线下跳后发出，而主方在1 5us 处附近采样。因此在设计中采用个脉宽为3 0 us 的单稳态触发器来产生所需 的脉冲，它的触发信号即为下跳边检测电路的输出。在d s 2 5 0 2 读数据时用该 脉冲的下降沿将数据移入寄存器；在d s 2 5 0 2 发数据时用该脉冲的高电平作为 使能信号，在高电平的作用下将数据传送至数据线。 主方与d s 2 5 0 2 只有在完成了r e s e t 和p r e s e n c e 后才进行数据传送。在设计 时d s 2 5 0 2 检测到r e s e t 信号后产生一个窄脉冲，对其内部的d 触发器进行复 位，将计数器都清为0 ，将w o r k 信号置为1 ，通知d s 2 5 0 2 可进行工作了。 3 1下跳边检测电路的设计 主方通过将数据线拉低来与d s 2 5 0 2 进行同步，因此在d s 2 5 0 2 内必须有一 个产生同步信号的电路，在设计中采用了下跳边检测电路，在主方将数据线拉 低时，下跳边检测电路检测到后产生一个正的窄脉冲。 图3 - 1f 降沿检测电路 f i g u r e3 - 1n e g m n ee d g ed e t e c t i n gc i r c u i t 两管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 i ：趣空通太茔砸士掌位论文 图3 1 中，两输入数据信号和w o r k 信号接两输入端的与非门，与非门输 出接一个2 p f 的电容。或非门的一输入为数据线信号，输入为与非门的输出。 两级反相器用于对产生的脉冲进行整形。当w o r k 为低电平时，v i n 不管是高电 平还是低电平，电路输出v o u t 都为低电平。当w o r k 为高电平时，若v i n 为高电 平，则v m i d 为低电平，此时v o u t 为低电平：当v i n 从高到低转变时，与非门的 输出v m i d 就较缓慢的上升( 对电容充电) ，当v m i d 小于或非门的翻转阈值时， 此时相当于或非门的两输入端都为低电平，则r o u t 上升为高电平；当v m i d 上 升到大于开启电压时，v o u t 下降为低电平。于是输入在下降沿处输出得到一个 脉宽为近1 0 0 n s 的正脉冲。仿真图见图3 2 。 匿圈。 l ” ，j ：i ，= ：“”。“ m 图3 2下降沿检测电路的仿真波形 f i g u r e3 - 2s i m u l a t e dw a v e f o r m so f n e g a t i v ee d g ed e t e c t i n g c i r c u i t 3 2 内部工作脉冲w rp u l s e 由前分析，知在数据线下降处需要产生一个脉宽为3 0 us 的正脉冲，因而 在设计中采用了单稳态触发器，在触发信号的触发下输出3 0 us 的正脉冲。 v d d 图3 - 3常用单稳态触发器电路 两管脚带t 0 2 4 比特r o m 的集成电路的研究与设计 上海交通大学硕士学位论文 图3 - 3 包括一个或非门、一个反相器、一个电容及一个电阻。或非门的输出 节点为a ，反相器的输入节点为b 。 静态时b 点由于上拉电阻的上拉为高电平，因而输出v o u t 为低电平，a 为 低电平( v i n a 此时为低电平) ，在t 1 时v i n a 产生一个较窄的正脉冲时，通过或非 门a 节点迅速下降为低电平，由于电容的耦合使b 点也迅速下降，从而v o u t 上 升为高电平；当电容冲电时b 开始上升，在t 2 时到达反相器的开启电压v 。，反 相器的输出开始反相变为低电平，从而使a 点变为高电平，由于电容的耦合使b 点过冲，经过一段时间恢复正常。 t - - i i ( r ) = ( 1 一e ”) 假定v b ( t ) = v m ，可得： 矿 。叫2 叫l 硼c 。i n ( 寿) 删m 若v m = v d d 2 ，t d 。o 6 9 r c 。该电路的缺点是v m 与工艺有关，优点是r 、c 和v m 对工作时的温度不甚敏感。因而产生的脉冲宽度在相当大的温度范围内基 本稳定。采用电阻r 为2 2 m q ，电容c 为2 0 p f ，由公式得t d 一- 3 0 us 。仿真图 如图3 - 4 所示。 在输出v o u t 下降时，a 处上升，由于电容的耦合，b 点过冲，由仿真图知b 点上升到7 v 左右，b 点恢复到正常情况就需要很长的时间，因而影响了电路的 性能。当输入端的触发脉冲相邻较近时，b 点就可能没恢复到正常时电路又被触 发。因而脉宽就不是原先设计的宽度。由图可见在三次触发后单稳态触发器的输 出分别是3 0 l as 、1 8 us 、2 0 l as 。为了提高数据的传送速度，需对该电路进行改 进，使恢复时间大大减小。 ! 广_ j 1 图3 4常用单稳态触发器的仿真波形 f i g u r e3 - 4s i m u l a t e dw a v e f o i t i 2 so f m o n o s t a b et r i g g e r 两管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 改进电路如图3 5 所示。与图3 3 相比，改进图最大的区别是增加了一个p 管。第一级是一个两输入端的或非门，后跟三级反相器。输出信号与触发信号 接到或非门的两个输入端。 图3 - 5改进的单稳态触发器 f i g u r e3 - 5m o d i f i e dm o n o s t a b et r i g g e r 当单稳态触发器的输出为高由平时p 管截止，等效电阻很大，与上电阻r 并联后得的电阻近似等于r ( 稍小于r ) ，输出脉宽仍可用公式0 6 9 r c 来计算。 当单稳态触发器的输出为低电平时p 管导通，因而限制了b 点电压的过冲。当 a 点电压由0 v 跳向5 v 时，b 点电压也开始跳变，但由于p 管导通时的限幅作 用，b 点电压并没有跳到7 v ，而只是跳到5 7 v 左右。此时p 管导通等效电阻 很小，与r 并联后较r 要小得多，因而b 点恢复到5 v 的时间大大减少了，提 高了触发频率。仿真图如图3 6 。由图见单稳态触发器的输出都等于3 0 1 ts 。 j 匿一 倥 ”1 n m 1 图3 - 6改进后的单稳态触发器的仿真波形 f i g u r e3 - 6s i m u l a t e dw a v e f o r l t i so f m o d i f i e d m o n o s t a b e t r i g g e r 两管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 一 一 一 一匕盔交通太坐砸坐位i 金立 但在d s 2 5 0 2 中电路并没有固定的电源，内部只有一个8 0 0 p f 的电容( 将在 第六章介绍) 用来供电。随着时间的推移，在一个时间单元内，电容存储的电 量逐渐减少，电压也随之逐渐减小，因而实际的波形如下图所示。在3 0 us 时， 电容两端电压下降为4 2 v 左右。 卜。- 一 i j l i 图3 - 7实际仿真波形 在初始化后，由于d s 2 5 0 2 内部工作标志w o r k 被置为“1 ”，下跳边检测电 路开始工作，只要检测到下跳边，就会触发单稳态触发器产生一个脉冲宽度为 3 0us 的w r p u l s e 。由于本设计中电路不是严格意义上的同步电路，在电路设计 时使用了门控时钟。w rp u l s e 信号与其它控制信号相接合形成门控时钟作为不 同部分的工作脉冲。 3 3 大脉宽单稳态触发器的设计 由单线数据传送协议，r e s e t 信号是主方发出的在数据线上表现为连续地大 于4 8 0us 的低电平，从方d s 2 5 0 2 在检测到数据线的下跳沿后，若测得数据线 上低电平时间超过4 8 0 us ，则认为主方发出了r e s e t 信号。在这里，又涉及到 了时间参数4 8 0 l as ，但由于d s 2 5 0 2 的特点一没有外部的固定时钟用于计时， 因此在设计时我采用了输出脉宽较大的单稳态触发器，用于实现对时间参数的 要求。 下面以脉宽为2 0 0ps 的单稳态触发器为例，介绍它的设计。 若用图3 - 5 所示的结构，根据t d = 2 0 0 us o 6 9 r c ，若电阻是1 0 m q ，电 容就得用近3 0 p f ，这在版图设计时需占很大面积。 通过电阻对电容充电，波形如图3 8 所示。由从充电仿真图可见在刚开始 两管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 1 9 一 一 一 一 上海交通大学硕士学位论文 v m i d 呈线性上升，即可大大延长t d ，因而考虑用电流源代替电阻对电容充电 改进电路图见图3 - 9 。 t r n ! 陪吣7 p k r s 。 图3 8r c 充电波形图图3 - 9用电流源取代电阻的改进电路 图3 - 9 中r e f 为基准电路，当电源变化时，它的输出与电源电压的差值基本 不变，即m 4 的iv g si 基本不变，因而电流源工作时提供的电流i 比较稳定。 设初始时电容两端电压差为0 ，根据电容充电式： u = 吉f f 出 得： 。= c v j u ( 其中v m 为反相器阈值电压) 3 3 1 电流源的设计 当基准做得较好时，温度对图3 - 9 电路的影响主要表现为对电流源的影响。 m o s 晶体管源漏电流与增益因子1 3 = ( w ，l ) l a 。水。成正比，且是阈值电压v t 的函数。随着温度的升高，沟道中载流子的有效迁移率u 。f r 将减小，v t 也减小。 电流较低时，闽值电压v t 随着温度升高而下降为主要方面，电流随着温度 升高而增大，因而温度系数是正的；电流较大时，载流子有效迁移率随着温度升 高而下降为主要方面，电流随着温度升高而减小，因而温度系数是负的。当两者 效应近似抵消时，电流随着温度变化不大( 见图3 - 1 0 ) ，此时的工作点即是零温 度系数工作点。为了取得好的温度特性，电流源应工作在零温度系数工作点。 图3 1 0 电流源及其温度特性 f i g u r e3 - 1 0 c u l t e n ts o u r c ea n d t e m p e r a t u r ec h a r a c t e r i s t i c s 由图3 1 0 可知：如果图3 - 9 中的基准电路输出与v d d 的差值在1 5 5 v 左右时，电 阿管脚带1 0 2 4 比特r o m 的集成电路的研究与设计 2 0 上海交通火学硕士学位论文 流源电流随温度变化很小。 当电源电压变化时，基准输出与电源的相对差值基本不变，即电流源iv g si 不变，因而电流源的电流基本不变。 设反相器的门的阈值为v m ，则有 = 燮l + r 舯一j 惫 从上式可见v m 随着v d d 的变化而变化，当r 。1 ，v t n 。lv t 口j 时，v m 。v d d 2 。 若用简单的反相器，v m 随电源电压的变化而变化，由t d = c v m i 知，单稳态 触发器的输出脉宽也随之变化。图3 1 1 为电源电压为3 v 、4 v 、5 v 时的电路仿 真波形，图上方为单稳态触发器的输出波形，图下方为反相器的输入节点( v m i d ) 的波形。电源电压为5 v 、4 v 、3 v 时，输出脉宽分别为2 4 1 5ps 、1 9 8 7us 、1 5 3 7 us ，可见v m 影响很大。从图3 1 1 中也可看出v o 下降处波形比较缓慢。因而有 必要对反相器重新设计，使从低电平到高电平转换时门的阈值与电源电压无关。 r r a n s l e n tr