（电路与系统专业论文）dsp开发板的硬件设计及其在aac解码中的应用.pdf

摘要 在数码技术飞速发展的时代，音频算法也在不断进步，这就需要一个好的硬 件平台来验证。本文旨在设计一个基于t m s 3 2 0 c 6 7 1 1 的音频信号采集与处理的 d s p 丌发系统。本开发系统是按照现代i c 设计自顶向下的设计方法，从系统总 体要求出发，由上自下分层次分模块地逐步将设计内容细化，最后完成系统的整 体电路的原理图设计和版图设计。根据我们的实现结果，该设计结构简单、层次 清晰，具有高度的规则性和模块性。 文中首先介绍了该系统的总体方案。继而讨论了具体的硬件电路的设计方 法，包括如何利用t m s 3 2 0 c 6 7 1 1 的多通道缓冲同步串口( m c b s p ) 和 t l c 3 2 0 a d 5 3 5 芯片来实现音频信号的采集和输出；还有d s p 的h p i 口与u s b 接口芯片a n 2 1 3 1 q 的接1 2 1 设计等。本文详细分析了各部件的性能，给出足够的 信息证明该硬件设计的可行性。并给出了此方案的硬件电路框图及部分电路的实 现框图。 本文对系统做了信号的完整性测试，详细分析了测试波形，验证了设计初衷， 得到了令人满意的结果。通过测试，我们能够确信这块开发板设计合理、系统功 能正确、性能可靠。本文还介绍了整个d s p 系统的自举模式和复位方式。 此外，本文还在深入研究a a c 技术的蒸础上，对a a c 解码器的原码进行 改进，得到了可以在d s p 开发板上实现的a a c 的实时解码器。所有实验证明， 通过我们开发的d s p 开发系统能够实现a a c 的实时解码播放功能。 a b s t r a c t d u r i n gt h i se p o c ht h a tt h ed i g i t a lt e c h n o l o g yi sd e v e l o p i n gq u i c k l y , t h ea u d i o a r i t h m e t i c sa l s om a k ep r o g r e s s ，w h i c hn e e dt ob ev a l i d a t e do nag o o dh a r d w a r e p l a t f o r m t h i sp a p e rw a n t s t od e s i g nad s p d e v e l o p m e n ts y s t e m t oc o l l e c ta n dh a n d l e t h ea u d i os i g n a lb a s e do nt h et m s 3 2 0 c 6 7 1 1 a c c o r d i n gt ot h em o d e r ni cd e s i g n t o p - d o w nm e t h o d ，t h i sd e v e l o p m e n ts y s t e mi s ，f r o mt h es y s t e mt o t a lr e q u e s ts e t t i n g o u t ，d e s i g n e ds t e p b y - s t e pf r o mt o p t ob o r o m g r a d u a l l y a n d ，f i n a l l y , w ec o m p l e t e t h e s y s t e m a t i cp r i n c i p i u md e s i g na n dp c bd e s i g no f t h es y s t e m a l lo f t h e s ei n d i c a t et h a t t h es t r u c t u r eo f t h ed e s i g ni ss i m p l e ，t h el e v e lo fs t r u c t u r ei sc l e a r , a n dt h ed e s i g nh a s r e g u l a r i t ya n dm o d u l a r i t y i nt h i sa r t i c l e ，w ei n t r o d u c et h et o t a lp r o j e c to ft h a ts y s t e m ，a n dt h e nd i s c u s s t h ed e s i g nm e t h o do ft h ec o n c r e t eh a r d w a r ee l e c t r o c i r c u i t w h i c hi n c l u d eh o wt o m a k eu s eo ft m s 3 2 0 c 6 7 11 s m e b s p ( m u l t i c h a n n e lb u f f e r e ds e r i a lp o r t ) a n dt h e t l c 3 2 0 a d 5 3 5f o rc o l l e c t i n ga n de x p o r t i n gt h ea u d i os i g n a l ；a n dh o wt od e s i g nt h e c i r c u i tb e t w e e nt h ed s p sh p i ( h o s t - p o r ti n t e r f a c e ) a n dt h eu s bi n t e r f a c ec h i p a n 2 1 3 1 q e t c t h ea r t i c l ea l s os h o w su st h eh a r d w a r er i mc h a r to ft h ed s ps y s t e m a n dt h ee l e c t r o c i r c u i td i a g r a m o f p a r to f e l e c t r i cc i r c u i t s w et e s tt h es i g n a l so nt h es i ( s i g n a li n t e g r i t y ) i nt h i ss y s t e m ，a n da n a l y s et h e w a v e s ，t h e nw ep r o v et h a to u rt h i n k i n g sa r er i g h t a l lo f t h e s em a k eu ss u r et h a tt h i s d e s i g ni sl o g i c a l ，t h ef u n c t i o n s a r ec o r r e c t , a n dt h ep e r f o r m a n c e sa r ed e p e n d a b l e a l s o t h eb o o t m o d e sa n dt h er e s e tm e t h o d so f t h ew h o l ed s ps y s t e m a r ei n t r o d u c e dh e r e i na d d i t i o n ，b a s e do nt h er e s e a r c h i n go nt h et e c h n i q u eo fa a c ，w ei m p r o v e t h e c o d eo f t h ea a c d e c o d e r , a n d w e g e t ar e a l t i m ed e c o d e rw h i c hc a nb er u no nt h ed s p d e v e l o p e r e x p e r i m e n tp r o v e d t h a t ，w ec o u l d r e a l i z et h ea a cd e c o d e rr e a l t i m eo nt h e d s p s y s t e mw ed e s i g n e d 中固科技人学学位论文 绪论 绪论 随着多媒体技术的发展，音频算法层出不穷，对他们的效果分析显得越来越 重要。现代的语音采集与处理技术发展迅速，各种基于i s a 、p c i 等总线的音频 采集卡己能在市场上买到，但是用于音频算法研究的卡却不多见且价格较贵，而 我们集成电路实验室音频处理的研究需要自己的音频信号处理电路，为理论上的 算法研究提供硬件上的验证和实现。在硬件上，我们采用的芯片集成度高，功能 强，在音频信号的处理中能够提供稳定可靠高性能的处理能力。 近年来，由于超大规模集成电路( v l s i ) t 艺的进步，极大的推动了d s p 技 术的发展。使得d s p 以其卓越的运算能力为数字信号处理领域的研究及开发提 供了有力工具，使得各种复杂的音频解码的实时实现成为可能。我们研制这个开 发系统的目的就是提供一个适合数字信号处理算法特别是音频处理研究和实现 的平台。u s b 是一个比较新的接口，现在业已成为一个通用的标准接口。本项 目使得我们在日新月异的技术革新中能够迎头赶上。 m p e g ( 运动图象专家组) 在i s o ( 国际标准组织) a ni e c ( 国际电子技术委员会) 的组织下共同工作。这个团体在运动图象和音频编码标准上作研究。m p e g 有自 己的网页，提供了有关这些标准的各种信息。m p e g l 是针对数字影音的存取媒 体所制订的标准；m p e g 2 则是提供高品质的影音娱乐：m p e g 3 原来计划主要是 为h d t v ( 高清晰度电视) 而设计的，后来，被并入了m p e g 一2 ；m p e g 4 重点对音 频和可视对象进行编码。m p e g 4 在压缩技术上和前二代标准有很大的不同， m p e g l 和m p e g 2 压缩原理是将视讯画面切割为较小的块状单位，再就其重复 的部分处理，而m p e g4 会将视讯画面分析为前景、背景，只要记录动态图像的 轨迹即可，因此在压缩量及品质上，能较m p e gl 及m p e g2 来得更好，每秒动 态数据处理速率弹性更大。只是m p e g 4 是非常新的一个标准，它的广泛应用还 有待时r 。而且m p e g 2 a a c 标准大有取代m p 3 成为业界主流音频标准之势。 t i 公司生产的可编程数字信号处理器t m s 3 2 0 c 6 7 1 1 具有1 5 0 m 外频，运算 能力为9 0 0 mf l o p s ，片内8 个独立的功能单元并行处理，可通过外部总线配簧 8 、1 6 和3 2 位寻址，内鬣主处理器接1 5 1 ，4 路d m a ，h p i 口可方便的与主机接 口，实现高速传输。通过d s p 可以处理大量的数字化资料，达到高速运算的效 果，所以我们采用t m s 3 2 0 c 6 7 1 1 作为系统板的核心芯片。我们利用本实验室在 中国科技大学学位论文 绪论 算法改进上的传统优势，对现有的a a c 原码进行局部的修改，同时利用汇编语 言及其它方法加速，使得a a c 格式的音频数据流可以顺利地通过d s p 播放，达 到实时的解码处理速度。 总之，该项目的具体方案和实现技术在音频处理领域中具有较高的应用价 值，也能为实验室的课题研究提供硬件支持和技术积累。 本开发系统是按照现代i c 设计自顶向下的设计方法，从系统总体要求出发， 由上自下分层次分模块地逐步将设计内容细化，最后完成系统的整体电路的原理 图设计和版图设计。顶层框图如下： 音 音 全文分两大部分共八章，第一部分一至五章介绍硬件电路方面的设计，第二部分 即第六章讲述了a a c 的原理以及针对d s p 系统所作的改进。第一章主要介绍音 频信号的输入输出，描述了可以直接从事音频信号的输入输出的c o d e c 芯片 t l c 3 2 0 a d 5 3 5 与d s p 的m e b s p 的信号传输和信号连接；第二章简要介绍了d s p 的时钟和电源信号的产生；第三章介绍了硬件电路中s d r a m 、f l a s h r a m 两 种存储器与d s p 的e m i f 之间的接1 3 ：第四章详细说明了这块开发板的u s b 接 1 3 设计；第五章给出系统板的自举方式、d s p 的复位信号和其他控制信号的产生 以及作用，并对硬件部分做了总结；第七章对整个论文期间的工作作了总结，同 时在此基础上提出了需要改进的地方。 中国科技大学学位论文 第一章音频倩号的输入输出 第一章音频信号的输入输出 1 1t l c 3 2 0 a d 5 3 5 t l c 3 2 0 a d 5 3 5 双通道语音数据编解码器是一个宽带混合信号连接设备，内 部采用过采样技术和a 调制技术，具有双通道的数字信号编解码器和带有两个 独立串口的模拟混合电路。它的增益可以用外部电阻电容电路来设定。它集成了 1 6 位a d 和d a 转换器，采样速率最高可设置到11 0 2 5 k b s ，采样速率可以通 过d s p 编程来设置。它的内部集成了麦克风输入的放大，声音通道的音频混频， 可编程的增益控制和三个扬声器r ( s p k r _ l e f t ，s p k r _ r i g h t ，m o n o u t ) g i x 动等 功能。 在( 从数据声音通道串口) 二次通信期间有五个可编程控制寄存器。这些控 制寄存器设置模拟增益，读a d c 溢出标志。a d 转换器在收到超过它的转换极限 的信号时会对控制寄存器的相应位置位，对于声音信号这个标志位是控制寄存器 5 的d o 。 d a c 从d s p 的串行接口接收1 6 位的数据。经过包含有数字插值和数字调节器 的e 6 变换得到模拟信号量。然后再经过一个内部的低通滤波器完成信号的重 现。输出的增益由控制寄存器5 设置。 t l c 3 2 0 a d 5 3 5 有两种数据传输模式：a d c 输出的1 6 位传输模式和d a c 输入 的1 5 + 1 位传输模式。采用1 5 + 1 位传输模式时，其中的d o 位用来表示二次通信。 数据传输时序如图。 i l i c 习扎九九n 九n n 九凡九九n 九n n 九九f f sh i g hm o d ep r i m l ys w 埘o o m m l m l c a t l o n l l r n l n g a d 5 3 5 的工作由7 个控制寄存器控制。其中， 控制寄存器3 ：软件复位，软件掉电，数字反馈( 1 0 0 p b a c k ) 选择，前置放大选 择等 控制寄存器4 ：a d c 输入的增益控制； 中圉科技人学学位论文 第一章音频信号的输入输出 控制寄存器5 ：d a c 输出的增益控制。 控制寄存器3 的d 7 、d 6 、d 5 ：4 】和d 2 设置为1 时分别使得软件复位，软件掉电， 数字反馈选择和前置放大选择有效，而d 3 、d l 和d o 是针对其他用途的。 为了从a d c 或向d a c 发送音频数据，使用首次串行通信( p r i m a r y s e r i a l c o m m u n i c a t i o n ) 。为了读出和写入器件的选项配景和电路配置的控制字，就必须 使用二次通信( s e c o n d a r yc o m m u n i c a t i o n ) ，所有的这些寄存器读写都是在二次 通信时完成。二次通信期间，v ci n 和v co u t 读写控制寄存器，每个寄存器的 读写都需要一个完整的通信周期。 该期间工作方式的设定和采样频率均可以由d s p 编程来实现，所以数字信号 编解码器t l c 3 2 0 a d 5 3 5 使用灵活、设置容易。 二次通信 d 0 = 0 ：无二次通信请求 d 0 = i ：有二次通信请求 二次通信期间的v c _ i n 和v c o u t 的数据格式： v c i n ( r e a d ) v c j n ( w r i t e ) v c _ o u t ( r e a d ) v c _ o u t ( w r i t e ) 其中，对5 ：v c i n ，d 1 3 为读标志位，d 1 2 - d 8 是寄存器地址，d 7 - d 0 ：在w r i t e 时存放寄存器数据。对于v c o u t ，读操作时，d 1 5 d 8 全0 ，d 7 一d 0 储存寄存器 数据；写操作时，d 1 5 一d o 全为0 。 1 2m e b s p 接口 多通道缓冲串口( m c b s p ) 是在标准串行接口的基础上发展起来的，它具有如下主 要特征： 中国科技大学学位论文 第一章音频信号的输入输小 全双工的通信机制 发送时双缓冲数据寄存器，接收时三缓冲数据寄存器，允许连续数据流 传输 独立的接收和发送帧同步信号以及独立的接收和发送时钟信号 提供与工业标准的c o d e c s ( 多媒体数字信号编解码器) 、a i c s ( 模拟接口 芯片) 以及其他串行接口的a d ，d a 设备的无缝连接 高度可编程的内部时钟和帧同步信号发生器 可编程改变帧同步信号和时钟信号的极性 当利用d m a 为m c b s p j j e 务时，串口数据读写具有自动缓冲能力 t m s 3 2 0 c 6 7 1 1 有两个m c b s p ( 多通道缓存串行口) 。m c b s p 允许连续 的数据流传输，数据长度可以为8 、1 2 、1 6 、2 0 、2 4 和3 2 b i t ；同时提供了a 一 律和u 一律压扩，多达1 2 8 个通道的数据发送和接收。m c b s p 通过7 个引脚使 得一个数据通路和一个控制通路与外部设备相连。数据经m c b s p 与外设的通信 通过d r 和d x 引脚传输，控制信号由c l k x 、c l k r 、f s x 和f s r 四条引脚实 现。m c b s p 和c p u 内核的信息交换是通过访问内部总线上的3 2 位控制寄存器 来实现的：c p u 和d m a c 可以读取d r r 的数据实现数据接收，也可以通过对 d x r 写入来实现数据发送。帧同步脉冲也有两种方式产生：内部采样速率产生 器产生和外部脉冲源驱动。当f s r 和f s x 都为输入时( f s x m = f s r m = o ，外 部脉冲源驱动) ，m c b s p 分别在c l k r 和c l k x 的下降沿检测，且d r 的数据 也在c l k r 的下降沿进行采样。而当f s r 和f s x 都为输出时，则在c l k r 和 c l k x 的上升沿检测。 m c b s p 的接收操作采用三级缓冲方式，发送操作采取两级缓冲方式，使得 片内的数据搬移能够和外部的数据通信操作同时进行。 1 3d s p 串行接口配置和工作过程 m c b s p 通过1 6 位串行接口控制寄存器s p c r ( s e r i a lp o r t c o n t r o lr e g i s t e r ) 芹f i 管脚控制寄存器p c r ( p i nc o n t r o l 怕g i 8 t e r ) 配置串行接口。s p c r 和p c r 包含了 所有的m c b s p 的状态控制位。包括时钟源的获取、收发中断的模式、缓冲区的 状态以及收发帧的同步模式、收发时钟模式、触发源等。p c r 也用于在收发器 ! 旦型塾查兰兰燮一 璺二主童塑堕量竺塑叁塑坐 复位时把串口配置成g p i o 口( 本文中对此不作介绍) 。接收控制器r c r 和发送 控制器x c r 分别设置接收和发送的不同参数，帧的相位模式、帧长、每帧的数 据长度、帧延时等。 通过m c b s p 串口发送数据时，c p u 或d m a 控制器将被发送数据写入数据 发送寄存器d x r 1 ，2 1 ，若传输转移寄存器x s r u ，2 】中没有数据，则d x r i ， 2 】中的值移向x s r 1 ，2 】，再由x s r 1 ，2 将数据移到d x 上发送；若x s r 1 ， 2 】不为空，则等待将x s r 1 ，2 】中的数据全部移到d x 脚发送之后才将d x r 1 ， 2 】中的值复制到x s r 1 ，2 】，然后移位到d x 。 m c b s p 串口的接收缓冲寄存器包括三个：接收移位寄存器r s r 1 ，2 1 、接 收缓冲寄存器r b r 1 ，2 】和接收数据寄存器d r r 1 ，2 】。到达d r 接收脚的数据 移存到r s r 1 ，2 】，一旦接收到一个字( 可以是8 、1 2 、1 6 、2 4 或3 2 位) ，检查 r b r i ，2 】是否为空，若为空则将r s r 1 ，2 中的数据复制到r b r 1 ，2 】，在c p u 或d m a 控制器没有对d r r i ，2 】进行操作时可以将r b r 1 ，2 1 中的数据复制到 d r r i ，2 1 。c p u 或d m a 控制器通过读取d r r i ，2 】中的数据来实现串口数据 接入。 要丁f 确编写采样和输出音频信号的程序，必须对6 7 1 1 的m c b s p 相关寄存器 ( s p c r l ，s p c r 2 ，r c r l ，r c r 2 ，x c r l ，x c r 2 ，s r g r l ，s r g r 2 等) 进行正确的设置，以满足 各种时序要求( 位同步、帧同步、时钟信号等) 。 这些寄存器的值需要在d s p 工作时动态地改变，这里给出各个寄存器的每 位所控制的功能。 表i - 1 采样率发生器寄存器s r g r 名称控制内容 g s y n c 采用外部时钟时( c l k m = 0 ) ，采样率发生器的时钟同步 c l k s p选择产生c l k g 和f s g 信号时，对应c l k s 的边沿极性 c l k s m选择采样率发生器的输入时钟源 f s g m当f s x m = i 时，选择采样率发生器产生发送帧同步的方式 f p e r帧周期 f w i d帧信号的脉冲宽度 c l k g d v采样率发生器时钟的分频因子 苎! 堕型坠兰型堡! 鱼墅 塑二童童塑堕! 塑塑垒塑些 表1 2 串口控制寄存器s p c r 名称 控制内容 f r s t # 帧同步发生器复位 g r s t # 采样率发生器复位 i u n t m 接收中断模式 x i n t m 发送中断模式 r s y n c e r r 接收同步错误 x s y n c e r r发送同步错误 x e m p t y # 发送移位寄存i 搭( x s r ) 空 r f u l l 接收移位寄存- 器( r s i t ) 满，出错状态 r r d y 接收准备好 x r d y 发送准备好 r r s t 拌 接收复位 x r s t 拌 发送复位 d l b 数字链路回馈模式 r j u s t 接收数据的符号扩展以及调整模式 c l k s t p 时钟的停止模式，用s p i 模式中 d x e n a d x 管脚使能 表l 一3 接收控制寄存器r c r 和发送控制寄存器x c r 名称控制内容 r p h a s e 接收一帧中的相位数 x p h a s e发送一帧中的相位数 r f r l e n ( 1 2 )接收帧中，p a s e i p h a s e 2 的长度 x f r l e n ( 1 2 )发送帧中，p a s e l p h a s e 2 的长度 r w d l e n ( 1 2 )接收帧的p a s e l p h a s e 2 中，数据单元的字长 x w d l e n ( 1 2 )发送帧的p a s e l p h a s e 2 中，数据单元的字长 r c o m p a n d接收压扩模式 x c o m p a n d发送压扩模式 r f i g接收帧信号忽略 x f i g发送帧信号忽略 r d 盯d y接收数据延迟 r p h a s e 2接收相位2 x p h a s e 2发送相位2 。 r w d r e v r s3 2 b i t 数据的接收顺序取反 x w d r e v r s3 2 b i t 数据的发送顺序取反 中周科技大学学位论文第一章音频信号的输入输出 表1 4 管脚控制寄存器p c r 名称控制内容 r i o e nr r s t # = 0 时，接收端的通用i o 模式 x i o e nx r s t # = 0 时，发送端的通用i o 模式 f s x m发送帧同步模式 f s r m接收帧同步模式 c l k r m接收时钟模式 c l k x m发送时钟模式 c l k s s t a t在通用i o 模式下，c l k s 管脚状态 d xs t a t在通用i o 模式下，d x 管脚状念 s rs 1 a t在通用i o 模式下，d r 管脚状态 f s r p接收端的帧同步极性 f s x p发送端的帧同步极性 c l k x p发送时钟极性 c l k r p接收时钟极性 1 4m c b s p 的初始化步骤 m e b s p 的复位由两种方式：一种是芯片复位时，m e b s p 会同时复位；另一 种方式是设置串口寄存器s p c r 中的相应位，单独复位m e b s p 。设置 x r s t # = r r s t # = 0 将分别使得发送和接收复位，g r s t # = 0 将使采样速率发生器 复位。复位后，整个串口初始化位默认状态。所有计数器以及状态标志均被复位。 m c b s p 的初始化就是在复位之后，传输数据之前，使其处于正常的工作状 念。其步骤如下： 1 ) 设置f r s t # = 0 ，( r x ) i n t m = 0 0 b ，f s g m = 0 ，根据每次传输的需要设置 s r g r ，s p c r ，p c r ，r c r 中的其他位。注意不要改变x r s t # 、r r s t # 齐口g r s t # ； 2 1 置g r s t # = i ，使采样率发生器退出复位状态； 3 ) 等待两个周期的传输时钟，以保证内部正确地同步。实际等候的c p u 时钟周期可以由下面的方法算出： 本开发板m e b s p 所用时钟由t l c 3 2 0 a d 5 3 5 提供( c l k s ) ，假设 p s = ( 1 c l k s 频率) ，p = ( 1 c p u c l o c k ) ，等待的c p u 周期数为： n = ( 1 + c l k g d v ) + 2 + ( p s p ) 这罩的c l k g d v 允许的最小值为0 ，c l k s 不能大于c p u c l o c k 2 ； 中国科技人学学位论文 笫一常音频侍号的输入输小 4 ) 在中断选择寄存器中，映射x i n t 0 1 和( 或) r i n t 0 1 中断； 5 ) 使能所映射的中断： 6 ) 置x r s t # 或r r s t # = 1 ，使之退出复位状态，此时作为从属的收发端已 经准备好接收帧同步信号。新的帧同步信号将唤醒该收发端 ( ( 聊( ) i n t m = 1o ”； 7 ) 使帧信号主控端退出复位态： 8 ) 每次d x r 向x s r 中拷贝数据时产生帧同步，f r s t # 位无效。 9 ) 主控端开始传输数据。 1 5 小结 本硬件系统的音频信号通过d s p 的m c b s p 口经由t l c 3 2 0 a d 5 3 5 输入输出。 由于这两个芯片均由t i 公司设计生产，考虑到了易用性，使得二者之间的连接 容易实现。如下图。 m c b s p 的收发操作所采用的缓冲方式，以及d s p 串行接口配置的设置完毕 后，d s p 内核将不再参与控制其传输，所有的控制权都交给蝌噍封钾伊聊卅c d 龇 来控制，这就减轻了d s p 内核的许多t 作量，使得内核能够处理其它的事务。艟妒 中圈科技大学学位论文第二章d s p 的时钟和电源信号 2 1 时钟信号 第二章i ) s p 的时钟和电源信号 c 6 7 1 l 工作时需要为c p u 提供工作时钟以及提供同步接口所需时钟信号。 我们选择2 5 m h z 的晶振，采用二片i c s 5 0 1 进行倍频，以产生6 7 1 1 所需要的 1 5 0 m h z 的工作时钟和1 3 3 m h z 的同步接口所需时钟x 1 i c l k 为输入时钟， c l k 为输出时钟，输出的时钟频率受s o 和s l 控制。s o 、s 1 和c l k 的关系如 下表： s ls oc l k oo 4 i n p u t 0n5 3 1 2 5xi n p u t 015 xi n p u t n06 2 5 x i n p u t nn2 xi n p u t n13 1 2 5x i n p u t 1o 6 i n p u t 1n3 xi n p u t l18 x i n p u t ( 表中l 表示接高电平，0 表示接地，n 表示悬空。) 为了产生1 5 0 m h z 输出时钟，让第一片i c s 5 0 l 的s 1 接高电平，s 0 接地。 为了产生1 3 3 m h z 输出时钟，让第二片i c s 5 0 1 的s 1 接地，s 0 悬空。 外输入的时钟经过倍频后，产生c p u 的工作时钟和同步接口所需时钟信 号。由芯片的输入管脚c l k m o d e 完成片内p l l 的倍频方案设置。6 7 1 1 有x i 、 4 二种片内倍频方式，在4 方式下，片内的p l l 电路需要外接一定的电阻和 电容来协助实现倍频功能，对于不同频率的输入时钟，阻容元件的选取值也有不 同的要求。 lc l k m o d ec l k i n 范围c l k o u t l 范围c l k o u t 2 范围 r 1c 1c 2入锁时间 ( m h z )( m h z ) ( m h z ) ( q )( n f )( p f ) ( p s ) l x 41 6 3 3 7 5 6 5 】5 03 2 5 7 5 6 0 42 75 6 07 5 在1 模式下，p l l 为直通状态，此时只需将p l l v 管脚与电源直接相连， p l l g 和p l l f 管脚相连。c l k m o d e 0 按地表示x 1 倍频，接高电平表示x 4 倍 频。如下表所示。( 其中f 为c l k i n 频率) 中国科技大学学位论文 第二章d s p 的时钟和电源信号 j c l k m o d e 0 p l l 倍频方案c p u 时钟频率 1 0l 1 f i 14 4 f 2 2d s p 的电源 c 6 0 0 0 系列d s p 工作需要两种电源，分别为c p u 核，i h , 和周边i o 接口供电。 6 7 1 1 则要求c p u 核心采用1 8 v 供电，周边i o 用3 3 v 供电。因为需要两套供 电系统，所以要考虑它们的配合问题。在加电过程中，应当保证内核电源( c v d d ) 先上电，最晚也应与i o 电源( d v d d ) 一齐加电。关闭电源时，先关d v d d ，再 关c v d d 。讲究供电次序的原因在于：如果c p u 内核获得供电，周边i o 没有供 电，对芯片是不会产生损害的，只是没有输出输入功能而已；如果反过来，周 边i o 得到供电而c p u 内核没有加电，那么芯片缓冲驱动部分的三级管将处 在一个未知状态下工作，这是非常危险的。在一定安全措施保障的前提下，允许 两个电源同时加电，两个电源都必须在2 5 m s 内达到规定电平的9 5 以上。 在这个系统内，我们采用一片t p s 5 6 3 0 0 作为电源管理芯片，t p s 5 6 3 0 0 可 以在2 8 v - - 5 5 v 的输入电压范围内，同时提供v s e n l d o 和v s e n ，r r 两路输 出电压，为c p u 核心和周边i o 接口供电。而v s e n l d o 和v s e n r r 的输出 电压是受v i d l 和v i d 0 管脚控制。具体情况见下表。 lv i d 终端v r e f r rv r e f l d o lv i d lv i d o( v d c ) ( v d c ) 1 0o1 3 01 5 0 011 5 01 8 0 021 3 01 8 0 101 8 03 3 0 111 3 01 3 0 122 5 03 - 3 0 201 3 02 5 0 2l1 5 03 3 0 221 8 02 5 0 ( 表中。表示接地# l 表示悬空；2 表示b i s e 管脚电压，也就是和b i s e 管脚相连) 由于6 7 1 l 则要求c p u 核心采用1 8 v 供电，周边 d o 用3 3 v 供电因 此v i d l 管脚悬空，v i d 0 管脚接地。 我们在d v d d 和c v d d 之间加一肖特萋二极管d 1 来确保d v d d 和c v d d 的掉 电顺序。同时当d v d d 小于c v d d 时，d l 的二极管压降将限制d v d a - - c v d d 的电 型塾查堂兰堡堡壅 塑三皇里翌堕堕塑塑塑塑堕兰 址。 为了保证c 6 7 1 l 芯片在电源没达到要求的电平时，不会产生不受控制的状 态，采用一片电源监测芯片t p s 3 3 0 5 - - 1 8 构建监测电路，确保c 6 7 1 1 在系统加 电的过程中，始终处于复位状态，直到d v d d 和c v d d 达到要求的电平。同时一旦 电源的电压降到一定的门限值以( 8 8 ) 下，强制芯片进入复位状态。这个芯片的 特点是，只要自身供电电压大于1 1 v ，就可以保证输出有效的# r e s e t 信号， 一旦监测的电压低于固定的阀值，就会输出一定脉宽的# r e s e t 信号复位d s p 系统。此外，t p s 5 6 3 0 0 还可以进行手动复位，当管脚# m r 为低电平时，它也 会激活# r e s e t 信号，使得d s p 系统复位。 2 3 小结 这一部分讨论了d s p 系统的时钟信号和电源信号，这一部分虽然并不复杂 却是整个系统能够正常运行的基础。 a )时钟信号 i 一l x i ，：c l kc l k i冀；f f c 。k c 淋 5 vs i _ j l ：- - s cs 0 ” 1 c $ 5 0 1i c s 5 0 l b 1电源信号 中周科技人学学位论文 第三章存储器模块 第三章存储器模块 3 。1e m i f 与s d r a m 的接口 t m s 3 2 0 c 6 7 1l 的e m i f 口具有很强的接口能力，其数据总线宽度为3 2 b i t ， 可寻址空间为4 g b ，可以与目前几乎所有类型的存储器接口，数据吞吐能力最 高可达9 3 2 m b y t e s 。e m i f 是外部存储器和c 6 7 1 1 片内其它单元的接口，c p u 访 问片外存储器时必须通过e m i f 。c 6 7 1 1 支持的器件类型包括： 同步突发静态r a m ( s b s r a m ) ，读写速度可达1 或1 2 c p u 时钟。 同步动态r a m ( s d r a m ) ，接口速度为1 2 c p u 时钟。 异步器件，包括异步s r a m 、r o m 和f l a s h 等。 c 6 0 0 0 系列d s p 的e m i f 提供了对s d r a m 的直接支持。c 6 0 0 0 系列d s p 支持的s d r a m 分完全兼容和强制兼容完全兼容类的s d r a m 的特点是 1 6 m b i t 、2 b a n k 和6 4 m b i t 、4 b a n k ，e m i f 可实现与它们无缝连接。下表给出这类 s d r a m 与e m i f 间的管脚映射。 s d r a m 尺寸列地址 行地址b a n k 选通 2 b a n ke m i fe a l 0 e a 2 s d a l 0 ， e a l 3 1 6 m b i te a l l e a 2 1 m b i t * 8s d r a ma 8 ，a oa i 0 - a 0a 1 1 2 b a n ke m i fe a9 e a 2s d a l 0 e a l 3 1 6 m b i te a l l e a 2 5 1 2 k b i t * 1 6s d r a ma 7 a 0 a 1 0 a 0a 1 1 4b a n ke m i fe a 9 e a 2e a l 3 ，s d a l 0 e a l 5 ，e a l 4 1 6 m b i le a l1 e a 2 l m b i t * 1 6s d r a ma 7 a 0a 1 1 a oa j 3 a 1 2 强制兼容类s d r a m 包括4 m b i t 以及部分s g r a m ，这类s d r a m 也可实现 与e m i f 无缝连接，其诀窍在于利用器件关键特征的相似性。 在这个系统里，我们选择m i c r o n 公司的m t 4 8 l c 4 m 1 6 a 2 t g ( 1 m b i t * 1 6 4b a n k ) 就属于完全兼容类的s d r a m 。 c 6 7 1 1 的e m i f 提供两个控制寄存器s d r a m c o n t r o l r e g i s t e r 和d r a m t i m i n gr e g i s t e r 来完成对s d r a m 接口控制。全局控制寄存器以及空间控制寄 存器中与s d r a m 有关的控制域如下表： 中国科技火学学位论文 第三章存储器模块 控制位描述 全局控制寄存器ls d c es d c l k 输出使能 c l k 2 e nc l k o u t 2 输出使能 c e x 空间控制寄存器 i m t y p e 存储器类型设置 下表是e m i f 支持s d r a m 的控制命令，以及与这些命令相对应的控制信号 真值表。 命令功能 a c t v 激活所选的存储体( b a n k ) ，并选择存储器的某一行 r e a d 输入起始的列地址，开始读操作 w r t 输入起始的列地址，开始写操作 m r sm o d e r e g i s t e r s e t ，设置s d r a m 模式寄存器 r e f r r e f r e s h ，使用内部地址自动进行周期性刷新 s d r a m 命令真值表 命令c sr a sc a sw a 1 3 a 1 1 ；a 9 a 0 a 1 0 ( c e x ) ( s d r a s ) ( s d c a s ) ( s d w e ) ( e a l 5 e a l 3 ；e a l i e a 2 ) ( s d a l 0 ) d c a bllhlxh a c t vllhhb a n k 选择行地址行地址 r e a dlhlh列地址l w r tlhll列地址l m r sllll模式设置值 x r e f rlllhxx 当某一个c e 为s d r a m 配置空间后，必须先进行初始化。但我们用户不需 要控制初始化的每一个步骤，只需要向e m i fs d r a m 控制寄存器中的i n i t 位 写入l ，申请对s d r a m 作初始化，然后e m i f 会自动完成所需要的各步骤作。 初始化操作不能在进行s d r a m 存取的过程中进行。它主要包括以下步骤：对所 有的s d r a m 空间发出d c a b 命令；执行3 个r e f r 命令；对所有的s d r a m 空问发出m r s 命令。 当e m l f 对s d r a m ( m t 4 8 l c 4 m 1 6 a 2 t g ) 进行读操作时，由e a l 4 - e a l 5 传送b a n k 地址，e a 2 e a 9 传送列地址。c e 0 # 、s d r a s # 、s d c a s # 黼平， s d w e # 为高电平。 m t 4 8 l c 4 m 1 6 a 2 t g 在进行读操作时，由b a 0 - b a i 传送b a n k 地址，a 0 - a 7 传送列地址。c e # 、r a s # 、c a s 撑为低电平，w e # 为高电平。a 1 0 为高电平进 行自动预加电。 中困科技大学学位论文 第三章存储器模块 f 酊 e 【92 】 e 12 s d ( 3 t 町 葡趸丽葡潭 再窿t 球嚣弓f 冠蘸；吾棼：占针 而i 鬲薜耳薪t r e o 图3 - 1 读时序 f 蕊茸r _ 1 一 ； 毯盈翌乙覆爰琵! 盔缓娶琵猩翌 疆z 瑟露豸i 琵k 一i 么琵瑟露l 露瑟 图3 - 2 读操作 w 舟叶e 图3 - 3 写时序 - 1 5 - 一=二罴 ! ! 塑垫盔堂堂竺丝苎 篁兰童童堡登堡堡 o - n a l l lf i 面i 一 ： 琵盔盈巫琵：正弦强理 琵趁殁妒了。飞琵箜琵磁 弦琵觋i 盔觋磁 琵豳琵琵赴：丑殛盈 猛琵缓翰c 盈邀3 疆琵磁 z 醒翌盈屹冱凌塑粥殛盈互 j 。训琵况盈殛孙= 隧囝娌幺磁盈l 图3 - 4 写操作 当e m i f 对s d r a m ( m t 4 8 l c 4 m 1 6 a 2 t g ) 进行写操作时，由e a l 4 e