（电路与系统专业论文）基于ADSPTS201多功能实验系统的研制[电路与系统专业优秀论文].pdf

摘要 当前，数字信号处理已经成为高校计算机及电子信息类专业的一门重要技术 基础课。它具有工程性、技术性和实践性强的特点。因而，实验是教学环节中必 不可少的组成部分。在此背景下，本课题旨在设计基于t i g e r s i a r c 芯片的多功 能实验系统，一方面满足教学要求，培养学生的工程实践能力和科技创新能力， 另一方面还可用于工程研究和开发，进一步扩展其在信号处理领域的应用前景。 在论文中，作者提出了一套完整的实验系统软硬件设计方案。 本文第一部分重点阐述了综合实验系统的硬件设计考虑。作者采用a d i 公司 最新一代的d s p 处理器 d s p _ t s 2 0 1 芯片，构成双t i g e r s 姒r c 结构的多处理 器并行系统，以发挥最佳性能，满足应用的需要。为了保证系统能够出色完成众 多控制功能，实现逻辑处理，系统同时采用性能优越的c l f c l o n e 芯片来辅助d s p ， 构成了双d s p + f p g a 的总体结构框架。作为一个完整的系统，还应包括硬件电路 和软件算法得以实现所必须的辅助电路，包括：时钟、复位、电源、s d r a m 、f l a s h 、 u s b 、j t a g 等，作者一一给出了其选型原则，设计思路，连接方式，电路原理等 要点。接下来，针对高速电路设计的规范和经验，作者总结了p c b 设计流程，确 定了本系统电路板的参数和规则。 在论文的第二部分中，作者基于上述实验平台，分别用c 、汇编及c 和汇编 混合编程的方法开发了各功能模块的设计范例，以便于在v i s u a ld s p 什集成开 发环境下演示和调试。其中，基础实验包括d s p 引导、s d r a i 编程、中断服务和 d 姒传输。综合实验则结合信号处理中的典型应用，融会了前面的各块内容。本 文中给出了f f t 和f i r 滤波器设计两个综合实验。 关键词d s p ；a d s p - t s 2 0 1 ；多处理器；多功能实验系统 北京工业大学工学硕士学位论文 a b s t r a c t q 豳n t 耽d i 菩t a ls i 辨a l 班o 贼n g ( d s p ) h 豁b e 啪eo n eo f t h e 如s ti m p o n a n t c ( 哪r s 髂f b rt h e a d e m i c i 姐si nc o m p i i t e r 鞭渤c e 柚de l e 疵a le n g i n o e r i n g d t ：p a 衄髓t s ，谢c hi st c c h l l o l o 西c a l 锄dp i a 以c a l t b e f o 】嗡目q ) c r i m c n ti sal o e y i s g d l h i n gt h et c a c h i n gp r o c c d l 鹏u n d e r 也i sb a 础舯瑚面t h eo 助枷v eo f t h et o p i c i st 0d e s i 驴am u l 虹矗m c t i o n a l 麟p e 血n 朋ts y g t e mb 丛e d 地面g 盱s h a i 屺出p 蠡” b o t h 也et e h 王n g 锄dt h ed e v c l o l m l e mu 鞠g e s i nt h et h 骼i s ，t h e 绷抽mp r o p o s e da c m n p l e t e 甄h 锄eo f t h es o r w a 雒dk m 如旧r ed e s i g nf o rt b i ss y s t 锄 1 kf i r s tp a r to f t b i sm e s i sa d d 坞s sm ec s i d 髓越o f 也eh a r d w 黜t 擞n g a d v 柚t a g eo f t h eu pt 0d a _ t cp d c e s r _ a d s p t s 2 0 1o f a d ic o i p o r a l 匡o n ，t h e 卸t h o r i l s m i i t et h ek 黜lo f 也es y s t e mb y 佃ot i g e r s h a j 5 c h i p s e t si no r d 盯t 0 叩斑n i t h es y s t 锄舡l ds a 土i s 黟t h ea p p l i c a t i o nt b 自c i l i t a t eag 砒m m l b 盯o fc o n 血k l 卸d s i i n p i el o g i c a lp m s s i n g ，让呛s y s t 锄a p p l i 鹤c y c l o n et 0a 龉i s td s p ，f o m i n g at w o d s p + f p g a 丘a 】咀洲m k 舡a 舢s y 蜘m ，t b ch a r d w 辨c i r c i l i t s 锄dt b e 脚a r e a 1 9 0 r i t h l ma a l n e c c s s a 吼i n c l u d i n gt h ec l o c k ，r e s c t ，p o w s d r m “，f i 。a s h u s b ，j 1 a gc i i c i l i t 观d o n ，w h o s e i c c t i n gc r i t e f i o n ，d c s i 班咖s i d c l 觚o n l i 呔 删ea a l s 0p r 嘲m t c db yl h ea 删1 0 r s u b s e q 啪t i y ，a i m i n g 砒s 咄d c s i 萨 e x p 面咖eo fh i g hs p dc i r c 毗位妇姗岫t b cp c bp r o c c d 啪，a n d d t 嫩缸n i 】s 螂耻帔m 坞t c r so f t h ep c b o f t h i sp r o 鲫t om e e tt h er e q l l i r e m l i i lt h e c dp a 巩诋do nt h ef o 蝴e x p c d m e n tp 1 8 m m n ，t h e 龇曲o rd e v e l o p s s e v c r a ld c s i 印n 胍l c l sf o r c h 劬c d 彻a lm o d l l l e ，瑚i n gc c o d c ，嬲s l b l e rl 蛆g t l a g c a n d 也e i rm i x t l l 坞，f o r 白c i l i 劬gl h ed c 锄伪l s 删雅dd e _ b 啦啦l l n d 盯v i s u a l d s n 斗i n t e g r a 虹曲v i r 0 珊的吐1 1 垃b a s i c 麟p e r i i n e n bc o 璐i s to f d s pb 0 0 t s d r a m p r o 掣锄m n i n 岛i n t c ：唧ts 盯“c 鹤锄dd m a 缸m s 血s s i o 也t h e 咖p o s i t ce x l ) e f i m 伽i 忸 咖b i n ew i t h m ed 够s i c a ia p p l i c 础o n so fs i 霉l a lp r o c e s s i n 舀锄db 僦t s 胁t h e b 勰i ce 】p e r i m 吼t s t h c 也船i sp s 锄：t s 咖c o m p o s 沁e ) ( p c 血n e n t s ，i e ，f f t 硒w e l l 鹪 f 瓜丘i t e r d e s i 弘 k e yw o r d s ：d s p ；a d s p t s 2 0 l ；砌t i p i o c e s r ；m m t i f l m c t i o n a l 甑p e r i n 姗脚 口s t c m ； 独创性声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他 人已经发表或撰写过的研究成果，也不包含为获得北京工业大学或其它教育机构 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均 已在论文中作了明确的说明并表示了谢意。 签名：垄整日期：放! f 关于论文使用授权的说明 本人完全了解北京工业大学有关保留、使用学位论文的规定，即：学校有权 保留送交论文的复印件，允许论文被查阅和借阅；学校可以公布论文的全部或部 分内容，可以采用影印、缩印或其他复制手段保存论文。 ( 保密的论文在解密后应遵守此规定) 签名：盔垩整导师签名妞 日期：垫垒2 ： 第1 章绪论 1 。1课题背景 第1 章绪论 信号是信息的载体。信号处理本质上就是对信息的变换和提取，将有用的信 息从各种噪声、干扰的环境中提取出来，并变换为一种便于为人和计算机所使用 的形式。广义的数字信号处理( d i g i t a ls i g n a lp r o c e s s i n g ，d s p ) 技术是指理 论上对数字信号处理的研究，而数字信号处理器是指实现数字信号处理理论的一 类专门的芯片。d s p 已经逐渐成为数字信号处理器的代名词“1 。数字信号处理相 对于模拟信号处理有很大的优越性，主要表现在精度高、灵活性大、可靠性好、 易于大规模集成等方面。 随着人们对实时信号处理要求的不断提高和大规模集成电路技术的迅速发 展，数字信号处理技术也发生着日新月异的变革，这尤其表现在雷达、图像、通 信及网络等领域中。此外，一个系统需要满足性能要求的同时，往往还要满足体 积要求，小而精巧的系统总是受人欢迎的。因此，设计人员不得不采用比以前具 有更高性能的i c 和更优的方案来设计系统嘲脚。集成电路的高速发展为当前新 的要求提供了重要的硬件开发基础；各种e o a 和集成开发环境也为新系统的设 计提供了重要的软件开发条件。一方面，d s p 、可编程逻辑器件芯片和存储芯片 集成度不断提高、速度不断加快、性能越来越稳定，这些极大地促进了数字信号 处理技术的发展，也使其在数字信号处理的应用领域得到了极大的拓展；另一方 面，电子系统集成化程度的提高，不仅可使系统的体积变小、重量减轻、功耗和 成本降低，更重要的是可使系统的可靠性大大地提高。 自2 0 世纪8 0 年代初，第一枚可编程的d s p 芯片诞生以来，d s p 技术以其独特的 优势取得了突飞猛进的发展。随着d s p 芯片性能价格比和开发手段的不断提高， d s p 已经在通信信息系统、信号与信息处理、自动控制、雷达、军事、航空航天、 医疗等众多领域得到了广泛的应用。其诞生和发展也对新理论和新技术的发展起 到了极强的推动作用。d s p 的市场销售量以每年3 0 9 6 以上飞速增长。现在，世界上 的d s p 有三百多种，其中定点d s p 有两百多种。生产d s p 的公司有8 0 多家，但实 力雄厚的也就4 5 家，即德州仪器公司( t i ) 、模拟器件公司( a d i ) 、朗讯公司、 摩托罗拉公司和大规模集成逻辑公司鲫嘲。t i 公司作为d s p 生产商的代表，生产 的品种也多，定点和浮点d s p 大约都占市场份额的6 0 9 6 ，a d i 公司的定点和浮点d s p 大约分别占1 6 和1 3 。我国d s p 产品主要来自海外。其中，t i 公司的产品大约占 北京工业大学工学硕士学位论文 有中国市场的4 4 。其余为a d i 、朗讯、摩托罗拉、z s p 和n e c 等公司所占有。社会 的发展和技术的进步已经将d s p 从一门专业性很强的学科，推进成极为活跃并广 为人知的前沿技术。 目前，美国的t i 公司和a d i 公司是d s p 芯片的两大主要供货商，其芯片也 代表了d s p 领域的最高技术。它们的产品功能各有千秋，在市场定位上满足了不 同使用者的需要。不同类型的d s p 适用于不同场合，早期的d s p 都是定点的，定 点d s p 可以胜任大多数数字信号处理应用，但在某些场合，如雷达、声纳信号处 理中，数据的动态范围很大，按定点处理会发生数据溢出，严重时处理无法进行。 如果用移位定标或用定点模拟浮点运算，程序执行速度将大大降低。浮点d s p 的 出现解决了这些问题，它拓展了数据动态范围，处理性能在许多情况下要比定点 d s p 高得多。在浮点d s p 市场上，a d i 公司的t i g e r s h a r c 系列独树一帜，其最新 推出的t i g e r s h a r c 2 0 1 2 0 2 2 0 3 系列，片内集成了更大容量的存储器，内核工作 频率更快，性价比更高。a d i 第一次把t i g e r s h a r c 称为处理器，而非以往的d s p ， 体现了当今d s p 已走向与处理器融合的趋势。t i g e r s h a r c 中所集成的不仅有 d s p ，还有v l l w ( 超长指令字) 和r i s c ( 精简指令集计算) 技术。a d it i g e r s 姒r c 的高性能密度主要体现在多处理、高带宽和大存储。另外，通过与i 酬微电子公 司合作，新一代t i g e r s h r a c 处理器成为第一个在一个d s p 芯片上集成了2 4 m b 嵌入式d r 矧的处理器其集成存储器容量是同类处理器的3 倍。这种片内大 存储量与高达3 8 4 g b p s 的内部带宽相结合，是其提高性能的关键。这些 t i g e r s i a r c 处理器为设计工程师提供了一个新的平台，使他们可以在此平台上 建立自己的高性能、大存储量的信号处理和图像应用，同时可以感受到有一个软 件可编程的数字信号处理器所提供的低功耗、低成本和无缝连接多处理器能力的 优势”。 新一代t i g e r s h a r c 系列的推出，以及商性能处理的研究，将使a d i 公司的 高性能数字处理器受到更多用户的青睐。本课题主要研究基于t i g e r s 1 a r c 系列 的多功能实验系统，采用a d i 公司的新一代处理器a d s p - t s 2 0 1 芯片，构成双 t i g e r s h a r c 结构的多处理器系统，使得新的实验系统具有运算速度快、处理能 力强、成本低的优点。两片t i g e r s 眦r c 通过链路口进行片间高速的数据传输， 多处理器模块采用一片f l a s h 对多片a d s p t s 2 0 1 进行初始化程序加载，使系统 达到最佳的性能价格比。在此基础上，本课题基于上述平台，开发设计了基础实 验、综合设计实验等专题。 ， 1 2 课题研究的目的及意义 经过2 0 多年的发展，d s p 技术已经深入到人们生活的各个方面，成为当今最 2 第l 章绪论 流行的新技术之一，有广阔的发展空间。目前，国内很多高校都在开展d s 啄程。 而d s p 系统教学具有非常强的实践性，实验教学起着关键作用。因为这样的课程 重点是一门技术的讲授，而不仅仅是理论学习。实验开设要同教学结合，通过实 验，使学生具有d s p 开发的能力。实验内容组织，应该考虑利用有限的时间，把 d s p 开发中的必要步骤，关键过程，主要难点教给学生。这些内容主要包括d s p 调试软件和硬件设备的安装、，设置，d s p 软件编辑和调试的基本流程，程序编写 的基本方法和技巧，d s p 各种外设的使用方法，d s p 特殊工具的使用等等。因此， 为了帮助学生尽快了解和掌握d s p 系统的开发技术，合适的教学实验平台是必不 可少的嘲。 本课题正是在此前提下进行的，旨在利用先进的d s p 芯片设计出便捷有效的 实验系统，供广大高校本科生、研究生学习d s p 技术。其作用和意义可以归纳为： 1 、此系统可以设计丰富合理的实验项目，从而大大拓宽学生在b s p 系统及其外 围的知识面。 2 、方便学生更深入地了解a d s p - t i g e r s 眦r c 系列芯片的功能，特别是有关 a d s p - t s 2 0 1 硬件和软件开发环境及其快速原型应用的更多信息。 3 、便于学生快速掌握d s p 的特点和开发应用技巧。 4 、该实验系统不仅可以满足教学要求，培养学生的工程实践能力和科技创新能 力，而且可以用于工程研究和开发，在信号处理领域具有广阔的应用前景。 1 3国内外发展动态 从我国经济发展的情况来看，d s p 芯片的应用和市场仅仅是刚刚启动。与美 国和欧洲发达国家相比，我国应用d s p 芯片研制实验设备的投入很少，在该领域 没有形成统一的产品标准。高等院校的教育还没有跟上，能够开发和应用d s p 芯 片的人才匮乏。各种高性能的d s p 器件在市场推广过程中碰到的最大困难就是国 内的系统集成商和设备制造商缺乏应用工程师，使得d s p 芯片的应用工作受阻， 售后技术支持难度加大。因此，培养一大批运动控制器的开发应用人才是加快新 的技术革命和新的产业革命的关键。另一方面，西方发达国家掌握了集成电路设 备技术的制高点，同时对我国实施技术封锁和禁运，使我国的技术人员无法采用 高性能的芯片完成各种设备的开发研制工作，这直接导致了我国高端集成电路核 心设备技术水平和国际上缩短了至少5 年的距离。 目前，市场上的d s p 开发板主要以t i 公司的2 0 0 0 系列和5 0 0 0 系列最多， a d i 公司的主要是仰s p 一2 1 ) 【】【系列，这些开发板一般仅适用于一些要求不高的实 时处理场合。它们在雷达信号处理( 脉冲压缩、杂波抑制等) 、声纳、无线通信 ( 信道编码、解压、基带处理等) 、实时图像传输等大多数场合都无法胜任。采 3 北京工业大学工学硕士学位论文 用高档d s p 芯片，如t i 公司的c 6 4 和c 6 7 系列、a d i 公司的s l a r c 和t i g e r s h a r c 系列的开发板在国内并不多见嗍。另外，d s p 芯片厂家为了推广自己的产品，在 新型芯片推出上市的同时，又推出了与之配套的评估板开发套件，以供用户使用。 而市场上现有的d s p 评估板套件已经经过集成和封装，虽然有利于工业应用，但 是其电路已经全部固定，而且往往为了保密，不让使用者知道芯片的型号，基本 不能用于学习研究和做实验。并且，由于评估板套件的研制及生产过程在海外完 成，这使得其本身的价格昂贵，高出了普通高校及d s p 开发人员的承受能力。 本课题以降低成本，开拓市场为原则，与美国j a d i 公司合作，作为其在中国 地区的第三方伙伴，研制基于a d s p l s 2 0 1 的教学实验系统。 1 4本文的研究内容及结构 本文主要研究基于a d s p - t s 2 0 1 的多功能实验系统的硬件设计和软件算法的 验证。 本文第一章介绍了课题的背景、研究目的及意义，讨论了国内外的发展动态。 本文第二章中，笔者根据d s p 芯片技术发展的现状，有针对性地比较了几种 主流t i g e r s h a r c 芯片性能的差异。通过比较，最终选择了a d i 公司的新一代高 性能数字信号处理器t i g e r s i a r c 2 0 1 芯片，并根据该处理器的特点，提出了系统 设计方案。 本文第三章详细讨论了d s p 实验系统的硬件设计方案。分别从双处理器核的 并行方案、存储器配置方案、调试引导方案、外围电路设计方案等角度讨论了设 计系统的具体方法和电路特点。这部分较为重点介绍了硬件设计的具体内容。最 后，介绍了具体硬件的实现p c b 版图设计。针对高速电路设计的规范和经验， 通过对p c b 设计的流程总结，确定了电路板的参数和规划，并对设计过程中的难 点和可能存在的问题进行了讨论。 本文第四章介绍了在d s p 实验系统中需要运行的软件算法模块，其中包括基 础实验和综合性实验。笔者将这些算法在评估板上加以验证。在验证过程中，根 据整个系统性能的要求，笔者提出了对部分算法进行了一系列的改善及优化的方 法 4 第2 章d s p 实验系统总体设计方案 第2 章d s p 实验系统总体设计方案 2 1 t i g e r s h a r c 处理器介绍 仰i 公司进入d s p 市场以来，就着眼于高性能d s p 产品的研发，他们相继推 出了a d s p - 2 l 】( ) ( 定点系列处理器、s 眦r c 浮点系列处理器、b 1 a c k f i n 系列及高性 能数字信号处理器t i g e r s 灏r c 系列。t i g e r s i 矗r c 是a d i 公司推出的第一块采用 “静态超标量”结构的d s p 芯片。a d s p _ t s l 0 1 是t i g e r s h a r c 系列中最早推出的 一款芯片，其内部集成了静态超标量体系结构和更大容量的s r a m ，吸收了众多 超标量计算机的优点，包括存储器访问结构、指令分支预测、互锁寄存器等等新 的技术。所谓静态就是指令级的并行在解码和运行之前就决定了，而超标量是指 芯片内部具有多条流水线，可以同时取得多条指令，t i g e r s 眦r c 可以同时抽取4 条不同的指令。互锁技术保证了当流水线复杂时，程序的执行不会被流水线延时 而打乱。指令分支预测是通过一个1 2 8 位的分支目标缓冲器( b t b ) 实现的，目 的是减少分支延时嘲。a d s p - t s l 0 1 处理器工作在3 0 0 姗z 时，每秒能进行2 4 亿 次乘累加操作和1 8 亿次浮点操作，并且支持两种方式的集成多处理器连接，很 容易实现多片并行处理系统，这使得该处理器能达到无缝超标量能力和不匹配的 i 0 高性能。该产品一经推出，就广泛应用于视频和通信市场，包括3 g 蜂窝和 宽带无线基站，医疗图像和工业仪器以及国防军事装备，如战场雷达、航空器声 纳等。a d i 公司在高性能数字信号处理器方面取得的重大突破，使其成为提供高 性能的浮点和定点处理器的重要厂商。 随后，d s p 进一步发展，功能日益强大，性能价格比不断上升。a d i 公司在 继a d s p - t s l o l 之后，于2 0 0 3 年下半年又推出了新一代高性能t i g e r s m r c 处理 器a d s p - t s 2 0 1 2 0 2 2 0 3 ，它们具有业界最快的定点和浮点信号处理性能，内核 工作频率已高达6 0 0 姗z ，片内存储器已增加到2 4 l l b i t ，并且使用了新的低压差 分信号( l v d s ) 链路口技术。这一系列芯片的优点在于：兼有a s i c 和f p g a 的信 号处理性能和指令集处理器的高度可编程性与灵活性；不断提高处理器的时钟频 率；采用更合理的结构性核心存储器技术以及高带宽的i o 接口嘲。这一切使得 新一代基于t i g e r s 卧r c 的产品开发成本、功耗和芯片尺寸大大降低，系统级性 能进一步增加，在无线通信、军事、工业、图像和医疗市场的应用也更加广泛 5 北京工业大学工学硕士学位论文 2 2a d s p t s 2 0 1 处理器简介 a d s p t s 2 0 l 是一款极高性能的静态超标量处理器，专为大的信号处理任务 和通信结构进行了优化。该处理器将非常宽的存储器宽度和双运算模块( 支持 3 2 b i t 和4 0 b i t 浮点及8 ，1 6 ，3 2 和6 4 位定点处理) 组合在一起，建立了数字 处理性能的新标准。t i g e r s 姒r c 静态超标量结构使d s p 每周期能够执行多达4 条指令、2 4 个1 6 位定点运算和6 个浮点运算。a d s p - t s 2 0 1 在继承了a d s p _ t s l 0 1 基本结构的基础上，又作了进一步改进。其改进后的内部结构如图2 一l 所示“。 ，_ 口碍m t 岫黼时t - 持j 呲p 饵r 图2 1a d s 卜t s 2 0 l 内部结构框图 f j g l m 2 - la d s r s 2 0 1i n 时n a lc o 碰刨蜥0 n 血l g r 锄 a d s p l s 2 0 1 内部可分为d s p 核和i o 接口两部分，这两部分通过4 条相互独 立的1 2 8 位宽的内部总线来传送数据、地址和控制信号。d s p 核包括双运算模块， 数据地址产生器，程序控制器。每个双运算模块包括a l u 、乘法器、6 4 位移位器 和3 2 字的寄存器组，以及相关的数据对齐缓冲器( d a b ) 。双运算模块能够通过 独立或者同时工作来实现s i 锄引擎，每个周期每个运算模块可以执行2 条运算 指令。数据地址产生器包含两个整形a l u ，分别标识为j 和k ，提供数据寻址和 指针操作功能，支持立即寻址和河接寻址，支持位反序和环形缓冲寻址，便于数 字信号处理的一些特殊运算。程序控制器包括一个有指令对齐缓 申器( i a b ) 、 分支目标缓冲器( b t b ) 和中断控制器，提供完全可中断的编程模式，支持汇编 语言和c c + + 语言编程和8 指令周期流水。i a 8 可以预存5 条指令；b t b 减小了 6 第2 章d s p 实验系统总体设计方案 分支跳转延迟。i o 接口包括内部存储器、外部设备接口、d 姒控制器、链路口 和j t a g 接口。内部存储器空间为2 舶i td r a m 。4 条相互独立的1 2 8 位宽度的内 部数据总线，每条连接6 个4 i b i t 内部存储器块中的一个，提供四字的数据、指 令及i o 访问和3 3 6 g b s 的内部存储器带宽。其外部设备接口包括主机接口、 多处理器接口、s d r a m 接口和e p r 伽( f l a s h ) 接口。1 4 个d 姒通道无需处理器 的干预即可完成设备之间的数据交换。4 个完全双向的链路口采用低压差分信号 ( l 、，d s ) 链路口技术，从而达到4 g b p s 的数据吞吐量。i e e e l l 4 9 1 兼容的j t a g 接口用于片上仿真“町“o “”。 d s p l s 2 0 l 的主要性能如下： 高达6 0 0 涮z 运行速度，1 6 n s 指令周期。 2 4 f b i t 片内d r a m 。 双运算模块，每个计算块包含一个a l u ，一个乘法器，一个移位器，一 个寄存器组和一个通信逻辑运算单元( c l u ) 。 双整数a l u ，提供数据寻址和指针操作功能。 集成i o 接口，包括1 4 通道的d m a 控制器，外部端口，4 个链路口，s d 删 控制器，可编程标志弓l 脚，2 个定时器输出引脚等用于系统连接。 通过共享总线可无缝连接多达8 个t i g e r s h a r cd s p 。 a d s p t s 2 0 1 的性能直接决定了其主要优点有： 提供高性能静态超标量d s p 操作，专门优化适用于通信和需要多d s p 处 理器的应用。；。 优异的d s p 算法和i 0 性能表现。 d m a 控制器支持1 4 个d 姒通道，可完成片内存储器，片外存储器，存储 器映射外设，链路口，主机处理器和其他多处理器之间的低开销的高速 传输。 非常灵活的指令集和支持高级语言的d s p 结构便于d s p 编程。 可扩展的多处理器系统，连接时仅需很低的通信开销。 表 1 显示了a d s p - t s 2 0 1 的性能指标。 表2 1a d s p t s 2 0 1 通用算法性能 性能指标 速度时钟周期 1 0 2 4 点复数f f t ( 基2 ) 1 5 7 s9 4 1 9 6 4 l 【点复数f f t ( 基2 ) 2 3 3 m s 1 3 9 7 5 4 4 f i r 滤波器( 每个抽头) 0 8 3 n s0 5 8 8 儿8 8 矩阵乘( 复浮点数) 2 3 s 1 3 9 9 7 北京工业大学工学硕士学位论文 2 3 系统方案的确定 系统结构的设计是一个综合权衡的过程，它既要考虑到设计要求，又要考虑 到系统实现的可行性。本课题的要求较高，系统方案的正确设计就显得十分重要。 因此本节对方案的确定、器件的选择和其它外围电路的具体设置操作都作了较为 详细的说明，其中有些是后续章节参考的重要依据。 2 3 1d s p 选型 d s p 是本课题的核心部分。d s p 性能的好坏直接影响到处理板的处理能力， 因此必须细心选取一款合理的d s p 芯片。表2 2 简单的对a d i 公司主流浮点d s p 芯片：t s l 0 1 、t s 2 0 l 、t s 2 0 3 进行了比较咖。 表2 2a d s p - t s l o l 、a d s p _ t s 2 0 3 和a d s p t s 2 0 1 性能比较 序号结构功能 a d s p t s l 0 1 a d s p - 1 f s 2 0 3 a d s p - 1 晤2 0 1 1 速度3 0 0 埘z ，3 。3 n s5 0 0 姗z ，2 0 n s6 0 m m z 。1 6 7 n s 3 条相互独立的1 2 8 4 条相互独立的4 条相互独立的 位宽度的内部数据 1 2 8 位宽度的内部 1 2 8 位宽度的内部 2 总线总线，每条连接3 数据总线，每条连 数据总线，每条连 个2 髓i t 内部存储 接1 个4 m b i t 内部接6 个蛐i t 内部 存储器块中的一存储器块中的一 器块中的一个。 个。个。 片内鼬l b i ts r a m ，片内4 i i b i t 孤埘， 片内2 4 胁i td r 腿， 3 存储器分为3 个2 抽i t 的分为4 个1 怕i t 的 分为6 个4 l i b i t 的 块帅。舷，姒，邶， 块湘，m l ，比块啪。抛，姒，硒 船，m 1 0 两组完全双向的四组完全双向的 四个双向复用的链链路口，每组含4链路口，每组含4 路口l o - l 3 ，每个链位独立的输入和4位独立的输入和4 4 链路口 路口提供8 位双向 位独立的输出。采 位独立的输出，采 的i o 吞吐量达1 g用l v d s 技术。吞用l v 璐技术，吞 吐量达到1 g吐量达到4 g 算法性能 5 3 2 7 8 s1 8 8 s 1 5 7 s 1 0 2 4 点复数f f t 8 第2 章d s p 实验系统总体设计方案 通过将它们的工作频率、内部结构、运算性能和外部接口等加以比较可以发 现， d s p - t s 2 0 1 具有最强的浮点运算能力，考虑到本实验装置采用双处理器结 构，充分发挥链路口的通信功能，决定采用a d s p _ t s 2 0 l 芯片。 2 3 2 基于a d s p t s 2 0 1 的综合实验系统的设计方案 大多数高速实时系统通常采用d s p 芯片和可编程逻辑器件结合的方法来做数 字信号处理算法。因此在硬件设计方面，本系统采用由两片a d s p t s 2 0 1 芯片和一 片f p g a 芯片组成d s p + fp g _ a 结构满足上述要求。d s p 芯片运算速度高、寻址方式灵 活、通信机制强，主要用于数据量较少但算法的控制结构复杂的数字信号处理算 法；f p g a 实现运算的速度高、灵活性强，主要用于对处理速度要求高，但运算结 构相对比较简单的数字信号处理，比如信号预处理，接口转换。充分发挥二者的 长处，并优势互补，是本设计的最大创新。 系统的整体结构如图2 2 所示。 f ，? 1 “”，”“；! 囊j “：；! 卅匿 瞻：。浏一 一回。， 争 l ? 回a d s p _ t s 2 0 1 7 回 r c 。硫5 “l b ，。”o 一 - ”一“一。 圆。“ 。 - 圆a d s p l s 2 0 l 以一 p ? 。1 回 、“。 嘱 融之。；i 一 一 “， f * # 1 ；。； 降 “2 肼l ，斟 fff v 霞+ 一一、翔 图2 2 基于a d s p t s 2 0 1 提出的系统设计方案 f i g i 雠2 - 2t h es y s t e m 虻h e m ed i a 】昏b a s o do n a d s p - t s 2 0 在系统中，a d s p - t s 2 0 1 作为主d s p 芯片，是处理核心，主要完成信号处理所 要求的各种算法的实现。该芯片速度快，运算精度高，很适合浮点应用的开发。 系统的逻辑控制、译码等功能由一片f p g a 芯片来实现，因其具有灵活和紧凑的特 9 北京工业大学工学硕士学位论文 点。除此之外，电路系统中还包含了硬件电路和软件算法得以实现所必须的辅助 电路。其中包括5 1 2 k 8 位f l a s h 存储器，在系统中用于装载用户程序，可供硬件 仿真和脱机运行，并可实现“自启动”。在存储器方面，由于有专用的s d r a m 接口， 可以方便地使用3 2 岫( 删x6 4 b i t ) s d r a l ，用于片外存储器的扩展，使系统具 有速度更快，容量更大的数据存储空间。a d s p _ t s 2 0 1 上设置了符合i e e e l l 4 9 标准 的j t a g 标准测试接口及相应的控制器，从而不但能控制和观察多处理器系统中 的每一个处理器的运行，测试每一块芯片，还可以用这个接口来装入程序，进行 片上仿真。用电缆使计算机通过p c i 插卡与s 唧i t i c e 仿真盒相连，用1 4 芯j 1 a g 接口线连接到d s p 目标板上。实验系统中还设置了按键，用于设置外部中断，l e d 灯，用于显示程序结果。此外还配有与p c 机进行申行通信的u s b 接口矧。 本系统中采用了共享总线系统与分布式并行系统混合的簇式结构。共享总线 结构具有各处理器共享片内存储器和片外存储器的优点，实现无缝连接，并具有 总线仲裁逻辑，可以充分利用各处理器的数据资源。分布式结构实现处理器间点 对点传送，解决了共享总线的瓶颈问题。结合二者优点可以使多处理器系统适合 同时处理很多不同的任务，高度并行，灵活性强“”。 总之，系统方案从全局设计的角度出发，更好地利用了芯片的特点，采取了 更有效的设计，使电路功能更加丰富全面，有利于完成数字信号处理模块的功能。 2 4 本章小结 本章首先对a d i 公司t i g e r s h a r c 处理器的功能做了简单的介绍。在此基础 上，选择了适合本系统要求的a d s p - t s 2 0 1 芯片，来满足控制结构复杂的数字信 号处理运算的要求。同时为了兼顾结构相对简单但实时性要求高的其它数字信号 处理运算，系统采用由两片a d s p t s 2 0 1 芯片和一片f p g a 芯片组成d s p + f p g a 结 构，这将使该系统具有功能丰富、成本低廉的特点。共享总线系统与分布式并行 系统混合的簇式结构的使用，将进一步提高系统的资源分配与任务并行能力。 1 0 第3 章基于a d s p t s 2 0 l 综合实验系统硬件设计 第3 章基于a d s p t s 2 0 1 综合实验系统硬件设计 d s p 硬件设计包括：硬件设计方案、d s p 及周边器件选型、原理图设计、p c b 设计等。本实验系统包含a d s p - t s 2 0 l 处理器及其上电复位电路、电源电路、系 统时钟电路、s d r a m 扩展电路、程序存储及启动调试f l a s h 电路，一个用于逻辑 控制的f p g a 电路，用于i c e 调试的j t a g 口，用于与p c 机通信的u s b 接口电路， 以及用于测试的l 即灯、按键接口。下面将分别介绍系统各部分电路。 3 1d s p 处理器模块设计 d s p 模块是整个系统设计的核心，本系统采用两片a d s p - t s 2 0 1 芯片。本章 将从系统设计的角度，介绍a d s p t s 2 0 1 芯片在连接方式，存储器组织、链路口 连接、通用接口及外部中断的应用方面的特点，讨论该芯片系统设计中的辅助性 问题。 3 1 1 双处理器连接方案 随着v l s i 器件开关速度、连线延时以及、，l s i 理论特征尺寸限制的极限，单 片处理器性能的进一步提高将越来越困难，而依靠提高主频率来提高性能的方法 也越来越行不通。所以人们对运算速度的无限追求是不能通过单个处理单元的发 展而实现的，只能通过并行处理技术来实现。面对宽带数字化和高抽样率、高精 度带来的巨大数据量，必须采用多处理器并行处理技术。并行处理技术涉及的方 面很广，包括网络拓扑结构、系统结构、算法研究等多方面。并行多处理器系统 硬件平台的设计，主要应考虑根据具体应用的特点，决定采用什么样的体系结构 来组成并行处理系统，以发挥系统的最佳性能，达到最好的处理效果。 a d s p t s 2 0 1 之间的数据传输通道可选择的只有以下两种方式：高速链路口 和高速外部总线口。由多a d s p t s 2 0 1 组成的d s p 系统从数据传输方式来看，不 外乎以下3 钟模型嘲； 高速链路口耦合模型，又称为松耦合方式。 高速外部总线口耦合模型，又称为紧耦合方式。 高速链路口与高速外部总线口混合耦合模型。 从数据流来看，高速链路口耦合模型中数据传输是串并行方式，而高速外部 总线耦合模型是并行模式。前者适应于流水处理方式，后者适应于并行分布式处 北京工业大学工学硕士学位论文 理方式。下面分别介绍一下三种连接方式的特点。 1 、高速链路口耦合模型 以高速链路口耦合组成多d s p 系统，结构简单，有很高的数据传输速率。a d s p t s 2 0 1 的一个高速链路口单向通信包含了4 位数据，时钟与握手信号一共1 2 条引线，双向通信要2 4 条引线。在内核时钟为5 0 0 删z 时，单向数据传输最高可 达5 5 船s ，双向数据传输率可达1 g b s 。用高速外部总线耦合方式，及时采用 1 0 0 删z 的s c l k ，6 4 位总线口，用最快的流水操作协议，不加任何等待周期，双 向数据传输速率仅为8 0 0 船s 。链路口的点对点通信具有很高的传输可靠性。 只要通信协议与链路口的通信协议相同，链路口也可以实现t i g e r s h a r cd s p 与外围其它设备通信，如f p g a 等。采用高速链路口耦合的多处理器系统，仅需 要链路口实现d s p 片间通信，就可以实现无缝连接，并且避免了总线仲裁问题。 高速链路口耦合模型的示意图如图3 一l 所示渊。 图3 1 高速链路口耦合模型 f i 即3 1h 吨血印c c dl i n k p o nm o d e l 2 、高速外部总线耦合模型 以高速外部总线耦合方式组成多d s p 系统，可实现在多d s p 系统内的资源共 享。系统中的各处理器可共享r 脒、s d r 棚和主机等资源，还可共享其它处理器 核内资源。a d s p t s 2 0 1 提供了专门的多处理器系统仲裁逻辑，最多可以由8 片 d s p 构成多处理器系统，可通过a 足o 丑足7 、凇足、坳g 、c 以、a 蹦等引脚 进行自动总线仲裁，而不需要附加任何其它仲裁逻辑。a d s p - t s 2 0 l 通过外部引 脚i d 2 0 为每个独立的处理器分配了统一的存储空间，每个处理器通过外部口 传输数据。高速外部总线耦合模型可形象表现为图3 2 1 2 第3 章基于a d s p t s 2 0 1 综合实验系统硬件设计 图3 2 高速外部总线耦合模型 f i g l 岫- 2h i g hs p 。e de ) 【i l 晡o rb 吣m o d e l 3 、高速外部总线与高速链路口混合耦合模型 为兼顾数据传输速率、资源共享、结构简单以及p c b 设计方便等因素，可采 用混合耦合模型。在本系统中，为尽可能利用a d s p - t s 2 0 1 的所有资源，我们便 采用混合耦合模型，将2 片d s p 处理器的总线口都相互连接好，各d s p 之间的高 速链路口也都连接，建立d s p 到d s p 的点对点通道与d s p 间资源共享的工作块模 式。由于只有两片处理器，所以只使用了傩o 和擞l 引脚，对于没有使用的 醒2 盈震7 需要上拉处理。面在链路口连接方面，充分考虑到为使p c b 阶段布线 方便，而将两处理器以相互倒置的方式码放，这时四个链路口两两相对，将两片 的l i n k 0 和l i n k 2 互连，l i n k l 和l i n l ( 3 互连，这时可使布线无任何交叉，从而 使高速的链路信号不会因布线过长或过孔而产生衰减。采用两种方式结合使用， 会有更高的多处理器内部传输速率，全部资源的高速应用可提供超过4 g b s 的数 据传输。本系统的双d s p 连接方案如图3 3 所示“。 图3 3高速外部总线与高速链路口混合耦合模型 f i g 嘲一3 蚴s p e c d 纰栅b u s a n d i i n k 叫m 础l 北京工业大学工学硕士学位论文 3 1 2d s p 存储器配置方案 仰s p t s 2 0 l 的3 2 位地址总线提供了高达4 g b 的寻址空间，整个寻址空间对 共享总线的所有单元都适用。a d s p t s 2 0 l 采用的是统一的存储器映射空间，片 内和片外存储器都有单独而且唯一的地址空间。整个映射空间包含4 个部分：主 机空间、外部存储器空间、多处理器空间和片内存储器空阅。除了主机空间外， 每个空间又包含更小的存储空问，如外部存储器寻址空间还有s d r a m 空间等。另 外，无论处理器内部寻址空间还是外部寻址空间，t i g e r s 姒r c 处理器还保留了 部分空间用于未来新处理器的扩展，但就目前处理器而言，这些保留空间都是不 可以访问的。 图3 - 4 仰s p t s 2 0 1 的存储器映射 f i g l