（电路与系统专业论文）基于TMS320C6713DSPs的多路实时音频信号处理系统[电路与系统专业优秀论文].pdf

中国科学院研究生院硕士学位论文 基于t m s 3 2 0 c 6 7 1 3 d s p s 的多路实时音频信号处理系统 李鹏 指导老师：丁铁夫 摘要 t e x a si n s t r u m e n t 推出的c 6 0 0 0 系列d s p s 具有优异的数字信号处理速度以 及出色的对外接口能力。作为该系列中的一员，t m s 3 2 0 c 6 7 1 3 在兼顾上述特点的 同时，还在芯片中集成了特殊的多通道音频接口m c a s p 。m c a s p 能够方便的接收 和发送多路音频信号，并兼容多种音频数据格式，从而可以大大简化音频信号处 理系统的结构。结合其c p u 高速的数字信号处理能力，t m s 3 2 0 c 6 71 3d s p s 在音 频信号处理甚至整个多媒体领域都有着非常大的应用潜力。 基于以上背景，我们提出了以t $ 3 2 0 c 6 7 1 3 为处理器，以t i c 、s p 为接口建立 多路实时音频信号处理系统的研究课题，并选用骈p e g l 一l a y e r 3 ，即我们常说的 m p 3 编码标准作为系统的音频处理算法。m p 3 音频压缩算法可以把c d 音质的两个 通道共包含1 4 m b i t s 的数据流压缩到1 2 8 k b it s ，且仍保持高保真的声音质量， 由于在实现高压缩率的同时，还要得到接近c d 音质的声音效果，在压缩过程中 必然需要很大的运算量，这就对系统的处理能力提出了较高的要求，因此，选用 此算法可以较直观地反映出系统的实时信号处理能力。 论文首先简要介绍了t m s 3 2 0 c 6 7 13 d s p s 的结构特点，并对其m c a s p 接e 的 结构及应用方法作了重点说明；然后论述了多路实时音频信号处理系统的结构组 成及工作原理；最后，介绍了卿3 的编码算法，并对系统的性能和潜力作了总结 和分析。 关键词：t m s 3 2 0 c 6 7 1 3 ，m c a s p ，实时音频处理，m p 3 基于t m s 3 2 0 c 6 7 1 3 d s p s 特多潞窑对音频信号处理东碗 t h em u l t i c h a n n e lr e a l - t i m ea u d i os i g n a lp r o c e s s i n gs y s t e m b a s e do nt m s 3 2 0 c 6 7l3d s p s a b s t r a c t t h et 1 1 sc 6 0 0 0d s p sh a x ，ee x c e l l e n t d i g i t a ls i g n a lp r o c e s s i n gs p e e da n d o u t s t a n d i n ge x t e r n a li n t e r f a c i n ga b i l i t y a so n em e m b e ro f t h i ss e r i e s ，t m s 3 2 0 c 6 1 7 3 n o t o n l yo w n st h e f e a t u r e sm e n t i o n e da b o v e b u ta l s oh a s s p e c i a li n t e g r a t e d m u l t i c h a n n e la u d i os e r i a lp o r t s ( m c a s p ) m c a s pc a n e a s i l yr e c e i v ea n ds e n d m u h i c h a n n e ls i g n a l sa 1 1 d s u p p o r ta 、a r i e t 3 o fa u d i od a t aj ! b r m a t t h u ss i m p l i f i e sl h c s t r u c t u r eo fa u d i op r o c e s s i n gs y s t e mm a r k e d l y c o m b i n e dw i t hc p uh i 曲一s p e e d p r o c e s s i n ga b i l i t y , , t m s 3 2 0 c 6 7 1 3d s p sh a v ep o t e n t i a lw o r t hi na u d i oa p p l i c a t i o n e v e ni nt h ew h o l em u l t i m e d i af i e l d b a s e do nt h eb a c k g r o u n da b o v e ：w ec o m eu pw i t ht h es t u d yp r o j e c t ：s e t t i n gu p a l la u d i os y s t e mo nt m s 3 2 0 c 6 713p l a t f o r ma j t hm c a s rw ec h o o s em p e g i 1 a y e r 3 ( m p 3 ) e n c o d i n gs t a n d a r da st h ea l g o r i t t u no ft h i ss y s t e m m p 3s t a n d a r dc a i lc o m p r e s s t h er a t eo fa u d i os t r e a mf r o m1 4 m b i t st o12 8 k b i t sa n ds t i l lm a i n t a i n sc dl e v e l t i m b r e f o ri m p l e m e n t i n gt h em p 3e n c o d i n go p e r a t i o n ，am a s so fc o m p u t a t i o ni s n e e d e d t h u st h i sa l g o r i t h mc a nc l e a r l yr e f l e c tt h er e a l t i m ep r o c e s s i n ga b i l i t yo ff h e s y s t e m f i r s t l y , t h et h e s i sb r i e f l yi n t r o d u c e st h es t r u c t u r a lf e a t u r e so f t m s 3 2 0 c 6 7 1 3a n d e m p h a s i z e s t h em c a s rt h e nd i s c u s s e st h e c o m p o s i n ga n df u n c t i o n so ft h e m u h i c a n n e lr e a l - t i m ea u d i os y s t e m f i n a l l y , g i v e sa r ti n t r o d u c t i o no nm p 3 e n c o d i n g a l g o r i t h ma n dm a k e st h ec o n c l u s i o na n da n a l y s i so nf u n c t i o na n dp o t e n t i a l i t yo ft h e s y s t e m k e yw o r d s ：t m s 3 2 0 c 6 7 1 3 ，m c a s p ，r e a l t i m ea u d i op r o c e s s i n g ，m p 3 j i 基于t m s 3 2 0 c 6 7 1 3 d s p s 的多路实对音频信号处理系统 图表索弓 图1c 6 7 1 3 芯片结构3 图2c 6 7 1 3c p u 数据通路5 图3l 2m e m o r y 配置8 国4d e v c f g 芯片配置寄存器1 3 图5m c a s p 应用予数字音频编码器17 图6m c a s p 应用于数字音频解码器1 8 图7m c a s p 结构图1 9 图8m c a s p 的串行转换器2 0 图9c 6 7 1 3 系统板示意图2 8 图1 0d s p s 的控制逻辑3 ( ) 图1 1多路实时音频信号处理系统示意图3 4 图1 2m c a s p 与a d 、d a 的连接3 5 图1 3 音频信号处理系统工作流程图3 7 图1 4m p e g 编码器的基本结构4 0 表1 芯片配置管脚1 2 表2d e v c f g 功能描述1 3 表3p c m l 8 0 4 的采样频率与输入时钟3 1 表4p c m l 8 0 4 的过采样率与输入时钟3 2 表5p c m l 8 0 4 的数据传输格式3 2 第一章引言 第一章引言 1 1t m s 3 2 0 c 6 0 0 0 系列d s p s 的发展与应用 1 9 9 7 年，美国t i 公司发布了新一代d s p s 芯片t m s 3 2 0 c 6 ( j o o ，包括定点利 浮点两大系列，其中定点系列为t m s 3 2 0 c 6 2 x x ，浮点系列为t m s 3 2 0 c 6 7 x x ，二 者互相兼容。最早推出的c 6 2 0 1 的运算速度己达到】6 0 0 m i p s ，在数字信号处理 器处理能力上创造了新的里程碑。c 6 0 0 0 系列本身在设计上瞄准的是多通道无线 通信和有线通信的应用领域，例如蜂窝基站、m o d e m 池以及x d s l 系统等，促 凭借优异的信号处理速度和出色的对外接口能力，其在雷达声纳、医用仪器希i 多 媒体应用等领域同样具有非常大的应用潜力。 1 。2 课题的提出 数字音频是多媒体技术的重要组成部分，其应用已经深入到人们工作和生活 的各个领域，品种繁多的数字音频产品不断涌现，音频数据压缩和传输格式不断 丰富和更新，给人们带来了方便和享受。但与此同时，人们也在对数字音频产品 不断提出更高的要求，功能单一的产品必将被高性能、多功能以及具有良好兼容 性的数字音频系统所取代。 t m s 3 2 0 c 6 7 1 3 ( 以下简称c 6 7 1 3 ) 是t m s 3 2 0 c 6 0 0 0 系列d s p s 中的一员。 和其它成员一样，c 6 7 t 3 具有高速的信号处理速度和强大的对外接口能力，可以 作为比较理想的多媒体信号处理平台。另外，c 6 7 1 3 的外设资源中，还有两个独 特的多通道音频串口m c a s p ，可以同时接收和发送多路数字音频信号，并且兼 基于t m s 3 2 0 c 6 7 1 3 d s p s 的多筚实时音额信号处理系统 容多种音频数据传输格式。以m c a s p 为接口建立的音频信号处理系统具有结构 简单，配置灵活，兼容性好的特点。 基于以上的介绍，我们提出了以c 6 7 1 3 为处理器，以m c a s p 为接口建立多路 实时音频信号处理系统的研究课题。为了验证系统的实时信号处理能力，我们选 用1 2 s 作为音频数据传输格式向系统输入立体声p c m 数据信号，以m p e g i l a y e ；，3 ， 即我们常说的m p 3 标准对信号进行编码运算。 m p 3 是目前比较流行和成熟的音频压缩格式，选取其作为验证系统实时性 算法的原因如下： 一删 。( 1 m p 3 是基于心型声学模型的高保真音频压缩算法。由于人耳可听到的频 率范围约为2 0 h z 2 0 k h z ，根据奈奎斯特理论，要想保持接近c d 音质 的听觉效果，即不失真地重构信号，其采样频率不能低于4 0 k h z 。再考 虑到实际使用的滤波器都不可能是理想滤波器，为保证声音频带的宽度， 采样频率一般不能低于4 4 1 k h z 。因此，相对于其它语音压缩算法，n i l e ：； 需要更大的数据传输量。 2 m p 3 音频压缩算法可以把c d 音质的两个通道共包含1 4 m b i t s 的数据流 压缩到1 2 8 k b i t s ，且仍保持高保真的声音质量。较高的压缩比和保真度 必然需要大量的运算，这就对系统的实时性提出了较高的要求。 1 3 课题的内容和意义 课题以独立开发的c 6 7 1 3 实验系统为基础，选用合适的芯片搭建接口电路， 组成了一个具有基本功能的音频信号处理系统，并通过实际的m p 3 编码处理对 系统的性能进行了验证。 在今后的工作中，将通过进一步的结构扩展、软件优化以及算法添加，使该 系统成为更具实用价值的多功能、高性能的应用平台。 第二章t m s 3 2 0 c 6 7 1 3d s p s 概递 第二章t m s 3 2 0 c 6 7 1 3d s p s 概述 c 6 7 1 3 是t i 公司推出的基于先进的甚长指令字( v l l w ) 结构的高性能浮点 d s p s ，在2 2 5 m h z 的时钟频率下，其最高执行速度可以达到1 3 5 0 m f l o p 5 ；、 1 8 0 0 m i p s ，是多通道或多功能壹用幸的理想选择。 2 1c 6 7 1 3 的功能模块 图1c 6 7 1 3 芯片结构 基于t m s 3 2 0 c 6 7 1 3 d s p s 的多路实时音频信号处理系统 c 6 7 1 3 的芯片结构如图1 所示，包含c p u 和外设资源两大部分，两者由二 级缓存结构的可配置存储单元相连接。 2 1 1c 6 7 1 3 的c p u 结构 c 6 7 1 3 的c p u 采用哈佛结构，其程序总线与数据总线分开，取指令与执行 指令可以并行运行。程序总线宽度为2 5 6 b i t ，每一次取指操作都是取8 条指令， 称为一个取指包。执行时，每条指令占用1 个功能单元，取指、指令分配和指令 译码单元都具备每周期读取并传递8 条3 2 位指令的能力。 c 6 7 1 3 的c p u 有2 个类似的可进行数据处理的数据通路a 和b ，其结构如 图2 所示，共包含下述物理资源： 2 个通用寄存器组( a 和b ) 每个通用寄存器组包括1 6 个3 2 位寄存器，其作用是： 存放数据，作为指令的源操作数和目的操作数。 作为间接寻址的地址指针，寄存器a 4 a 7 和b 4 b 7 还可以以循环寻址方 式工作。 a 1 、a 2 、b 0 、b i 和b 2 可用作条件寄存器。 8 个功能单元( l 1 、l 2 、s 1 、s ! 、m 1 、m 2 、d 1 和d 2 ) c 6 7 1 3 每组数据通路有4 个功能单元，两组数据通路功能单元的功能基本相 同。m 单元主要完成乘法运算，d 单元是唯一能产生地址的功能单元，l 与s 是主要的算术逻辑运算单元( a l u ) 。 2 个数据读取通路( l d l 和l d 2 ) 和2 个数据存储通路( $ t 1 和s t 2 ) l d 1 和l d 2 将数据从存储器读取到寄存器；s t l 和s t 2 则是将各组寄存器 的数据存储到数据存储器中。 2 个寄存器组交叉通路( 1 x 和2 x ) 每个功能单元可以直接与所处数据通路的寄存器组进行读写操作，也可以通 4 墨三主! 翌! i ! ! ! ! ! ! ! 里! 堡垫兰 i i 嘲3 2 肾 d a 伯p a t ha l d l3 2l s b ld a l 0 a 2 ；l d 23 2l s e d a t ap a t h b il 0 23 2 黼s b l5 3 2 l i 图2c 6 7 1 3 c p u 数据通路 5 基于t m s 3 2 0 c 6 7 1 3 d s p s 的多路实时音频信号处理系统 过l x 和2 x 交叉通路与另一数据通路的寄存器组相连。1 x 交叉通路允许数掩孤 路a 的功能单元从寄存器组b 读取它的源操作数，2 x 交叉通路则允许数据通路 b 的功能单元从寄存器组a 读取源操作数。 2 个数据寻址通路( d a l 和d a 2 ) 寻址通路与两侧数据通道都相连，这使一个寄存器组产生的数据地址能够支 持任意一侧寄存器组对数据存储器的读写操作。 控制寄存器组 用户可以通过对控制寄存器组编程来选用c p u 的部分功能。编程时应注意 仅功能单元s 可通过搬移指令m v c 访问控制寄存器，对其进行读写操作。c 6 7 1 - ； 的控制寄存器有： 寻址模式寄存器a m r 控制状态寄存器c s r 程序计数器p c e l 中断控制寄存器i f r 、i s r 、i c r 、i e r 、i s t p 、i r p 和n r p 2 1 2c 6 7 1 3 的片内2 级存储器 c 6 7 1 3 的片内r a m 采用2 级高速缓存结构，程序和数据拥有各自独立的高 速缓存。第1 级程序c a c h e 称为l i p ，第l 级数据c a c h e 称为l i d ，程序和数据 共享的第2 级存储器称为l 2 。 1 l l p l 1 p 采用4 k b y t e 直接映射结构( d i r e c tm a p p e dc a c h e ) ，可以通过c p u 控制 状态寄存器( c s r ) 、l 1 pf l u s h 基址寄存器( l 1 p f b a r ) 、l 1 p 冲洗字计数寄存 器( l 1 p f w c ) 和c a c h e 配置寄存器( c c f g ) 实现对l 1 p 的控制。 l i p 只能作为缓存，不能设置为映射存储器，也没有f r e e z e 和b y p a s s 模式。 最初c p u 对任何一个地址的取指访问都会产生c a c h e 缺失，因而会转向l 2 提出 6 第= 章t m s 3 2 0 c 6 7 1 3d s p s 概述 数据申请，返回的指令包同时存入l 1 p ，以后再取该指令包时就会产生c a c h e 命 中。 2 l 1 d l 1 d 采用4 k b y t e 双路组联想结构( 2 - w a y s e ta s s o c i a t i v ec a c h e ) ，通过c p u 控制状态寄存器( c s r ) 、l 1 df l u s h 基址寄存器( l 1 d f b a r ) 、l 1 d 冲洗字计数 寄存器( l 1 d f w c ) 和c a c h e 配置寄存器( c c f g ) 对l 1 d 进行控制。 同l 1 p 一样，l 1 d 只能作为缓存，不能作为映射的存储器，也没有f r e e z e 和b y p a s s 模式。c p u 最初对任何一个数据的访问都会产生c a c h e 缺失，导致从 外部读取数据，并缓存在l i d 中。后续对同一数据的访问将产生c a c h e 命中， c p u 在单周期内得到需要的数据。c a c h e 缺失情况下的操作取决于数据的访问方 向。如果是读缺失，l 1 d 向l 2 发出取数据昂请，数据从l 2 返回后，l 1 d 控制 器根据访问地址决定映射的缓存组，然后将新的数据存入最近最少使用的行。若 该行缓存的数据曾经重写但对应源地址的内窑未被更新，则旧数据会先写入l 2 ， 不会被丢弃；若原数据未被修改或者该缓存行无效，则新数据直接写入。如果是 写缺失，l 1 d 转向l 2 发出写申请，数据不会被同时存入l i d 。对于同一周期中 发生的2 次c a c h e 缺失，l i d 会将这2 次缺失排序，然后向l 2 顺序发出申请。 3 l 2 c 6 7 1 3 的l 2 包含2 5 6 k - b 3 1 e 由程序和数据共享的存储空间。其中的6 4 k b y t e 空间可以通过c c f g 寄存器的l 2 m o d e 字段配置为映射存储器、c a c h e 或两者 的组合，共有如图3 所示的5 种模式；其余的1 9 2 k b y t e 存储空间用作片内的 s r a m ，不能配置为缓存。用户可以通过c a c h e 配置寄存器( c c f g ) 、l 2f l u s h 基址寄存器( l 2 f b a r ) 、l 2 冲洗字计数寄存器( l 2 f w c ) 、l 2c l e a n 基址寄存器 ( l 2 c b a r ) 、l 2c l e a n 字计数寄存器( l 2 c w c ) 、l 2 冲洗寄存器( l 2 f l u s h ) 和l 2c l e a n 寄存器( l 2 c l e a n ) 实现对l 2 的控制。 l 2 控制器处理的申请来自3 个方向：l 1 p 、l 1 d 和e d m a 。当l 1 p 或l 1 d 基于t m s 3 2 0 c 6 7 1 3 d s p s 的多路实时音频信号处理系统 发生c a c h e 缺失时，向l 2 发出申请，l 2 怎样响应该申请取决于l 2 的模式设置。 复位时l 2 的默认模式为s r a m ，一旦l 2 中的任何一部分设置为c a c h e ，则该部 分不再出现在存储器映射空间中。l 2 中配置为s r a m 的部分，其存取与一般的 r a m 完全一样，配置为c a c h e 的部分，其操作与l i d 类似。 l 2 m o d e 0 0 0 0 0 l0 1 00 1 i 羔兰煮 芝 匕 卫 2舅 曩 x h 三 i ； 妻毒 三 毫 图3 l 2 m e m o r y 配置 l 2 、7 e m o r y 1 9 2 k - b y t er a m 1 6 k - b v i er a m l - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 一 1 6 k - b v t cr a m 1 6 k - b y t er a m 1 6 k b v t er a m 墓 z z z n 6 i 一 2 1 3c 6 7 1 3 的集成外设 c 6 7 1 3 不仅具有很高的运算速度，而且在片内集成了许多外围设备，支持多 种工业标准的接口协议，能够提供高带宽的数据i o 能力。这些特点使c 6 7 1 3 获 得了很高的综合性能，其高集成度也给系统设计人员带来了很多方便。 由图1 所示，c 6 7 1 3 的片内外设资源包括：1 个e d m a 模块、2 个1 2 c 总线、 1 个通用输入输出模块g p i o 、2 个3 2 位通用定时器、1 个主机接口h p i 、1 个外 部存储器接口e m i f 、2 个多通道缓冲串口m c b s p 以及2 个多通道音频牟口 m c a s p 。 2 1 3 1e d m a 增强型直接存储器访问e d m a ( f n h ：j m c ：d c 6 2 1 x c 6 7 1 x c 6 4 x 系列d s p s 特有的访闯方式。 e d m a 控制器负责片内l 2 存储器与其它外设之间的数据传输，其结构与传 统的d m a 有很大的不同。e d m a 的增强之处包括： 提供了1 6 个通道 通道问的优先级可设置 支持不同结构数据传输的链接 e d m a 控制器由以下几部分组成： 事件和中断处理寄存器 事件编码器 参数r a m 地址产生硬件 其中，事件寄存器负责对e d m a 事件进行捕获，一个事件相当于一个同步 信号，由它触发一个e d m a 通道开始数据传输，如果有多个事件同时发生，则 9 墨坠! 墅! ! ! ! ：! j 里! ! ! 塑兰堡塞堑兰堑笪兰竺堡墨堕 由事件编码器对它们进行分辨。e d m a 的参数r a m 中存放了有关的传输参数， 这些参数会被送入地址发生器硬件，进而产生读写操作所需要的地址。 2 1 3 2e m i f c 6 7 1 3 访问片外存储器时必须通过外部存储器接口e m i f ( e x t e r n a lm e m o r 、， i n t e r f a c e ) 。e m i f 具有很强的接口能力，不仅具有很高的数据吞吐率，而且几乎 可以与目前所有类型的存储器直接接口，这些存储器包括： p i p e ! ir e 结构的同步突发静态r a mf s b s r a m ) 同步动态r a m ( s d r a m ) 异步器件，包括s r a m 、r o m 和f i f o 等 外部共享存储空间的设备 c 6 7 1 3 的e m i f 包含统一编址的4 个存储空闻c e 0 、c e l 、c e 2 和c e 3 ，堂： 据总线宽度3 2 位，访问支持於字长为8 b i t 、1 5 b k 岳口3 2 b i t ，如果与s d r a m 接口。 其最大寻址空间可达5 1 2 m b ，非常适用于多媒体处理等需要大容量存储器的应 用场合。 应用中，e m i f 对s b s r a m 、s d r a m 够、及异步接口的控制管脚合并复月。 由于不需要进行后台刷新，系统中允许同时具有这3 种类型的存储器。 2 1 3 3 接口资源 c 6 7 1 3 片上集成了丰富的接口资源，可以方便地与其它设备连接，不仅能够 简化系统结构，而且大大提高了开发的自由度。 1 2 c 总线：两个1 2 c 模块可以使c 6 7 1 3 很方便地控制外设电路( 如a d c s 、 d a c s 等) 或与系统中的其它控制器相连接。每一个连接到1 2 c 总线上的设备都 有唯一的识别地址，都可以根据功能需要定义为主模式或从模式，并由工作在主 模式下的设备发起数据传输和提供时钟信号。 第二章t m $ 3 2 0 c 6 7 i3d s p s 概述 主机口h p i ：主机口h p i 是一个并行端口。主机( 也称为上位机) 掌管该 接口的主控权，通过它可以直接访问d s p 的存储空间( 包括映射的片内外设) 。 c 6 7 1 3 的h p i 通过e d m a 控制器实现对d s p 存储空间的访问，并提供了多种冗 余的信号，以便于和不同类型的微处理器接口。 g p i o ：通用输入输出外设g p t o 的管脚可以由用户根据需要配置为输入 或输出，还可以产生c p u 中断或e d m a 同步事件。 m c b s p ：多通道缓冲串口m c b s p ( m u l t i c h a n n e lb u f f e r e ds e r i a lp o r t ) 是 在c 2 x 、c 3 x 、c 5 x 和c 5 4 x 标准串口的基础上发展而来的，其基本功能包括： 全双工串行通信。 双缓冲数据寄存器，允许连续的数据流。 收发独立的的帧同步和时钟信号； 可以与工业标准的编j 解码器、a i c s f 模拟接口芯片) 以及其它串行a d 、 d a 接口。 数据传输可以利用外部时钟或片内的可编程时钟。 当利用e d m a 为m c b s p 服务时，昌口数据读写具有自动缓冲能力。 m c b s p 还具有以下特点： 支持多种方式的传输接口，包括：t 1 e 1 帧协议、i o m 2 兼容设备、a c 9 7 兼容设备、1 2 s 兼容设备以及s p i 设备等。 可支持多达1 2 8 个通道的数据收发。 支持的传输数据字长为8 b i t 、1 2 b i t 、1 6 b i t 、2 0 b i t 、2 4 b i t 或3 2 b i t 。 内置u 律和a 一律压扩硬件。 对8 b i t 数据的传输，可选择先传l s b 或m s b 。 可设置帧同步信号和数据时钟信号的极性。 内部传输时钟和帧同步信号可编程程度高。 利用m c b s p ，可以使c 6 7 1 3 与多种同步或异步的串行设备进行接口，体现 基于t m s 3 2 0 c 6 7 1 3 d s p s 的多路实时音频信号处理系统 了很强的兼容性。 m c a s p ：多通道音频串口m c a s p ( m u k i - c h a n n e la u d i os e r i a lp o n ) 是c 6 7 1 3 特有的集成外设，也是本课题的主要应用对象之一，本文将在后面章节对其进行 重点介绍。 2 。2c 6 7 1 3 芯片的配置 c 6 7 1 3d s p s 有一系列管脚用于芯片工作模式的设置，芯片复位时，首先检 测这些管脚的输入电平，以决定d s p s 的时钟模式，e n d i a n 模式以及引导模式等。 其它的配置，如外设资源的选择可以在复位后通过设置寄存器d e v c f g 来实现； 需要指出的是，c 6 7 1 3 的配置管脚并不都是专门用来进行配置的，而是与其 它外设模块共用的复用管脚。另外，由于芯片体积和管脚数量的限制，还有一些 管脚也是由不同外设共享的复用管脚，这就要求用户根据需要对外设进行必要的 选择： 2 2 1 芯片复位时的配置 表1 列住了c 6 7 1 3 的芯片配置管脚，复位时通过内部或外部的上拉下拉电 阻置于需要的电平，并且要求保持电平直到芯片退出复位状态。 表1 芯片配置管脚 配置管脚功能描述 芯片e n d i a n 模式 h d 8 0 一芯片工作在b i g e n d i a n 模式 1 一芯片工作在l i t f l e e n d i a n 模式( 默认值) 输入时钟模式选择 0 r e s e r v e d c l k m o d e 0 1 一由c l k i n 管脚输八外接时钟( 默认值) ( 此管脚即使在复位后也要保持正确的电平) 第：章t m s 3 2 0 c 6 7 3d s p s 概述 ( 续) 表l 芯片配置管脚 配置管脚功能描述 芯片引导模式选择 h d 4 ：3 】 0 0 一主机引导模式 0 1 8 b n 外接r o m 异步引导模式( 默认值) ( b o o t m o d e ) 1 0 1 6 - b i t 外接r o m 乒步引导模式 1 1 3 2 七i t 外接r o m 异步引导模式 芯片复位时的外设选择 0 一h p i 接口被禁o - ；b , i c a g p l 接口及g p i o 接口管脚 i - i d l 4 g p 5 ：g 3 1 ，o 】被使能 1 一h p i 接1 ：2 被使能：m z a s p l 接口及g p o 接口管脚 g p 1 5 ：8 3 1 o 被禁止 2 2 2 通过d e v c f g 控制寄存器进行芯片配置 退出复位状态后，通过改写芯片配置寄存器d e v c f g 的值，可以对m c b s p 0 、 m c b s p l 、m c a s p o 、1 2 c l 以及定时器t i m e r 等夕 设模块进行选择，并且能够 控制e n h f 模块的时钟源。 菱4 反映了d e v c f g 各位的内容，表2 则是其各部分的功能描述。 3 16 芒二二二二二 亘亘二兰二二二王曼盘j j 壶至主耍卫至墨互壶 ! 竺竺!l ! 竺竺l 二三竺! ! 坠l 里! 翌! ! ! l 壁! ! ! 型! l ! ! 望! 兰! l 耐宾w - 0 啪 日肼cr ：s 琳c l e g e n d ：i w _ r e , , l c w f i ：e - = , , m j u e i 艇，眦h 图4d e v c f g 芯片配置寄存器 表2d e v c f g 功能描述 j位名称功能描述 3 l ：5r e s e r v e d保留位，不要向这些住写入非0 值 基于t m s 3 2 0 c 6 7 1 3 d s p s 的多路实时音频信号处理系统 ( 续) 表2d e v c f g 功能描述 位名称功能描述 e m i f 时钟选择位 0 一s y s c l k 3 ( 由芯片内部时钟发生器产生) 作为 4e k s r c e m i f 输八时钟 1 一通过e c l k i n 管脚为e m i f 提供外接时钟 t o u t l a x r 0 4 复用管脚功能选择位 。一作为f i m e r ! 输出管脚t o u t i ( 默认值) jt o u t ls e l l 一作为m c a s p 0 数据管脚a x r 0 4 ，t i m e r l 模块 仍然可用 t o u t 0 a x r 0 2 复用管脚功能选择位 ， t o u t o s e l 0 一作为t i m e r ) 输出管脚t o u t 0 ( 默认值) 一 1 一作为m c a s p 0 数据管脚a x r 0 2 ，t i m e r o 模块 仍然可用 m c b s p 0 功能选择位 0 一m c b s p 0 管脚被使能，m c a s p 0 的管脚a f s x o ， a i - s r o 、k x r 0 0 ，a x r o f l 、a c l k x o 、 1m c b s p o d i s a c l k r 0 乖a h c l k r 0 被禁止( 默认值) 1 一m c b s p 0 管脚被禁止，m c a s p 0 的上述管脚被 使能 m c b s p i 功能选搔位 0 一m c b s p l 管脚被使能，1 2 c 1 的管脚s c l l 、s d a 】 ；0m c b s p l d i s 以及m c a s p 0 的管脚a x r 0 7 ：5 1 、a m u t e 0 被 禁止( 默认值) 1 一m c b s p l 管脚被禁止，1 2 c 1 和m c a s p 0 的上述 管脚被使能 2 3c 6 7 1 3 的引导方式 c 6 7 1 3 提供了2 种引导方式；主机加载和外接f l a s h ( r o m ) j j n 载。 当选择主机加载模式时，核心c p u 停留在复位状态，芯片其余部分保持正 常状态。弓 导过程中，外部主机通过主机接口初始化c p u 的存储空间。完成所 有的初始化工作后，主机向接口控制寄存器d s p i n t 位写l ，结束引导过程。此 时c p u 退出复位状态，开始执行地址0 处的指令。主机加载模式下，可以对d s p s 第：章t m s 3 2 0 c 6 7 1 3d s p s 概速 所有的存储空间进行读写。 当选择f l a s h 加载模式时，c p u 在复位信号撤销之后，仍保持复位状态， 此时位于外部c e l 空间的f l a s h 中的1 k b 代码通过e d m a 被搬入地址0 处。 传输完成后，c p u 退出复位状态，开始执行地址0 处的指令。用户可以指定外 部加载f l a s h 的存储宽度，e m i l ：会自动将相邻的8 b i t 1 6 b i t 数据合成为3 2 b i t 的指令。f l a s h 中的程序存储格式应当与芯片的e n d i a n 模式设置一致。 在实际应用中，为了获得较高的运行速度，通常要把低速f l a s h 中的代确 传送到高速r a m 中执行，但大鄂分应用程序都要超出1 k b ，显然上述的f l a s i i 引导过程不能满足全部程序传输的需要，这就需要开发人员自己编写一段“二级 引导程序”来完成剩下的传输工作。需要注意的是，“二级引导程序”要被放在 c e l 空间f l a s h 的起始处。整个f l a s h 引导方式的工作过程如下： 设备复位，c p u 从c e 空间的起始处拷贝1k b 数据到地址0 处。j j f = 拷 贝的这些数据就包含用户编写的二级引导程序： 拷贝结束，c p u 退出复位状态，从地址0 处开始运行二级引导程序。 该引导程序按要求将f l a s h 中的应用程序拷贝到r a m 的指定位置。完成后， 引用c 程序入口函数ci r a 0 0 ( ) 。 ci r a 0 0 ( ) 函数初始化c 语言运行环境，然后开始运行应用程序。 基于t m s 3 2 0 c 6 7 1 3 d s p s 的多路实时音频信号处理系托 第三章m c a s p 接口介绍 c 6 7 1 3 集成了两个多通道音频串口m c a s p 0 和m e a s p l 。凭借他们。c 6 7 1 3 能够同时提供两个完全独立的音频处理模块。 3 1m c a s p 概述 3 1 1 特点 m c a s p 是专门为多通道音频应用丽优化设计的罩行接口。每个m c a s p 誊包 含发送区和接收区两个部分，两者可以是同步的，也可以以不同的数据格式、不 同的主时钟、位时钟以及不同的帧同步完全独立地进行工作。接收区和发送区都 支持时分复用的t d m 同步传输格式。此外，发送区还支持d i t ( d i g i t a la u j i o i n t e r f a c e ) 模式，数据可以被自动编码为s , ”p d i f 、a e s 3 、i e c 6 0 9 5 8 和c p 4 3 0 等格式进行传输。尽管m c a s p 的串行数据管脚可以独立地收发数据，但属子同 一发送区或同一接收区的管脚所采用的数据传输格式必须保持一致。属于不同传 输区的管脚，其数据传输格式则不必相同。 m c a s p 还支持突发( b u r s t ) 模式以用于非音频的数据传递，例如，用予在 两个d s p s 之间传递控制信息。 3 1 2 协议支持 m c a s p 支持多种不同的传输协议，发送部分支持的协议有： 1 2 s 及相似的位流格式。 2 至3 2 时间槽的t d m 流。 1 6 墨三主兰! 箜! 苎! 尘坚 s p d i f 、i e c 6 0 9 5 8 1 、a e s ，3 格式。 接收部分支持的协议有： 1 2 s 及相似的流格式。 2 至3 2 时间槽的t d m 流。 3 8 4 个时间槽的t d m 流，此种格式主要用于连接外部的d i r ( d i g i t a l i n t e r f a c er e c e i v e r ) 设备，以t 2 s 的协议格式将d i r 帧传入m c a s p ，其中一个时 间槽对应一个d i r 子帧。 对接收和发送两个部分，可以分别独立地对以下内容进行配置： 时钟( a c l k r x 、a h c l k i 己 x ) 和帧同步( a f s i 己, x ) 的极性。 时间槽长度，可配置为8 、1 2 、1 6 、：o 、2 4 、2 8 、3 2 b i t s 。 字长，可配置为8 、1 2 、1 6 、2 0 、2 4 、2 8 、3 2 b i t s ，但要注意字长要求小 于或等于时间槽的长度。 首位数据延迟，可选延迟时甑为0 、1 、2 个位对钟周期。 时间槽内字的排列方式( l e f to rr i g h ：j 。 位传输规则，可选择先传m s b 或先传l s b 。 数据位的掩蔽( m a s k ) 、填充( p a d ) 和移位( r o t a t e ) 功能。 3 1 3 典型应用 m c a s p 强大的兼容性，保证了它可以在各种场合被灵活地应用。图5 和图 6 显示了它的两种典型应用。 ：5 0 ：00 0 芦 “0 皇0 0 习臣e 图5m c a s p 应用于数字音频编码器 s p 0 ：f 朗o e a 釜誊 薹一 基于t m s 3 2 0 c 6 7 1 3 d s p s 的多路实时音频信号处理幕统 图6m c a s p 应用予数字音频解码器 3 2m c a s p 的结构说明 图7 显示了m c a s p 的主要结构。m c a s p 拥有独立的发送接收时钟发生器、 帧同步发生器、错误检测逻辑以及8 个串行数据管脚。 m c a s p 包含的所有管脚如下： 串行数据管脚a x r 【0 卜a x r 7 。 高频发送主时钟a h c l k x 。 发送位时钟a c l k x 。 发送帧同步( 或左右时钟) a f s x 。 高频接收主时钟a h c l k r 。 接收位时钟a c l k r 。 接收帧同步( 或左右时钟) a f s r 。 m u t e 输入a m u t e i n 和m u t e 输出a m u t e 。 1 8 第三章m c a s p 接口介绍 3 2 1 时钟和帧同步发生器 图7m c a s p 结构图 1 9 m c a s p 的时钟发生器可 以生成发送和接收两个独立郾f 时钟区，两者能够分别进行酬 置，并完全地工作在相互异步 的状态下。 串彳亍时钟的时钟源可以由 下述方式提供： 内部提供：时钟通过将 芯片内部的a u x c l k 时钟源 两次分频获得。 外部提供：时钟通过 a c l k r x 管蔺由外部直接提 供： 混