（计算机应用技术专业论文）基于扩展相容性扫描树的低测试响应数据量方法研究.pdf

硕士学位论文摘要全扫描测试是一种最有效和流行的可测性设计技术。它广泛地应用在超大规模集成( v l s i ) 电路和片上系统( s o c ) 中。全扫描测试技术通过将时序电路中的寄存器单元改造成扫描单元，并将这些扫描单元组织成单个或多个扫描链。全扫描测试技术的测试应用时间依赖于扫描链的长度。全扫描测试技术将时序电路的测试产生问题转化为组合电路的测试产生问题，降低了测试生成的复杂度，并提高了故障覆盖率。但是，测试应用时间、测试数据量和测试功耗都大大增加。扩展相容性扫描树技术通过添加逻辑非和异或函数扩展扫描单元的相容性，并对相容扫描单元扫描移入相同的测试向量值，显著地减少了测试应用时间，测试激励数据量以及测试功耗，但测试响应数据量变大，而且布线复杂度增加。针对原始扩展相容性扫描树技术中的缺点，本文提出了以下两个改进方法。首先，为了降低测试响应数据量和布线难度，本文提出了一种新的扩展相容性扫描树结构。在此结构中，利用原始扩展相容性扫描树扫描单元的分组结果，将扫描单元重新分组，并按分组的大小重新排序，最后把扫描树倒置。实验结果表明：改进的扩展相容性扫描树结构保持了原结构在降低测试应用时间、测试激励数据量、平均测试功耗和面积开销方面的优势，同时降低了测试响应数据量和布线复杂度。对于i s c a s 8 9 基准电路，s 3 8 5 8 4 的叶节点数降低了3 0 1 6 ；其它几个比较大的电路的布线复杂度平均降低了5 0 7 3 。其次，为了进一步减少扫描树测试结构需要的引脚数以及测试响应数据量，同时克服错误位扩散带来的困难，本文在异或网络的基础上，设计了一种适用于扫描树结构的测试响应压缩器。该压缩器由扩散抑制电路和异或网络构成，通过抑制电路消除错误位扩散给测试响应压缩带来的困难。最后用实验数据从性能上分析了该测试响应压缩器的适用性，对于i s c a s 8 9 标准电路，最高将输出压缩7 4倍，且没有别名产生。关键词：全扫描设计；测试费用；扫描树：测试响应压缩器；布线复杂度a b s t r a c tf u us c a n b a s e dd e s i g ni so n eo ft h em o s tp o p u l a rd f tt e c h n i q u e sa n di ti sw i d e l yu s e di nv e 巧l a r g es c a l ei n t e g r a t i o n ( v l s i ) c i r c u i t so ri ns y s t e m o n c h i p ( s o c ) c o r e s t h i sd f tt e c h n i q u ee i l l l a n c e sa l ln i p n o p so fac i r c u i tt os c a nc e l l s ，a n dc o n c a t e n a t e sa ns c a nc e l l st 0o n eo rm o r es c a nc h a i n s i t st e s ta p p l i c a t i o nt i m ed e p e n d so nt h el e n g t ho ft h el o n g e s ts c a nc h a i n u n f ；d r t u n a t e l y ，a l t h o u g hf u l ls c a n - b a s e dd e s i g nr e d u c e st e s tg e n e r a t i o nc o m p l e x i t yd r a s t i c a l l ya n dp r o v i d e sh i g hf a u l tc o v e r a g eb yt r a n s f b n n i n gas e q u e n t i a ic i r c u i tt oi t sc o m b i n a t i o n a lp a r ti nt e s tm o d e ，t h et e s tc o s ti n c l u d i n gt e s ta p p l i c a t i o nt i m e ，t e s td a t av o l u m ea n dt e s tp o w e ri sq u i th i g h e x t e n d e dc o m p a t i b i l i t i e ss c a nt r e et e c h n i q u er e d u c e st e s ta p p i i c a t i o nt i m ea n dt e s tp o 、7 旧rd r a s t i c a l l yd u r i n gs h i r i n g i nt h es 锄et e s td a t at ot h ec o m p a t i b l es c a nc e n sb ye m p l o y i n gn o t 她dx o rf u n c t i o n s h o w e v e r b o t hi t st e s tr e s p o n s ed a t av o l u m e缸di t sw i r el e n g t h 盯ei n c r e a s e d t h ec o n t r i b u t i o n so ft h i st h e s i sa r ea sf o u o w s f i r s t l y ，t h i st h e s i sp r o p o s e san o v e lc o n s t l l 】c t i o nf 0 re x t e n d e dc o m p a t i b i l i t i e ss c a nt r e et 0r e d u c et e s tr e s p o n s ed a t av o l u m e 龃dw i r el e n g t h t h ep r o p o s e dt e c t m i q u ec o m p r i s e st h r e ep r o c e s s e si n c l u d i n gr e g r o u p i n gs c a nc e l l s ，r e o r d e r i n gt h ec l i q u e so fs c 姐c e l l sa n do v e m 腿i n gt h es c 锄t r e ef o rt h eo r i g i 眦le x t e n d e dc o m p a t i b i l i t i e ss c 觚t r e e e x p e r i m e n t a lr e s u l t ss h o wt h a to u ra p p r o a c ha c h i e v e sl o w e rt e s tr e s p o n s ed a t av o l u m ea n ds h o r t e rw i r el e n g t hw h i l ek e e p i n ga l m o s tt h es 锄et e s ta p p l i c a t i o nt i m e ，t e s ti n p u td a t av o l u m e ，t e s tp o w e r 粗da ao v e r h e a dc o m p a r e dw i t ht h ep r e v i o u sc o n s t m c t i o n f o ri s c a s 8 9b e n c h m a u r kc i r c u i t s ，t h et e s tr e s p o n s ed a t av o l u m el sr e d u c e d3 0 16 a tm o s t ，a l l dt h ew i r el e n g t hi sr e d u c e d5 0 7 3 i na v e r a g e t h e n ，t h i st h e s i sp r o p o s e san o v e lt e s tr e s p o n s ec o m p a c t o rf ；d re x t e n d e dc o m p a t i b i l i t i e ss c 弛t r e ec o n s t r u c t i o nb a s e do n 孤x o r - n e t w o r kt 0r e d u c et h et e s tp i n s姐dt e s tr e s p o n s ed a t av o l u m ea n do v e r c o m et h ee r r o rb i t sd i f f u s ep r o b l e ma tt h es 锄et i m e t h ep r o p o s e dc o m p a c t o rc o n s i s t so fad i f f u s i o nc o n t r o ll o g i ca n da nx o r - n e t w o r k t h ed i f f u s i o nc o n t r o l l o g i ce l i m i n a t e s 也ee r r o rb i t sd i f f u s i o np r o b l e m e x p e r i m e n t a l r e s u l t ss h o wt h a tt h ep r o p o s e dc o m p a c t o rb r i n g s0a l i a s i n gf o ri s c a s 8 9b e n c h n l a r kc i r c u i t s 、h i l et h ec o m p a c t i o nr a t i oi su pt o7 4 x k e yw o r d s ：f u us c 觚t e s t i n g ；t e s tc o s t ；s c 姐t r e e ；t e s tr e s p o n s ec o m p a c t o r ；r o u t i n gc o m p l e x i t y基于扩展相容性扫描树的低测试响应数据量方法研究插图索引图1 1 测试的基本原理l图1 2 故障模拟基本过程4图1 3 扫描设计基本原理5图1 4b i s t 原理图6图1 5 边界扫描设计结构图7图1 6 芯片的制造费用与测试费用8图1 7d f t 技术与性能在面积开销上的关系9图2 1 伊利诺伊扫描测试结构1 1图2 2 多扫描链测试结构1 2图2 3 扫描树及其测试向量集1 3图2 4 扫描树动态重构模式1 4图2 5 扩展相容性扫描树结构1 5图2 6 扫描链加权跳变计算示意图1 6图2 7 完全图的构造1 7图2 8 扫描输入与输出的确定v 。1 7图2 9 单时钟活跃结构1 8图2 1 0 双时钟测试模式。1 9图2 1 1 扫描链阻塞结构2 0图3 1 测试压缩基本结构2 1图3 2 测试激励的三维压缩：一2 2图3 3 异或网络结构及变换矩阵2 4图3 4 卷积压缩器示意图2 5图3 5c h i y u n 压缩器示意图2 5图3 6 块压缩器示意图2 6图4 1 故障类别2 8图4 2 故障注入2 9图4 - 3 信号线逻辑值组成2 9图4 4 门信号线逻辑值模拟3 0图4 5p r o o f s 算法3 0图4 6 时序电路示意图31图4 7 单事件故障和多事件故障3 2硕士学位论文图4 8 故障映射3 3图4 9 静态故障排序3 4图5 1 原始扩展相容性扫描树结构3 6图5 2 扫描单元重新分组3 6图5 3 基类重新排序3 7图5 4 扫描树倒置3 8图5 5 改进的扩展相容性扫描树算法3 9图6 i 扫描树结构示意图4 3图6 2 测试响应压缩器设计4 4图6 3 异或门影响的消除4 6图6 4 压缩器的程序实现流程4 7基于扩展相容性扫描树的低测试响应数据量方法研究附表索引表4 1 逻辑值编码2 7表4 2 门逻辑值计算2 8表5 1 改进扩展相容性扫描树结构与原始扩展相容性扫描树结构实验结果比较z i ( )表5 2 布线难度比较4 1表6 1 时钟周期编码表4 5表6 2 改进扩展相容性扫描树测试响应压缩结果4 7湖南大学学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。作者签名：成永婶日期：咕年占月，夕日ii学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权湖南大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。本学位论文属于1 、保密口，在年解密后适用本授权书。2 、不保密西。( 请在以上相应方框内打“)作者签名：导师签名：戌永q广y 眯日期：如占年岁月寸日日期：由诸年r 月f 6 日硕士学位论文第1 章绪论集成电路( i n t e g r a t e dc i r c u i t ，简称i c ) 的发展是当代科技最引人注目的焦点之一，它的应用已深入到人类生活的各个领域。在各种各样的应用中，对集成电路的可靠性要求越来越高，特别是在航天、航空、工业控制、金融、通信、医疗等领域中，小小的故障就可能造成无法弥补的巨大损失，因此保证集成电路可靠性的测试就越来越受到人们的重视。由于集成电路规模的迅速增大，使得对其进行完全测试变得越来越困难，因此对测试方法的研究有重大的理论意义和实用价值。1 1 数字电路测试在数字集成电路的设计、制造和应用阶段，不可避免的会出现故障，为了保证数字集成电路工作的可靠性，必须对其进行必要的测试【1 1 。传统的测试方法是使用自动测试设备( a u t o m a t i ct e s te q u i p m e n t ，简称a t e或测试仪) 对被测芯片施加测试向量，捕获芯片的输出结果与预期的正确结果进行比较，以判断芯片中是否存在故障，如图1 1 所示。i e s 【p a s s ：r = r l豳r e s p 渊r；爆圈幽叫幽矽f a i l ：o t h e r w i s e感| 0 i 融| l ，一_t e s tp a t t e 脚t陵g 瀚j l 馘二i 辫黪缘潮f ”j 。+ 墨鼍妻篡萼j j ；囊髯| i圈1 1 测试的基本原理1 2 l1 2 基本的电路测试技术和方法自从有了集成电路的设计与制造，就有了集成电路的测试。作为提高数字系统可靠性的测试技术，经过五十多年的研究和发展，人们提出了一系列的测试方法。本节将对集成电路测试中的一些基本问题进行阐述。1 2 1 功能测试和结构测试根据测试对象的不同，可以把测试分为功能测试和结构测试两大类。基于扩展相容性扫描树的低测试响应数据量方法研究功能测试针对电路实现的功能进行测试，往往需要大量的测试数据和测试时间，例如对一个有个输入的电路，它的完全的功能测试需要2 捍个测试向量，即需要进行2 次测试，当增大时，2 以很大的速度急剧增加。由于大多数现代集成电路的规模都非常大，因此使用功能测试会使得测试成本非常高。但是，对一个复杂的功能，如果不使用功能测试，其测试效果难以衡量。虽然功能测试如此困难，但是功能测试在设计验证时非常必要。由于设计验证不是本文关注的内容，所以本文将不再讨论功能测试。硬件测试( 也指制造测试) 的目的是发现由制造缺陷造成的故障或错误。早在1 9 5 9 年，e l d d 就提出了数字电路测试应当逶过数字系统的主要输出观测其内部信号的状态【3 1 。由于这类测试基于电路的结构( 门的类型、内部互联、网表等) ，因此又称为结构测试。结构测试的最大优点之一是允许我们开发各种测试产生算法自动地对电路产生测试向量，这些算法的核心就是故障模型。1 2 2 故障模型芯片在制造过程中要经历多次的物理和化学变化，部分芯片不可避免的会带有缺陷。芯片上可能存在的物理缺陷具有多样性转，5 】，使 | 导结构测试无法穷尽，因此，故障模型化( f a u l tm o d e l i n g ) 的想法被提了出来。它假定电路只存在某种形式的故障，且数量有限，形式篱单，阏时能够反映很多实际的故障。这样，就可以简单地针对这些数量有限的故障对电路进行测试，来满足对电路大部分实际故障的检测。最常用的故障模型是固定型故障模型( s l u c k a 毫f a u l tm o 如1 ) 。固定型故障模型假设电路中只有信号线上存在故障，其故障线要么永久的固定为逻辑o ( s 趣e k 惑o ，篱记茺s 吨o ) ，要么永久的固定势逻辑l ( s t 疆e k 淤1 ，篱记失s 吨1 ) ，该故障模型可以表征许多不同的物理缺陷【6 】。为了能更方便的使用固定型故障模型对电路进行测试，人们又假定电路中只可能存在一个故障，即电路中最多只有一个固定型故障( s i n g l es t u c k a lf a u l t ，简记s s f ) 。此外，刻匦信号线短路现象的桥接故障( b r i d g i n gf a u l t ) 【4 】和刻画电路延迟失效行为的时延故障( d e l a yf a u l t ) 7 】也是电路中经常使用豹故障模型。对于数字电路，这些故障模型都各自表征了一类物理缺陷，当然，这些故障模型也不是绝对相互独立的，他们覆盖的物理缺陷可能有交集。1 2 3 可测试性分析电路的可测试性( t e s t a b i l i t y ) 包含两个方面【2 l ：电路中信号的可控制性( c o n t r o l l a b i l i t y ) 和可观测性( o b s e r v a b i l i t y ) 。信号的可控制性定义为设置特定逻辑信号为o 或者l 的难度，信号的可观测性定义为观测特定逻辑信号状态的难度。这两个概念对电路测试非常的重要，因为它们近似地量化了设置和观测电路内部2硕士学位论文信号的难度，为设置和观测电路内部信号提供了量化的指标。可测试性分析技术对自动测试向量生成( a u t o m a t i ct e s tp a t t e mg e n e r a t i o n ，简称a t p g ) 算法有很重要的意义。在测试产生过程中，当需要寻找一条从原始输入( p r i m a f yi n p u t ，简称p i ) 到当前信号线的通路，以便控制当前信号线取某个逻辑值时，可以根据信号线的可控制性进行优先选择。同样，当需要寻找一条从当前信号线到原始输出( p r i m a r yo u t p u t ，简称p o ) 的通路，以便观察当前信号线的状态时，可以根据信号线的可观测性进行优先选择。g o l d s t e i n 【8 】第一个提出了系统的、有效的计算电路中信号线的可控制性和可观测性难度度量的算法，称为s c o a p ，该算法具有线性的计算复杂度，至今仍在广泛的使用。s c o a p 为每个信号线定义了单独的0 可控制性和1 可控制性，分别刻画将一个信号线设置为逻辑o 和逻辑1 的难度。s c o a p 通过信号无关的假设来提高该算法的计算速度，但是由于重新汇聚的扇出分支是相关的，所以该假设降低了可测能力度量的精度。虽然s c o a p 在预测单个故障的可测方面的能力较弱，但是它在预测整个故障集的覆盖率方面是非常有效的【9 】。另一类基于信号线取值概率的可测试性度量的算法，在一定程度上弥补了s c o a p 的缺点，例如a g r a w a l 开发的p r e d i ct 【1 0 j 。1 2 4 自动测试向量生成考虑一个带有刀个输入变量的电路，我们将其正常输出函数记为丘( y ) ，这里y 是一个刀位的布尔向量。同时考虑当该电路中存在一个故障厂时，其输出函数为矗( y ) ，若有：。乓( y ) o 厶( y ) = 1( 1 1 )则称向量y 可以测试故障 针对故障厂产生测试向量y 的方法称为针对厂的测试向量生成，而自动做测试向量生成的方法则称为自动测试向量生成( a t p g ) 。任何一种自动测试向量生成算法，对每个故障都必须解决两个问题：激活故障，即在故障线上产生一个与故障值不同的逻辑值；传播故障，即将故障线上故障效应传播到电路的p o 端，这一过程也称为“敏化故障”。如果一个测试向量激活了被测电路( c i r c u i tu n d e rt e s t i n g ，简称c u t ) 中的一个故障，并将其故障效应传播到了电路的p o 端，则称该测试向量可检测这个故障。一个测试集的故障覆盖率是指该测试集所能检测的故障数与c u t 中所有故障总数的比值，它是度量测试集好坏的一个标准。在组合电路的测试向量生成算法中，最经典的是r o t h 提出的d 算法【l ，该算法是第一个针对固定型故障求其测试向量的完全算法。由于d 算法需要对被测电路中的信号线进行赋值，因此该算法需要对以所有信号线为分量所组成的向量的布尔空间进行搜索。但是被测电路中信号线的数目往往非常庞大，所以d算法所需要搜索的空间非常大。g o e l 针对d 算法庞大的搜索空间问题，提出了3基于扩展相容性扫描树的低测试响应数据量方法研究著名的p o d e m ( p a t ho f i e 贰e dd e c i s i o 藏m a k i 珏g ) 算法【1 2 】，该算法采用分支限界法来搜索输入向量空间，相对于d 算法而言，大大的提升了搜索速度。1 9 8 3 年，f u j i w a r a 对p o d e m 算法做出了重大改进，提出了f a n ( f a n o u t o r i e n t e dt e s tg 拳狂e 豫l o 建) 算法e 1 3 l 。融瀵算法零| 入头线( 珏e 勰l i 鼓e ) 一来减少搜索空闻，使用“唯一敏化 和“多路回退一加快搜索速度，其效率在p o d e m 的基础上又得到了大大提高。因此，f a n 算法成为国际上公认的比较有效的测试向量生成算法。在这些算法的基础上，研究人员实现了一系列的自动测试向量生成系统，包含有：觚o m f l 引，m 至n t e s t f l 5 】等。与组合电路相比，由于时序电路中存在时序逻辑单元，电路内部逻辑的可控制性和可观测性的难度增加，使得时序电路的测试向量生成过程非常复杂。研究人员在长期的研究中，提出了一系列的方法。h i t 毯c 【强】是二十世纪九十年代出现的一个比较成熟的时序电路自动测试向量生成算法，因其良好的处理能力和性能而得到了广泛的认可和应用。为了降低时序电路测试向量生成的复杂度，同时获得满意的故障覆盖率，人们普遍使用可测试性设计( p e s i g 狻f o fh s t 曲i l i t y ，简称d f t ) 技术。可测试性设计提高了时序电路的可控制性和可观测性，将时序电路的测试向量生成问题转化为组合电路的测试向量生成问题，从而降低了时序电路测试向量生成的复杂度，同时提高了故障覆盖率。1 2 5 故障模拟在a t p g 过程中，每产生一个测试向量，都要搜索该测试向量所能覆盖的故障，这个过程称为故障模拟。故障模拟器必须能将电路中给定的曩标故障根据输入的测试激励分为可测故障和不可测故障。故障模拟的基本过程如图1 2 所示，模块c o 是无故障电路，模块c ( 厂1 ) 到模块c 是分别带有永久性故障 到石的电路。相圊的测试向量被施加到这些模块上，故障电路的输出与无故障电路的输出通过比较器进行比较，进而得到测试向量可以检测那些故障，或者故障被那些测试向量检测。为了降低故障模拟的计算量，提高故障模拟的运算速度，研究人员在长期的研究中，开发了串行故障模拟器、并行故障模拟器、雅演故障模拟器以及并发故障模拟器。图1 2 故障模拟基本过程1 2 4硕士学位论文1 3 可测试性设计可测试性设计是芯片设计的重要环节，它通过在芯片的原始设计中插入各种用于提高芯片可测试性的硬件逻辑，从而降低芯片的测试难度和测试成本。d f t技术不能修改芯片的原始设计功能。d f t 技术可以分为两大类：结构化d f t 技术和全定制d f t 技术【2 】。结构化d f t 技术将d f t 逻辑加入到电路之中，使得电路可以依照某种传统的预定义的过程进行测试；而全定制d f t 技术只对那些为了满足特定的测试需要，影响可测试性的关键地方增加d f t 逻辑。在实际的应用中，d f t 设计大多是将传统的结构化d f t 技术和针对芯片自身特点的全定制d f t 技术结合在一起。先用结构化的方法得出d f t 设计的大致轮廓，然后针对芯片中结构化方法没有覆盖到，但是可以显著提高可测试性的部分采用全定制d f t 技术。通过将这两种技术的结合，最终得到一个比较理想的解决方案。目前比较成熟的d f t 技术主要有扫描设计、内建自测试( b u i l di ns e l ft c s t ，简称b i s t ) 、边界扫描设计等。1 3 1 扫描设计时序电路可以模型化为一个组合逻辑和一组记忆器件( 触发器、锁存器等)两个部分【1 7 j ，如图1 3 ( a ) 所示。扫描设计就是把这些记忆元件改造为扫描触发器( s f f ，也称扫描单元) ，同时对电路增加一个测试模式，并且当电路处于此模式时，将所有的扫描触发器连接成为扫描链( 相当于可以移位的寄存器) ，扫描链的输入在芯片管脚可控，其输出在管脚可观测，从而达到对记忆元件的取值进行控制和观测的目的。如图1 3 ( b ) 中虚线所示，在测试模式下( t c ) ，测试激励从a t e上通过扫描输入端( s c a n i n ) 串行移位到扫描链中相应的扫描单元中，然后电路进入正常功能，接着捕获电路状态值，捕获到的电路状态值称为测试响应，再通过扫描输出端串行地观测测试响应，从而控制和观测电路的内部状态。配4 肛一一一一一一一一一一一一一一( a )( b )图1 3 扫描设计基本原理根据电路中的触发器是否全部被改造成扫描触发器，可以将扫描设计分为5基于扩展相容性扫描树的低测试响应数据量方法研究“全扫描设计一和“部分翔描设计。扫描设计将复杂的时序电路测试问题转化为较易处理的组合电路测试问题，不仅大大的降低了测试向量生成的复杂度，也提高了故障覆盖率。但是，传统的全扫描结构具有串行移位时间太长、触发器跳变多等缺点h 引。针对这些问题，研究者们提出了一系列的改进结构，这将在第二章作进一步的探讨。1 3 2 内建自测试随着集成电路规模和工作频率的增长，a t e 的测试能力，例如通道数、存储深度、测试频率等，与待测电路需求之间的差距越来越大f 1 引。内建自测试( b i s t ) f 1 9 】技术将测试向量产生器和测试响应分析器都嵌入到被测电路内部，减少了铡试对斛e 的依赖，因此能够提供全速测试，同时具有测试引脚数不受芯片萼l 脚数限制等优点。b i s t 的基本结构包含三部分，如图1 4 所示首先是测试向量产生器，它用来为被测电路产生测试蠢量。骞差s t 设计中测试向量产生器有确定型、随机型和混合型3 种类型。混合型b i s t 由于具有测试覆盖率高等优点，引起了学术界和工业界的广泛重视。混合型b i s t 大多数利用线性反馈移位寄存器( l f s r ) 或者细胞自动机( c a ) 产生随机测试向量来覆盖大部分的故障，然后采用确定型的测试向量来测试余下的难测故障。混合型测试向量产生方法有很多，如基于编码压缩的方法【2 0 1 、基于位选定的方法【2 1j 和基于重播种的方法【2 2 2 3 】等。其次是测试响应分析器，用来分析捕获的测试响应，以此来判断电路的好坏。常见的测试响应分析技术有多输入签名寄存器( m i s r ) 和跳变计数器。最后是测试控制器，控制电路在正常模式和测试模式的状态切换。圉l 。4b l s t 原理圉l 。3 。3 边界扫描设计边界扫描的耳的是支持在电路板级对芯片或板上逻辑进行测试、复位和系统调试。边界扫描通过在芯片的每个i o 引脚处增加扫描寄存器，并将它们串联在一起，形成一个专用的扫描路径，从而对芯片的管脚进行直接控制和观测。图1 5 是薹e e 嚣1 1 4 9 ，l 【2 4 】边爨扫描设计的结构示意鎏。l e e e1 1 4 9 1 标准为板6硕士学位论文上芯片或逻辑的测试制定了一种通用的边界扫描测试结构及其测试访问端口规范。边界扫描测试逻辑主要包括测试访问端口( t e s t a c c e s sp o r t ，简称t a p ) 、t a p控制器、指令寄存器、旁路寄存器、器件标识寄存器，以及由边界扫描单元( b o u n d a r y - s c a nc e l l ，简称b c s ) 组成的边界扫描链等。图1 5 边界扫描设计结构图测试访问端口的信号线有：测试数据输入( t e s t d a t ai n ，简称t d i ) 、测试数据输出( t e s t d a t ao u t ，简称t d o ) 、测试模式选择( t e s t m o d es e l e c t ，简称t m s ) 、测试时钟( t e s tc l o c k ，简称t c k ) 、测试复位( t e s tr e s t ，简称t r s t ) 。t a p 控制器是一个能够识别边界扫描通信协议和通过内部信号控制边界扫描硬件的有限状态机，该状态机有1 6 个状态。所以边界扫描链可以按照需要被配置成以下工作模式：正常采样、正常扫描、正常预装载、测试捕获、测试扫描等。1 4 测试数据压缩随着芯片集成度的增加，芯片测试数据量迅速增长。例如，一个典型的专用集成电路( a p p l i c a t i o ns p e c i f i ci n t e r g r a t e dc i r c u i t s ，简称a s i c ) 就有数百亿位的测试数据。a t e 上的测试资源( 存储深度、测试通道和测试频率) 是有限并且非常昂贵的【2 5 1 。为了合理的利用这些有限的测试资源，需要对它们进行优化。7基于扩展相容性扫描树的低测试响应数据量方法研究测试数据压缩可以有效地减少电路测试所需要的测试数据量和测试通道。测试数据压缩分为测试激励压缩和测试响应压缩。本文将在第三章对测试数据压缩方法作进一步的讨论。1 5 测试面临的挑战电路测试面临的第一个挑战就是测试费用太高。据估计，以目前的增长速度，测试费罴越来越接近制造费用甚至与制造费用持平【2 ”，如图1 6 所示。图1 6 芯片的制造费用与测试费用根据c m u 测试费用模型【2 6 1 ，测试的总费用q 时可以表示为：气= + + ( 1 2 )= 常+ 一脾+ 。蜘- ( 1 3 )其中，指测试准备阶段的费用，如公式( 1 3 ) 所示，由测试向量产生费用( 嘲) 、a t e 程序建立费用( 气一嬲) 和d f t 的设计费用( 已料蜘) 构成，如果不进行d f t 设计则一蛳部分为o 。羞g 蝴( 1 。4 )指的是测试的执行费用，如公式( 1 4 ) 所示，主要由测试应用时间( ) 和a t e 费用( 瓯瓣，) 构成。在测试执行的过程中，测试应用时闻是指苁测试向量的施加，到捕获测试响应，然后分析测试响应的时间，在扫描设计中，测试应用时间正比与最长扫描链的长度。测试执行过程中的斛e 费用包含存储测试数据所需要的存储空间、测试需要的通道数( 或引脚数) 以及测试频率，这些资源都是有限的。幺黼指的是与d f f 特点相关静费用，主要包含进行d f t 设计带来的额羚的硬件开销( 或面积开销) 和布线问题。龟咖指的是由测试不准确带来的损失，例如好的芯片被误判为坏的。电路测试面临的另一个挑战就是测试功耗太高。在测试过程中，被测电路各个节点的都在频繁跳变。在c m o s 电路中，测试功耗正比于电路的时钟频率和开关跳变【2 ，过多的跳变导致功耗毙电路燕常运行状态下亮很多，过高的功耗会降低电路的可靠性，甚至烧毁电路【2 引。测试功耗【2 9 】主要分为以下几类：3硕士学位论文( 1 ) 总功耗：被测电路在测试过程中总的开关跳变数。( 2 ) 平均功耗：总功耗与时间的比值，过高的平均功耗会烧毁电路。( 3 ) 瞬时功耗：任意时刻的功耗。( 4 ) 峰值功耗：最大的瞬时功耗，过高的峰值功耗会降低电路的可靠性，甚至烧毁电路。1 6 低费用低功耗可测试性设计研究现状d f t 技术有效地提高了芯片的可测试性，但是由于需要在原始的设计中增加必要的硬件逻辑，因此不可避免的会在一定程度上降低系统性能、增加芯片面积和布线难度等。图1 7 反映了不同面积开销下的d f t 技术对芯片性能的影响。在进行d f t 设计规划的时候必须慎重考虑这些因素。d f t 设计的任务就是要在提高可测试性、确保芯片性能、减小面积开销、低测试费用、低功耗等这些因素之间选择一个合理方案，使得在获得良好的可测试性的同时将d f t 设计所带来的负面影响降低到最小。l 用于性能1 0 0 调于d f t芯片面积图1 7d f t 技术与性能在面积开销上的关系i 如l目前对低费用或者低功耗d f t 测试技术的研究有很多。低费用技术，像伊利诺伊扫描测试结构【3 1 1 、多扫描链测试结构【3 3 - 3 5 1 以及扫描树技术【3 6 。4 1 】，都可以有效地降低测试应用时间和测试激励数据量，但这些技术使得被测电路( c u t ) 产生太多的跳变，功耗非常高。低功耗技术，像排序技术4 3 郴】、扫描链阻塞技术【4 9 彤】以及输入冻结技术【5 6 巧9 1 ，都可以有效地降低测试过程中的平均功耗或者峰值功耗，但这些低功耗测试方法没有考虑降低测试应用时间和测试数据量，测试费用没有或者没有明显降低。如果能同时考虑这两个因素，研究将更有意义。文献 4 2 】推广了相容性的概念，提出了扩展相容性扫描树结构，此方法不但降低了测试应用时间，而且同时减少了测试功耗，显示出测试应用时间的降低和测试功耗的减少存在某种正相关性。9基于扩展相容性扫描树的低测试响应数据量方法研究1 7 本文主要工作与组织结构本文展开的研究受到了国家自然科学基金项目( n o 6 0 6 7 3 0 8 5 广低功耗限制下v l s l 电路的低费用确定性测试研究 的资助，主要贡献有：( 1 ) 提出一种新的扩展相容性扫描树结构。在此结构中，利用原始扩展相容性扫撬树扫描单元豹分组结栗，将扫描单元重新分组，并按分组的大小重新排序，最后把扫描树倒置。实验结果表明：改进的扩展相容性扫描树结构保持了原结构在降低测试应用时间、测试激励数据量、平均测试功耗和面积开销方面的优势，同时降低了测试响应数据量和布线复杂度。对予l s c a s 8 9 基准电路，s 3 8 5 8 4的叶节点数降低了3 0 1 6 ，其它几个比较大的电路的布线复杂度平均降低了5 0 。7 3 。( 2 ) 设计了一种适用于扫描树结构的测试响应压缩器。该压缩器由扩散抑制电路和异或网络构成，通过抑制电路消除错误位扩散给测试响应压缩带来的困难。实验数据表明，对于i s c a s 8 9 标准电路，最高将输出压缩7 4 倍，且没有别名产生。全文共分六章，各部分内容安排如下：第一章概述数字电路测试的基本技术和方法以及本文所做的工作。第二章介绍全扫描设计技术的基本理论与方法，包括低费用测试技术和低功耗测试技术。第三章介绍测试数据压缩的基本理论，并介绍了几种以异或网络为基础的测试响应压缩器。第四章介绍并行故障模拟算法，包括p r o o f s 算法以及本文使用到的故障模拟器h o p e 。第五章，针对原始扩展相容扫描树测试结构中存在的缺点，提出一种改进结构，同时给出了实验结果，说明了改进结构的有效性。第六章，为了减少扫描树测试结构需要豹孳| 脚数以及测试响应数据量，圊时克服错误位扩散带来的困难，在异或网络的基础上，设计一种适用于扫描树结构的测试响应压缩器，同时通过实验结果，说明了该压缩器的适用性和有效性。l o硕士学位论文2 1 引言第2 章全扫描测试技术简介可测试性设计( d f t ) 技术增加了复杂电路的可测试性。全扫描测试是最有效和使用范围最广的可测试性设计技术之一。全扫描测试设计通过将时序电路的测试产生问题转化为组合电路的测试产生问题，降低了时序电路测试向量产生的复杂性，并提高了故障覆盖率。但是全扫描测试技术存在以下的缺点：( 1 ) 增加了测试应用时间。由于测试向量需经过扫描链中的各个扫描单元一级一级的传递，即在扫描设计中，测试应用时间正比与扫描链的长度。( 2 ) 增加了测试数据量。由于需要为每个扫描单元产生相应的测试值。( 3 ) 增加了测试功耗。由于在扫描移位过程中产生了大量的跳变。研究人员针对全扫描测试技术存在的各个缺点，提出了一系列降低测试费用和测试功耗的技术。本章将对这些技术进行简要叙述。2 2 伊利诺伊扫描测试结构伊利诺伊扫描测试结构【3 l 】是由美国伊利诺伊大学研究人员提出的一种共享扫描输入的测试结构。图2 1 是伊利诺伊扫描测试结构的示意图，扫描输出扫描输入一扫描输出1 旦型坠t 一( b ) 串行扫描模式图2 1 伊利诺伊扫描测试结构伊利诺伊扫描结构将扫描单元划分成几个子扫描链，同时使得电路具有两种测试模式，并行扫描模式和串行扫描模式在并行扫描模式下，所有的子扫描链同时装入同样的测试数据，减少了测试数据量和测试应用时间。由于并行扫描模式下的a t p g 是受限的，产生的测试向量很难覆盖全部难测的故障。为了弥补这部分故障覆盖率的损失，可以通过串行扫描模式将那些测试难测故障的测试向量基于扩展相容性扫描树的低测试响应数据量方法研究扫描移位到扫描链中。文献【3 2 】在伊利诺伊扫描测试结构的基础上，提出了两种不同的扫接单元划分方法，降低了串行扫接移位的测试向量数，从悉进一步的减少测试应用时间和测试数据量。2 3 多扫描链测试结构多扫描链测试结构的基本思想是“1 t o 。，即将电路内部的扫描单元划分成多个子扫描链，然羼透过一个或者几个乡 都扫描输入控制这些内部子扫摇链。圈2 2 是多扫描链测试结构示意图。扫獭橱入frj 0oi广播逻辑解码逻辑上上上上t ttttti测试响应压缩电路圈2 2 多扫描链测试结构对于多扫描链测试结构，广播逻辑或解码逻辑是研究的重点之一。广播逻辑或解码逻辑将外部扫描输入的逻辑值映射到相应扫描单元中。文献【3 3 】中的方法通过重配置开关用限定的外部的输入控制大量的内部扫描链来测试整个电路，有效地减少了测试数据量和测试应用时间。v i r t u a l s c a n 技术【3 4 】通过在外部扫描端口和内部大量扫描链之间桥接广播器和压缩器，减少全扫描电路中的最长扫描链长度来降低测试费用。c i f c u l a f s e 鑫鑫构造f 3 5 l 在扫接输入测试向量时，仅替换与捕获测试响应不同的那些位，从而大量减少测试数据量和测试应用时间。这些方法虽然可以明显地减少测试应用时闻和测试数据量，但是需要额外的硬件支持，同时测试功耗非常高。2 4 扫描树技术扫描树技术【3 9 】被提出用来减少测试激励数据量和测试应用时间。在这些技术中，扫描单元被构造成一个树型结构。在扫描操作中，经过扫描输入端，测试数据被扫描移位进入扫描树的每一个节点( 对应于一个扫描单元) 。在扫描树同硕士学位论文一级上的扫描单元有相同的测试数据，因此，为了保持故障覆盖率不变，同一级上的所有扫描单元对所有的测试向量必须相容。对比单扫描链型结构，测试结构中最长的扫描链的长度( 即扫描树的层数或高度) 降低了，从而降低了测试激励数据量和测试应用时间。当测试向量带有不确定位时，扫描树技术是非常有效的。我们使用x 表示测试向量中的不确定位。扫描单元相容性的思想【3 6 - 3 9 】如下描述。定义1 对于测试集丁，扫描单元历与历正常相容，当且仅当对于丁中的任意测试立方c 用，有：一= ，聃，h 一= x 或者v 胛= x ，其中，m 一是扫描单元所在测试立方c 脚中对应的值。文献【3 6 】根据扫描单元之间的相容性将扫描单元构造成一个树型结构，并且通过修改测试向量来最小化它的高度。图2 3 是文献 3 6 】中的扫描树测试结构示意图。图2 3 ( a ) 给出了一个由9 个扫描单元( 历至惦) 组成的单扫描链结构，同时给出了相应的测试集( ，l 到，4 ) 。根据扫描单元之间的相容性，扫描单元可以被分成以下6 组，搋 ，协) ，场 ，协 ，狮，伤) 和鼢，历，腑。在同一组内的扫描单元处于扫描树的同一层，在扫描移入测试向量的过程中，接受相同的测试数据。同时根据分组，需要将一些不确定位的值设定为相应的逻辑值l 或者0 ，如图2 3 ( b )所示。扫描树技术将最长的扫描链的长度由9 减少到6 ，因此，测试应用时间和测试激励数据量都减少了1 3 ，但是扫描输出个数由1 个增加到3 个。t l0xt 2x0t 3olt ololloxoll( b ) 扫描树结构图2 3 扫描树及其测试向量集 s c 蛆o i i tjoxoloololxlll0l构结吾：糍、jqllxlll0xoxo01olx“珏b “ll0llolo基于扩展相容性扫描树的低测试响应数据量方法研究文献【3 7 】在文献【3 6 】的基础上提出了多扫描树设计，进一步的降低测试应用时闻和测试激励数据量。文献【3 8 】采用了交叠模式，增强了并行性，使扫攒树结构得到更好的解。在文献【3 9 】中，通过单扫描链模式和扫描树模式的动态重构来减少测试应用时闻和测试激励数据量，该方法首先从测试向量集中选择一组相关性大的测试向量集，根据被选出来的测试向量集，将扫描单元构造成如图2 4 ( a ) 所示的扫描树结构，最后使用如图2 4 ( b ) 所示的单扫描链结构来运行剩余的测试向量。这种动态重构结构麓够大量地减少测试应用时间帮测试激励数据量。图2 4 扫描树动慈重构模式文献【毒o 】针对受控的测试向量集，并置结合故障效应传播的信怠，构造与文献【3 9 】类似的单扫描链模式和扫描树模式的动态重构结构，该方法在保证故障覆盖率的同时，有效地降低了测试应用时间。扫描森林测试结构1 4 1 】根据扫描单元在电路中的结构信息，将扫描单元构建成树型结构，从而降低测试应用时间。为了进一步的降低扫描树的层数( 或高度)