（电路与系统专业论文）深亚微米工艺下memory特征参数提取关键技术研究.pdf

摘要 本文介绍了深亚微米工艺条件下m e m o r y 特征参数提取的方法，并对其 中涉及的关键问题如激励波形自动生成算法，m e m o r y 非活动存储单元精简和互 连线r l c 阕络压缩算法，以及特征参数提取算法进行了详细的探讨。实验证明 上述m e m o w 特征参数提取方法可以快速准确的进行深亚微米工艺下m e m o r y 特 征参数提取及建模。 我们借鉴当今深亚微米工艺下集成电路设计流程，结合m e m o r y 的功能和结 构特点，给出了m e m o r y 特征参数提取的流程，该流程包括互连线寄生r l c 参 数提取，激励波形自动生成，互连线网络压缩和m e m o w 非活动单元及外围电路 精简，同时也包括电路仿真和参数库的构建。 激励波形的质量直接影响到特征参数提取结果的质量，如何自动生成正确而 又简练完备的激励波形，是工艺参数提取的关键之一。我们借鉴时序电路逻辑参 数自动生成的算法，针对m e m o r y 的功能特点进行了修改，从而得到了m e m o r y 特征参数提取的激励波形自动生成算法，该算法将在本文第三章中介绍。 本文第四，第五章分别详细介绍了应用网络压缩算法对互连线r l c 网络进 行电路精简，针对m e m o w 存储单元状态特点进行的非活动存储单元精简，和针 对m e m o w 地址解码，信号放大等外围电路中“静止”晶体管的精简。实际应用 中证明上述电路精简方法可以在保持较好的精度的同时显著缩小电路规模，节省 仿真时问。 关键字存储器，逻辑参数，互连线，寄生参数提取 r l c 树，网络压缩 a b s t r a c t i nt h i sp a p e r , w e p r e s e n tam e m o r yc h a r a c t e r i z a t i o nm e t h o df o rd e e ps u b m i c r o n i cd e s i g n w em a k ed e e pa n dd e t a i l e de x a m i n a t i o n so nt h ec r i t i c a l t o p i c ss u c ha s s t i m u l a t ew a v e f o r ma u t o g e n e r a t i o n ，m e m o r yi n a c t i v ec e l l r e d u c t i o na n dm o d e l o r d e rr e d u c t i o no fi n t e r c o n n e c tp a r a s i t i cr l ct r e e t h i sm e m o r yc h a r a c t e r i z a t i o n m e t h o dh a sb e e np r o v e dt ob ec a p a b l eo fg r e a t l y r e d u c i n gs i m u l a t i o nt i m ew h i l e k e e p i n gn e a r - s p i c ea c c u r a c y w e p r o d u c e t h e m e m o r y c h a r a c t e r i z a t i o nf l o wb a s e do nm o d e m d e e p s u b - m i c r o ni cd e s i g nf l o wa n dm e m o r y sf i m c t i o na n ds t r u c t u r e ，w h i c hi n c l u d e s i n t e r c o n n e c t p a r a s i t i c r c le x t r a c t i o n ，s t i m u l a t ew a v e f o r ma u t o m a t i c g e n e r a t i o n ， i n t e r c o n n e c tm o d e lo r d e rr e d u c t i o n i n - a c t i v em e m o r yc o r ec e l l & p e r i p h e r a lc i r c u i t s r e d u c t i o n ；t h i sf l o wa l s oc o n t a i n sc i r c u i ts i m u l a t i o nw i t hs p i c ea n dl o g i cp a r a m e t e r l i b r a r yb u i l d t h eq u a l i t yo ft h es t i m u l u sw i l ld i r e c t l ya f f e c tt h eq u a l i t yo ft h ec h a r a c t e r i z a t i o n r e s u l t h o wt oe f f i c i e n t l yp r o d u c ec o r r e c t ，c o m p l e t ea n d p r e c i s es t i m u l a t ew a v e f o r m b e c o m e sac r i t i c a l p a r t o ft h ew h o l ef l o w w ed e v i s et h es t i m u l u sa u t o m a t i c g e n e r a t i o na l g o r i t h mw i t 1c o r r e s p o n d i n gm o d i f i c a t i o no nas e q u e n t i a lc i r c u i ts t i m u l u s g e n e r a t i o nm e t h o da c c o r d i n gt om e m o r y sf u n c t i o na n dc h a r a c t e r i s t i c ，w h i c hw i l lb e e x p l a i n e di nd e t a i li nc h a p t e r 3 w em a k e d e e pa n dd e t a i l e dd i s c u s s i o no nm o d e lo r d e rr e d u c t i o no fi n t e r c o n n e c t r l ct r e ei nc h a p t e r4 ，a n di n - a c t i v em e m o r yc o r ec e l lr e d u c t i o ni nc h a p t e r5 i th a s b e e np r o v e db yp r a c t i c et h a tt h em e m o r yc h a r a c t e r i z a t i o nm e t h o dm e n t i o n e da b o v e c a r lg r e a t l ys a v es i m u l a t i o nt i m ew h i l e k e e p i n ga c c e p t a b l ea c c u r a c y k e y w o r dm e m o r y , l o g i cp a r a m e t e r , i n t e r c o n n e c t ，p a r a s i t i ce x t r a c t i o n r l ct r e e ，m o d e lo r d e r r e d u c t i o n ( m o 鼬 浙江大学硕士学位论文 深亚微米工艺下m e m o d , 特征参数挺取关键技术酬究 深亚微米工艺下m e m o r y 特征参数提取关键技术研究 1 1 闻题背景 第一章序论 1 1 1 集成电路发展趋势 随着c m o s 超大规模集成电路技术进入了超深亚微米时代，系统集成 芯片成为超大规模集成电路的主流产品，从总体而言，国际上超大规模集成 电路设计技术遇到了严峻的挑战，在全球范围内出现了设计技术滞后于工艺 水平，设计工具的开发滞后于设计能力的发展的现象。这就给i c 设计者提 出了更高的要求，提高设计水平满足飞速反展的半导体工艺水平，同时也给 我们带来了在集成电路计算机辅助设计( i c c a d ) 领域实现技术跨越的机遇。 集成电路工艺技术不断迅速发展，制造工艺向深亚微米和超深亚微米迈 进，使微电子工艺技术完全有能力将信息采集、加工运算、存贮和随动执行 这样的超大规模信息系统集成并固化在芯片上，形成微系统芯片，即 s o c ( s y s t e mo nc h i p ) 。系统级芯片的规模越来越大，其设计越来越复杂。嵌 入式i p 核的复用技术是微系统芯片的关键设计技术，尽可能使用已验证的 可重复使用的i p 库，是缩短设计周期，保证设计一。次成功，降低系统级芯 片成本的关键。因此超大规模集成电路i p 核的开发已成为s o c 芯片研制的 首要任务，人们迫切需要设计、实现大量的可复用的预设计、预验证的i p 核 库，以供系统集成电路设计人员选用，从而有效地缩短产品进因此i p 核的性能 与可靠性将是至关重要的基石，具有举足轻重的地位。 随着集成电路制造工艺进入1 3 0 纳米乃至更小的9 0 n s 阶段，互连线寄生 参数对电路性能的影响越来越大。互连线时延，寄生电容耦合和电感效应， 以及由此带来的串扰噪声和信号完整性问题，都必须通过基于版图寄生参数 提取的p o s t 1 a y o u t 分析来解决；但是，经过全芯片的包括互连线和电源网络 寄生参数提取的电路将包含数目庞大的寄生元件，从而使其规模大大超出传 塑堑查堂婴士学位论文 深亚微米工艺下m e m o r y - 特征参数提取关键技术研究 统s p i c e 工具的处理能力m 。对于m e m o r y 而言，这种问题更加严峻，m e m o r y 规模随着器件特征尺寸的缩小而急剧膨胀，加之存储单元阵列中纵横全局的 字线和位线带来的大量互连线寄生参数：此外，由于m e m o r y 较标准单元有 更复杂的时序关系和更多类型的逻辑参数，因此迫切需要一种快速的分析工 具，在保持精度的前提下在更短的时间里完成电路仿真和参数提取工作。 1 2 m e m o r y 简介 1 2 1m e m o r y 分类 m e m o r y 可以按照功能，读写方式，数据存储方式等分类，具体分类如下l l 】1 2 】： 功能：按照功能的不同，m e m o r y 可以分为只读存储器r o m (r e a d 。o n l y m e m o r y ) 和读写存储器r w m ( r e a d - w r i t em e m o r y l 。 读写方式：按照数据读写方式的不同，m e m o r y 可以分为随机存储器和非随 机存储器，前者可以以任意地址次序对m e m o r y 进行读取，而非随机存储器 以某种方式限制了数据读写的地址次序，从而达到节省芯片面积，缩短读写 时间或实现某种特定功能的目的。非随机存储器包括f i f o ( f i r s t - i nf i r s t o u t ) ， l i f o ( l a s t - i nf i r s t o u t ) ，及c a m ( c o n t e n t - a d d r e s s a b l em e m o r y ) 表1 1m e m o r y 的分类 r w mn v r w mr o m r a n d o mn o n r a n d o me p r o m m a s k p r o g r a m m e d a c c e s sa c c e s se p r o m p r o g r a m m a b l e ( p r o m ) s r a mf i f of l a s h d r a ml i f o s h i f tr e 百s t e r c a m 数据存储方式：按照数据存储方式的不同，m e m o r y 分为静态存储器和动态 存储器，前者在电源切断前保持不变，而后者由于数据以电荷方式存储在电 4 浙江大学硕士学位论文 深亚微米工艺下m e m o r y 特征参数提取关键技术研究 容中，由于漏电流的存在而要周期性的数据更新。静态存储器读写速度较高， 但存储单元面积较大，而动态存储器由于将数据存储在电容二，节省了存储 单元中的晶体管数目。 1 2 2m e m o r y 结构 集成电路存储器主要有存储单元阵列( m e m o r yc o r e ) ，地址解码电路，信 号放大电路，读写控制电路，输入输出缓冲及驱动电路组成。 l o 图1 1 m e m o r y 结构示意 由于在m e m o r y 设计中，芯片面积往往由m e m o r yc o r e 的面积决定。 m e m o r y 存储单元阵列中字线( w o r d l i n e ) 和位线( b i tl i n e ) 往往设计成 近似相等，同时采用p r e d e c o d e 电路及复用设计以尽量减小芯片面积。 1 2 3m e m o r y 存储单元简介 礼 一瓣耳i 11 1 l ， 甜鉴 瓿一肾_ 浙江大学铆i 士学位论文 深亚微米工艺下m e m o r y 特征参数提取关键技术研究 图1 26 一ts r a m c e l l 电路 a ) s r a m 上图为最常见的6 管s r a mc e l l ，由一对首尾相连的反相器及两只读 写控制n m o s 晶体管组成，字线( w o r dl i n e ) 用来控制读写，位线实现 对数据的读写。差分结构的存储单元可以提高噪声抑制能力，同时为了 提高密度，晶体管m 2 及m 3 可以用电阻来替代。 b 1 d r a m 静态存储器将数据在触发器中以稳态存储，在电源供电时数据可以一直 保持；而动态存储器将数据以电荷方式存储在电容中，由于漏电流的存在， 需要定期的对存储单元中的数据进行更新；虽然上述更新需要引入额外的电 路，同时降低电路读写速度，但由于动态存储器c o r ec e l l 所需的器件比静态 存储器少得多，因此可以得到更大密度的设计，同时降低单位存储容量的成 本【2 】o l k m 7 td i “ 肄r i t # 鬻l r e n d 簪1 _ 白 。 t 上 嬲 上c 1 工 图1 33 t d r a mc e l l 电路 如上图所示的3 一td r a mc e l l ，由于取消了差分结构，晶体管m 1 ，m 2 ， m 3 之间不需遵照比例关系，因此可以采用小器件以尽量节省面积。由于在 读过程中，为避免c 1 上的电荷泄漏，在字线设计上将读w o r dl i n e 和w r i t e w o r dl i n e 分开。 该存储单元每一个读写周期包括两个过程，首先是p r e c h a r g e 过程，位线 d i n 和d o u t 的电位被p u l l u p 晶体管拉高到逻辑高电平。以写入数据1 为例，假设c 1 在写之前为低电平：由于w r i t ew l 为高，m 3 导通，d i n 通 过m 3 对c 1 充电。根据电荷分配原理，由于d i n 需要驱动同一列上所有单 6 浙江大学硕士学位论文 潦亚微米工艺下m e m o r y 特征参数提取关键技术研究 元( 设其负载总电容为c d i n ) ，可知c d i n c 1 ，则充电结束后，c 1 电压近 似为p r e c h a r g e 电位，同样的，若写入0 ，则在p r e c h a r g e 结束后，c 1 和 d i n 经过p u l l d o w l l 电路放电。 在读过程中，在p r e c h a r g e 完成后，r e a dw l 为高电位，d o u t 通过m 2 读数据。若存储的数据为1 ，则d o u r 通过m 2 和m i 放电，最终得到低电 位：若数据为0 ，则d o u r 电位近似保持不变。由于m 3 漏端结电流及亚 阙值电流的存在会使c 1 电荷泄漏，因此每若干个m s 需要对存储数据更新： 从d o u r 端读入数据，并取反，然后经d i n 写入c l 。 1 3 超深亚微米工艺下的互连线 在当今超深亚微米系统芯片设计中，由于门级时延随着特征尺寸而减小，互 连线延迟开始超越门级延迟而占据芯片总体延时的大部分，成为影响芯片性能的 决定性因素。在1 3 0 纳米工艺条件下，由于芯片规模和密度的激增带来的金属互 连线层数的增加以及层内连线间距的缩小，层内相邻平行互连线及层间互连线的 耦合电容带来的串扰噪声及信号完整性问题，以及电源线寄生电阻导致的 i r - d r o p 问题都给设计和验证带来巨大挑战拉9 j 。 1 3 1 互连线寄生参数 1 ) 寄生电容 孙i 图1 4 互连线平行平板电容器模型图1 5 边缘电容模型 考虑如图1 4 所示的平板电容模型，其中金属互连线和树底之间为高度 为t d i 的介质，互连线宽为w ，则当w t d i 时，互连线与衬底的寄生电容 7 浙江大学硕士学位论文 深亚微米工艺下m e m o d , 特征参数提取关键技术研究 可以用平板电容模型描述： c 矿等肌 其中w 和l 分别为互连线的宽度和长度，屯为介质介电常数。 随着集成电路制造工艺的发展和器件特征尺寸的减小，：蕊片集成度的提 高导致互连线布线密度急剧膨胀，从而使互连线线宽w 和线高h 越来越接 近，从而使得相邻平行导线问以及互连线侧顽与衬底之间呈现越来越明显的 寄生电容效应，如图1 5 所示。 经验表明，在不考虑耦合电容的时候，金属互连线寄生电容可近似表示 为平行平板电容和边缘电容二者之和。在此之前我们仅考虑了单个导线的寄 生电容，但在深亚微米工艺下，同层相邻互连线以及层间互连线之间的电容 耦合也不容忽视。考虑以上各种寄生电容效应的互连线寄生电容模型如下图 所示： 囊委骜纂萋誉囊囊叁 图1 6 超深亚微米下互连线电容耦合示意图 2 ) 互连线寄生电阻 在超深贬微米集成电路设计中，如要得到准确的时延信息，必须考虑寄生电 阻；同时，由于寄生电阻的存在使得沿电源线产生电压降，即i r - d r o p ，从而会 对电路性能产生不良影响乃至导致电路无法工作。 导线寄生电阻由导线长度l ，截面积a 及导体电阻率p 决定： r ：丝：业( 1 2 ) aw h 对于给定的工艺，线高h 一般为常量，则上式可写为： 尺= 兄参，其中，咒= 台 ( 1 _ 3 ) 浙江大学硕士学位论文 深亚微米t 艺下m e m o r y 特征参数提取关键技术研究 3 ) 互连线寄生电感 除了寄生电阻和电容之外，在深亚微米互连线建模过程中还需考虑自感和互 感的影响。在电源线中，除了由寄生电阻引起的i r - d r o p 之外，由寄生电感引起 的电压降威础已经成为不可不考虑的部分，这些现象的产生很大程度上归功 于现在高速电路设计中电流的大幅增加：同时，在多位总线结构中也出现了明显 的互感耦合效应，并对电路功能产生间歇性的破坏i 2 j 。 综上所述，深亚微米工艺条件下电路的准确建模需要同时考虑互连线寄 生r c l 参数，考虑了以上三种参数的电源及数据线模型大致如下图： 图1 7 电源及信号线的寄生r l c 参数模型 1 3 2 深亚微米工艺下的互连线延时模型简介 随着集成电路工艺水平和电路集成度的不断提高，互连线已经成为决定电路 性能的主要因素。互连线的延时和连线之间的信号耦合串扰给电路的分析和验证 带来很大困难，现在的一般做法是将互连线的网络等效为r c ( 或r l c ) 网络来 分析。随着网络规模的增大，建立精确而简洁的互连线延时及串扰模型是提高集 成电路分析和验证的速度和精度的瓶颈。下面介绍集中建立在互连线等效 r c ( r l c ) 网络上的延时和串扰模型，如e l m o r ed e l a y , e c m ， 1 ) e l m o r e d e l a y 由于互连线寄生电感效应没有电容和电阻明显，在此前的集成电路设计及验证 中，若不考虑电感的影响，互连线通常被等效为分布式的r c 树来处理。首先 来介绍r c 树的概念： 9 浙江大学硕士学位论文 深微米t 艺下m e m o f f 特征参数提取关键技术研究 r c 树是仅包含r c 元件的电路网络，且有以下特点：1 ) 电路中所有电容为 节点和地间的电容，无浮动电容；2 ) 电路中无纯电阻回路，节点和地间无电阻： 1 9 4 8 年e l m o r e 提出了利用传递函数计算线性电路传输延迟的方法，如果系 统传递函数为g ( s ) ，并有以下标准形式 6 】： g 2 篝端 。， 其中q 和q 为实数且m n 。对于一个单调相应，g ( s ) 的所有极点都应为 实数，且对于一个稳定系统所有极点都应在实轴的负半轴上。对于单位阶跃输入 的瞬态相应e ( t ) ，其终值为1 且单调递增，e l m o r c 延时t d 定义为： t d = f t e ( t ) d t i ( 1 5 ) 将上述结果应用于r c 树的结果是得到了一种简单通用的计算r c 树电路任 意节点时间常数的方法：对于如图1 8 所示的r c 树， i 【_ 图1 8r c 树模型 = c k r 西 k ( 1 6 ) e l m o r ed e l a y 显然是一个近似结果，实践证明在平衡r c 网络中上述算法可 以得到准确的结果，但在非对称网络中有着较大的误差。此外，上述算法在系统 传递函数仅有一个低频主极点，且在该极点周围无零点分布时能得到比较准确的 结果，但这一前提条件无法保证。由于在建立延时模型时仅考虑两阶矩，当系统 存在低频零极点重合或在主极点周围存在低频零点时，无法得到精确的结果。 e l m o r ed e l a y 的特点： 浙江大学硕士学位论文 深弧微米工艺下m e m o r y 特征参数提取关键技术研究 1 ) e l m o r e d e l a y 是5 0 延时的上界 对于简单互连线树状等效r c 网络 点的阶跃响应的5 0 延时为满足 0 j h ( t ) d t = o 5 0 假设输出点的冲击响应为h ( t ) ，则输出 的时间点f 。对于r c 树的冲击响应h ( t ) 了h n ) 满足如下的条件 f 巧 n 7 、 在文献( g u p t a1 9 9 7 ) 中证明 ( 1 8 1 这说明e l m o r ed e l a y 是5 0 延时的上界，只有在网络对称时e l m o r e 延 时才等于5 0 延时【1 0 1 。 2 ) 距离驱动信号越远的节点，其冲击响应h ( t ) 的对称性越好，使得e l m o r e 延时的估算结果与5 0 延时越接近。同样，对于深度较大的r c 树，其 输出节点的e l m o r e 延时与5 0 将非常接近。 3 ) 输入信号转化时间越长，e l m o r e 延时估算精度越高 图1 9e l m o r ed e l a y 的精度示意图 对于一个互连线网络的等效r c 树，如果输入如上图所示，则输出延时r 为输入信号转换时间t r 的单调上升函数，其上界为该r c 树的e l m o r e 延 时，即 l i m r ( t ，) = ( 1 9 ) ，w 2 ) e l m o r e d e l a y 的改进模型 集成电路的发展对互连线延时模型的精度提出越来越高的要求。在保持 简洁算法的前提下，近年来出现了许多基于e l m o r e 延时的改进模型，其中比 较典型的有高阶分量修正法( k a h n g1 9 9 5 ，t u t u i a n u1 9 9 6 ) 和有效电容度量法 浙江大学硕士学位论文 深亚微米工艺下m c m o d 特征参数提取关键技术研究 e c m ( e f f e c t i v e c a p a c i t a n c em e t r i c ) ( a l p e r t2 0 0 1 ) 。 a ) 高阶分量修正法 高阶分量修正法利用二阶或二阶以上的分量生成一个修正因子y ， 其大小由经验公式和实际的试验结果来决定。修f 的方法有很多种，但 是每种方法都难以保证对所有的情况都具有较高的精度。d 2 m ( d e l a y v i a t w om o m e n t ) ( a l p e r r 2 0 0 1 ) 是一个利用二阶分量进行修正的延时模型，具 有相对较高的精度。其表达式为 d 2 m ：y ( 一啊) ：善h 2( 1 1 0 ) 、 对于r c 树，其二阶中心距“：= 2 m 2 一m 1 2 始终是非负的( g u p t a l 9 9 7 ) ， 由此可以得出d 2 m 始终小于e l m o r e 延时，与实际的5 0 延时更加接近。 试验结果显示d 2 m 在大多数情况下的估计误差在2 以内。 b ) 有效电容度量法e c m e c m 方法不利用电路高阶分量的信息，因此和e l m o m 延时模型具有同 样的递归计算的结构。在用e l m o r e 模型求延时时，可以认为e l m o r e 延 时是该路径上所有电阻引起的延时之和。e c m 方法通过修正这些电阻对 应的有效电容值来改善e l m o r e 延时的估计精度。 对于图1 1 0 所示的二阶梯形r c 网络，e l m o r e 延时可以分解为如下形 式： = ( 置) + ( r 2 ) ( 1 1 1 ) 图1 1 0 二阶梯形r c 网络 其中，( r ，) = 墨( c l + c 2 ) ，巧( 马) = r 2 c ：。在r ：j 0 0 时，a 点的实际延 浙江大学硕士学位论文 深亚微米工艺下m e m o r y 特征参数提取关键技术研究 时为r c 1 i n2 ，( r ) 直接采用e l m o r e 延时模型计算将会有很大的误差。 这是因为e l m o r e 延时中没有考虑电阻垦电容c ，的电阻屏蔽效应，从而 导致了在近端点的延时估计误差变大，这也是e l m o r e 延时在深度较大时 精度较高的另一个原因。e c m 方法通过引入遮蔽效应因子k ( o k 1 1 来 计算冠的有效电容，即： ( 蜀) = r l e f = r l ( c 】+ c 2 ) ( 1 _ 1 2 ) 从而减小了e l m o r e 延时的估计误差。对于一般的r c 树，考虑电阻屏效 应的延时和有效电容可以用递归的方法来计算，具体的尺度可以根据经 验公式来选定。 在现有的集成电路工艺下，基于r c 树的e l m o r ed e l a y 等模型已经不 能满足实际的需要，对互连线的准确建模需要用包含寄生电阻，电容及 电感元件的r c l 网络。该r c l 网络一般由版图寄生参数提取生成，其 中不仅包含了原电路元件，也包含了数目庞大的寄生r c l 元件，在计算 上直接进行模拟是不可取的，需要一种有效的方法在保证模型精度的同 时控制电路规模，这就是互连线网络压缩。在本文所讨论的m e m o r y 特征 参数提取方法中将会详细给予介绍。 1 4 研究内容及文章安排 本文将着重讨论超深亚微米工艺条件下m e m o r y 特征参数提取过程中若干关 键问题，包括激励波形自动生成，电路精简，互连线寄生r l c 网络压缩等，并 介绍超深亚微米工艺下m e m o r y 特征参数提取的流程。 本文后续章节安排如下： 第二章将介绍超深亚微米工艺条件下m e m o r y 特征参数提取的流程。 第三章介绍激励波形的自动生成方法。 第四章介绍利用互连线网络压缩算法进行电路精简的方法。 第五章介绍m e m o r y 存储单元精简及外围电路的精简方法。 浙江大学硕士学位论文 深亚微米工艺下m c m o r y 特征参数提取关键技术研究 第二章m e m o r y 特征参数提取流程 在深皿微米工艺下，精确的m e m o r y 特征参数提取必须建立在版图寄生r c l 参数提取的基础上。即首先要对通过d r c l v s 验证的电路版图进行三维的寄生 参数提取，得到一一个包含原电路元件和寄生元件的全芯片电路网表；由于该网表 包含了数目庞大的寄生元件，因此使得其电路规模大大超出了传统s p i c e 仿真 工具的处理能力，这在客观上要求对电路进行恰当有效的精简，在保证一定精度 的前提下，寻求一个同原电路等效的精简电路模型。进而通过对精简电路模型的 仿真来提取所需的特征参数。 2 1m e m o r y 特征参数提取流程 基于以上分析，并结合当今超深亚微米工艺下集成电路的设计流程，我们绘 出如图2 1 所示的m e m o r y 特征参数提取流程。 图2 1m e m o r y 特征参数提取流程 浙江大学硕士学位论文 深砸微米工艺下m e m o r y 特征参数提取关键技术研究 图2 1 为我们的m e m o r y 特征参数提取流程，分为互连线寄生参数提取，激励 波形生成，电路精简，s p i c e 仿真，及提取结果生成等步骤，下面做简单介绍： 第一步：互连线寄生r l c 参数提取 在经过版图d r c 及l v s 验证之后，我们用超深亚微米互连线寄生参数提取 工具s t a r r c x t ( s y n o p s y s ) 进行精确的三维互连线寄生参数提取，提取的结 果是得到一个包含了原电路元件和寄生参数元件的电路网表，我们称之为母 表( m a s t e rn e t l i s t ) 。由于经过全芯片的包括互连线和电源网络寄生参 数提取的电路网表将包含数目庞大的寄生元件，从而使其规模大大超出传统 s p i c e 具的处理能力，因此需要对电路网表进行精简。 第二步：激励波形自动生成 逻辑激励波形生成是在不关心具体工艺，具体测试方法的情况下，给出 在哪些状态下可提取哪些参数，以及如何使电路到达某些特定状态。逻辑激 励波形是工艺参数提取的重要部分。激励波形既要完备，又要简洁，不完备 的激励波形只能得到不完备的参数库，而冗余激励波形会浪费参数提取时 问。由于m e m o r y 特征参数种类繁多，手动生成提取所需的激励波形不仅耗 时且容易出错；激励波形自动生成算法能够根据m e m o r y 的类型及特征参数 类型自动生成简洁而完备的激励波形。 i ， j 一 lr o 撕v j i l i 图2 2r e m o v a lt i m e 提取的激励波形 第三步：电路精简 电路精简包括两个方面 1 ) 互连线r l c 网络压缩 在深亚微米工艺下，互连线一般用其寄生参数构成的r l c 网络模型描 浙江大学硕士学位论文深亚微米工艺下m e m o r y 特征参数提取关键技术研究 述，互连线网络压缩算法可以生成一个原r l c 网络的降阶模型，大大 减少了电路中的寄生参数元件，显著节省仿真时间并能保持良好的精 度。 2 ) m e m o r y 非活动存储单元精简及外围地址译码及控制电路精简 对于m e m o r y 而言，m e m o r y 虽然规模庞大，但在读取过程中，对于一 组给定的地址和控制信号，仅有目标存储单元和与其处于同行或同列的 存储单元因被字线和位线选中而发生状态改变( 晶体管任一引脚有电压 变化) ，而其它大部分存储单元没有引脚状态改变。我们称前者为活动 单元( a c t i v ec e l l ) ，而称后者为非活动单元( i n a c t i v ec e l l ) 或死 单元( d e a dc e l l ) 3 。在一次读写操作中，由于非活动单元的引脚状 态不发生改变，因此对于电路延迟和功耗等参数影响甚微。我们通过适 当处理非活动单元及活动单元的边缘电路，从而达到在保持适当精度的 前提下实现缩减电路规模的目的 类似的，我们定义没有引脚状态改变的晶体管为“静止晶体管”， 否则为“活动晶体管”；对于m e m o r y 的地址译码，读写控制及信号放大 等外围电路，我们本着“活动晶体管保留，静止晶体管去除”的原则进 行电路精简。 经过电路精简，我们得到对应于当前激励波形的等效精简电路，称为 s u b n e t l i s t ，将被用于s p i c e 仿真。由于每一个s u b n e t is t 仅仅对应于 当前激励波形，因此在提取中需要针对不同的激励提取不同的子电路。 第四步：将电路精简后的子电路网表交给s p i c e 仿真，通过对s p i c e 仿真 生成的中间数据的处理，得到待测的各个特征参数。 以上各个步骤的详细讨论将在本文以下章节展开。 1 6 浙江大学硕十学位论文 深亚微米工艺下m e m o r y 特征参数提取关键技术研究 第三章m e m o r y 特征参数及参数提取激励波形自动生成 激励波形自动生成就是根据待测的逻辑参数的特点，在分析电路功能的基础 上，不考虑实际的测试电路负载和实际输入斜率，从逻辑上给出各工艺参数提取 对应的激励波形。激励波形的正确性直接影响提取的工艺参数的正确性，激励波 形的完备性则直接决定了单元工艺库参数的完备性，而简练的逻辑激励波形将加 快单元参数提取的速度。如何自动生成正确而又简练完备的激励波形，是工艺参 数提取的关键之一，也是本章的研究内容。 本章将首先介绍m e m o r y 特征参数的类型，然后在此基础上介绍m e m o r y 特征参数提取 中激励波形的生成算法及特征参数提取算法。 3 1m e m o r y 特征参数 m e m o r y 特征参数大致分为3 类：延时参数( d e l a y ) ，时间约束参数( t i m i n g c o n s t r a i n t ) ，功耗【3 1 。 3 1 1d e l a y 电路时延由制造工艺、供电电压、环境温度、电路输入信号强弱和电路输出 负载等多种因素决定。随着集成电路工艺发展到超深亚微米阶段，简单线性时延 模型已不够精确，延迟模型引入分段线性函数，其中i 是单元本征延迟，7 是输 入斜率，腥单元驱动阻率，缆负载电容。这就是广泛使用的分段非线性时延模 型( n l d m ) ，又称查表模型。在确定制造工艺、供电电压、环境温度等条件时，分 段非线性时延模型选择不同的输入信号斜率、输出负载组合下的时延，构成二维 时延参数表。计算单元时延时，通过索引表样本插值计算。 在深亚微米工艺下，由于影响时延的因素很复杂，目前还无法给出一个较精 确的整体计算公式。因此在查表模型中，把延时分解为两部分，分别用二维表描 述其规律。由于这两部分延时随工艺、温度、供电电压等外界因素的变化规律存 在较大差异，因此这种分解对提高精度是很有效的，如下式所示。 d l 。= d m a w 。七d 。 0 - u 浙江大学硕士学位论文深亚微米工艺下m e m o r y 特征参数提取关键技术研究 其中，第一项为总延时，通常定义为输入跳变的5 0 至u 输出跳变的5 0 ，第二项为 传输延时，通常是输入跳变的5 0 到输出跳变的1 0 ( k 升沿) 或9 0 ( 下降沿) ， 第三项我们称之为弛豫时间，通常是输出跳变的1 0 ( 上升沿) 或9 0 ( 下降沿) 到输出跳变的5 0 的时间。 3 1 2c o n s t r a i n t t i m i n g m i n i m u ms e t u p h o l dt i m e 时序电路总是在某个参考时钟的有效边沿对数据信号进行采样，为保证 采样过程的正确性，要求在采样边沿到来之前，数据信号应当提前进入稳态， 从数据准备好到采样时钟到达这段时间间隔就是建立时间。在采样边沿到来 后，数据信号仍保持一段时间的稳态，这一段时间称为保持时间。通过定义 建立时间和保持时间，就可以保证数据正确采样。 m i n i m u mr e c o v e r r e m o v a lt i m e r e c o v e r yt i m e 给出了异步控制信号跳变至无效到同步时钟信号有效沿之 间允许的最短时间。异步控制引脚信号在这段时间必须保持稳定，否则输出 端将出现不正确值 c l o c kt i m i n gc o n s t r a i n t 在m e m o r y 设计中，对时钟信号的周期，最小脉宽及时钟信号的上升及下 降时间也有限制，以保证能够成功的在时钟信号周期内完成读写操作；对于 多端n m e m o r y 的特征参数提取中，为了避免不同端口问在数据读写时的冲 突，要求端口的时钟脉冲间必须有一定的相位差，n p c l o c kt o l l i s i o nt i m e ( t c c ) 。 3 1 3 特定类型m e m o r y 的t i m i n g 参数 除了常见的读，写模式下的地址及数据端的d e l a y ，s e t u p h o l dt i m e ， r e m o v a l r e c o v e rt i m e 之外，对于具有特定功能和工作模式的m e m o r y ，则有 相应的特征参数，如： a ) 对于输出具有h i g h z 及x 态篚3 m e m o r y ，存在以下参数 浙江大学硕士学位论文 深亚微米工艺下m e m o r y 特征参数提取关键技术研究 d a t av a li dt o o u t p u tz x c h i pe n a b l et oo u t p u tz x b ) 对于具有b u s y 及i n t e r r u p t 状态的多端口m e m o r y ，则存在b u s y t i m i n gp a r a m e t e r s 及i n t e r r u p tt i m i n gp a r a m e t e r s ，如： b u s y d i s a b l et ov a l i dd a t a d e l a yf r o mb u s yd e a s s e r t i o nt od a t ab u sv a l j d b u s ya c c e s st i m e f r o m c h i pe n a b l e 一一d e l a yf r o mc h i pe n a b l ea s s e r t i o n t ob u s ya s s e r t i o n c ) 对于e p r o m 而言，还有以下特有的逻辑参数： b y t ep r o g r a m m i n g t i m e d e l a y f r o me n do faw r i t ec y c l et ot h ee n do fa ni n t e r n a l w r i t ec y c l e c h i p e r a s ec y c l et i m e 一一d e l a yf r o mc h i pe r a s ec o m m a n dt oe n do fc h i pe r a s eo p e r a t i o n 具体参数类型及定义需参考详细的设计描述。 3 i 4 功耗 功耗可以分成两大类：静态功耗( s t a t i cp o w e r ) ，动态功耗( d y n a m i c p o w e r ) 。动态功耗又可分成内部功耗( i n t e r n a lp o w e r ) 和开关功耗( s w i t c h p o w e r ) 。电路总功耗等于电路总静态功耗与电路总动态功耗之和。3 ： p 们i2 只。 d | j 。缸g e + p l o 矧一如。m i c p t o t a l _ l e a 妇= 一删 其中， v c e l l s ( 。) 只0 一咖。i c = 只。矧一眦e 。 七e 。l n i 一。i c c h ( 3 2 ) ( 3 3 ) ( 3 4 ) 屹。一n 删= 一“删五，) g c e l t s ( i ) ( 3 5 ) 一舭 = ( 删2 2 ) c l o a d s ( i ) e ( ：) v n e t s ( i ) ( 3 6 ) 静态功耗是电路处于静止时( i n a c t i v eo rs t a t i c ) 功耗。静态功耗可分成很 多部分，最主要部分是s o u r c e t o d r a i n 的亚阈值漏电流引起的，即输入电压低 浙江大学硕士学位论文 深亚微米工艺下m e m o r y 特征参数提取关键技术研究 于闽值电压，g a t e 无法完全导通情况下的静态功耗。扩散区层( d i f f u s i o nl a y e r ) 和树底( d i f f u s i o n ) 漏电流同样会导致静态功耗。所以静态功耗又常常称为漏功 耗。 动态功耗是在电路加载激励后，电路节点状态改变，电路处于激活状态消耗 的功耗。有些输入激励能够使输出状态改变，有些输入激励却不能使输出逻辑改 变，但只要电路内部节点状态改变，就有电路的动态功耗。电路动态功耗由两部 分组成，内部功耗和开关功耗。 3 i 5 m e m o r y 特征参数示例 以一块1 0 2 4 w o r d x 8 b i t d u a l p o r ts r a m 为例，其读，写过程的时序图及部 分特征参数见图3 1 ，图3 2 ： c l