（电路与系统专业论文）超深亚微米soc芯片布局布线实现.pdf

摘要 摘要 s o c 的，辑有胡稿零元郡存在麓窀容簸浅，遮瑟诗算电容效斑 # 嚣复杂，一 般情况下，面积电容己由传统的6 0 以上下降为1 0 左右。电容模麒的精确程度直 接影响辫r c 模型，进而影响时序分析( t o - r e ) “”、信号完整性分析的准确度( 耦 合电容g l 趣串扰效应) ，s o ce n c o u n t e r 有一套究整的解决方案，也怒业界静标准。 霆姥，程越深受镞米s o c 设诗中，菠们重点考虑箕产生蠹理器切蜜可嚣黪簿凌方 案，麓 熟俸算法磷究。 3 2 时间 翕计摸型 嶷成邀鼹戆对麓莲遴主骚煮门缀延迟帮逡线延迟稳或，在0 + 5 # 飘及鞋上缓塞 工艺中，时溜延迟主要l 妻门疑迟凌定。整进入越深琵微寒( 将 菱尺寸 o 2 塾豫) 阶段，时闯延迟主要由造线延迟决定，在目前蒋遍采用的0 1 8 “m 工艺中，连线 延迟已经占到总延迟的7 0 以上，必须加以解决。涟线延迟主要由r c 网络决定， 电阻模溅愚出布线黔长度决定，现在芯片中连线躲惑长度超过6 k m 融经缦常冤”。 强3 - 3 爨赞统熬露趣髅诗旗登；墨3 - 4 是超深渡锾来电路穗霹稹黧。黄绞麴薅蠲 佶诗模式蹙将布线路经单独考摩豹，褥综台辩闯嵇计模型捌是将穰关路径一起茄 以考虑，逡在时间优化策酶中常常用到。 图3 - 3 传统时间估计模型 第三章超深溉微米集成电路物理特性 在传统时闯估计模型中，按照不同路径分别加以计算时鲻消耗；综合时间估 计模型是将所有相关器件，路径都加以考虑，来计算时闯消耗，显然综合考虑模 型计算时间更加精确，但相应的算法体系更加复杂，对硬件消耗也较大。狂超深 亚微米设计中，s o c 芯片往往规模很大，连线之间的距离也较近，如果按照传统的 对耀模型来考虑，误差会摄大，一般采取豹策略蹩在布线拐湖采用传统模型，蕊 在布线优化时则采用综合时间模型来达到更好的效果。 总时延公式t = t 。“+ t ，* p + f p ( 3 - 1 ) 其中。是布线路径器件蕊的时间瀵耗；。是单路径支网络时闻慈消耗，主 要是采用线负载模型( w i r el o a dm o d e l ) ，t o 。表示具有相干布线路径的等效 时间消耗。 p a t h1 p a t h2 p a t h3 3 3 信号完整性解决 图3 4 综合时间计算横型 信号完整性问题是0 1 8um 及以下工艺所面临的主要问题。信号完整性问题 包括引线间的耦合电容产生串扰信号( c r o s s t a l k ) 祁电源线上产生的电压降 ( i rd r o p ) 、缝线跳变( g r o u n db o u n c e ) 、邀子迁移( 蹋) 效应，在芯片藉端 设计中，信号完整性问题是非常严熏的，如果发生该问题的芯片，尽管可能功能 仿真没有问题，但流片出来却不能正常工作，必须予以解决“o “。但信号完整 牲润题的解决又是全髑性问题，通常器要综合考虑以下因素：芯片翡功耗、速度、 面积、良品率和可靠性。比如通过增加某条金属线与其它布线的间隔，可以降低 该金属线与其它连线的耦合电容，从而降低串扰信号，但这样做同时也增加芯片 其余连线的拥挤程度，所以必须综合考虑。 电子科技大学颂士学位论文 3 3 。1 信号完整性闻题的产生 影确僚弩完熬懂静因索主要裔浚下届个方西： 1 芯片元件的增加和互连线效应的增强，这在高速电路中影响非常明显。如 鬃不考虑麓合电容效痘、电源压繇( i r _ d r o p ) 、恕子迁移( 淡) 效应，芯片将无法 正常工作“”“。 2 ，s 芯冀，集藏诲多 p 器 孛，慰予些硬棱擎元，其对乡 涟接接嚣( p i n s ) 犍往固定，不能改变，可能造成从这些接口出来的布线冗余线绕，路径增长，魄 滚歪簿凄太。 3 技术复杂 生增加，不同设计师设计手段的蹩异、各个不同工艺厂商的器件 援鍪匏差毋，更多瓣逮搭麓大了爨蠛越鬈缒溉率。 3 3 2 僖弩串扰瀚产生 平行线问产生的串扰信号原瑕为当两祭平行线距离很近时。其中一条强信号 线遥过糕会逮容俸愆妥辍凌鞍弱戆信号线。至，歇箍导致受害萼| 线波络产生跨变， 蕻至功能完全错误。信号闷的串抗是随线条宽度不同而不同。猩0 。2 5h 猕及以上 线爨工艺，簸攫少懑瑰，两8 。1 8 瑟嚣及滋下王葱，峦予金j i 毳线瓣交窄、蠢线趱 长，信号审扰问题变得非常突出。超过百万门级的超深豫微米电路，产生的相互 予撬路径常常达到2 0 ；芡上。售号串挽产艇藤囊鬻赡下： ? 匿3 - 5 串撬产釜囊理耀 信号串扰问题如果不加以解决，后果非常严藏，即使加工工芑完美觅缺，设 计瓣弱完全符合，模羧蕊鬟均戬邋淫，毅片焉静芯片还是可能笼法工作。透j 迸必 蘩三鬻起瀑臻擞米集戒毫隆物瀵簿洼 须消除信号淘的串扰。 知道倍号串扰的原理，不潍降低信号串就的影响。主要解决办法肖以下几种： 1 加宽入侵连线与受害逡线之间的距离，从而降低耦合电容。谯纳米布线中 可以通过指定易受害线与其余逡线的距离来处理。 2 。在受害连线中溪热缓冲嚣( b u f f e r ) 震寒壤强受害线熬鞣囊筑力。 3 。在簧害连线两德增加电源或电源途来霹蔽与其它连线闯的耦台电容，在纳 米布线中常常事先对蝗可能发生串扰信号做这种处理，如全局信号。 4 将受害信号线变宽处溅。 在分橱酃些镶号存在串扰效波时，寄生参数的精发很关键。s o ce n c o u n t e r 中 运蠲快速鼹墩毒生参数工具f i r e 羲i c e 逶牙三续魄密豹提取，霹终元件溺爱传邀 容、侧壁惫寨、藕台电容都考虑避去，效果疆显。 3 3 3 嘏源网络设计 集成媳鼹特征工艺尺寸发艘进入0 1 8um 及以下线宽工艺，芯片煦供电网络 系统 常爨黉。在电滚线土产生鼹笨簿( i r _ d r o p ) 秘逮线霉& 燮( g r o u n db o u n c e ) 以及逄予迁移( e 醵) 效应，都w 能弓 起芯片逻瓣灞跣，甚至不憨正露工作，特鞠 是电压降主黉影响电路的时序，即使中间路径的电压降很低，但到了供电洙端， 累计的电援降仍然可能造成时闯松魏( s l a c k ) 、孵镑偏移( s k e w ) ，柱后端设计 中都必缨解决。电源线压降、地线跳变、电子迁移效应都是由于电源阏络设计不 合理所至。一个鲟秘邀潺瓤终设诗熬够较好戆瀵豫这些影嚷。 l 。邀源线降压窥遗线雾交鲶遴 电源线产生电压降低是杰予在集成电路中，电源线不是理想秃负载的，经过 一系列路径后，到达驱动器件时，己不是理想的源电压；同理，地线跳边趋一个 远离地线源端的电源地并不是理想的“0 ”值。这两种情况都会引起电腰供应不足， 并显露能造成一些野彦帮功黪镌误。 下强楚一个实际供亳模纛，在理想情嚣下，v l 、v 2 、v 3 、磁熬穰聪寝该糖等； 同理，g l 、g 2 、g 3 、g 4 的电聪德都瘢为v s s 。衙实际的导线( 铜、锅等) 都是有 阻抗存在。 电子辩授天学硕士学位论文 轴啦 摊晒擎 v o dp a d v s $ p a d 霾3 - 6 等效亳滚缝辑鹫 骰设g 4 上通过的魄流为1 4 ，剜弼达g 4 辩溅产生的电源匿洚： i 产1 4 r 1 1 + r 1 2 + r 1 3 + r 1 4 ) + 1 3 ( r 1 l + r 1 2 + r 1 3 ) + 1 2 ( r i i + r 1 2 ) + i i r 1 l ( 3 2 ) 裁壤g 4 戆遗电位 珏1 4 ( r 2 i + r 2 2 + r 2 3 + r 2 4 ) + 1 3 h e l pt i m e * 戴褪纛静繁鸯t i m e 关键字懿愈令都会麓凄，按爨所嚣要豹关键念令，述胃酸 1 9 电子科技大学硕士学位论文 进行更深入的查询，得到该条指令的具体含义， 写。如，进步查询所列命令中的t i m e d e s i g n e n c o u n t e r h e l pt i m e d e s i g n p r e p l a c e 就会发现该命令的详细解释、使用方法等。 下而是一段简单的s v p 流程t c l 文件描述 计可以参考此描述。 这样很力便用户进行t c l 语言编 一p r e p a c n 其内又有t c l 文件嵌套，其它设 # h # # # # # 辑# d a t e2 0 0 6 - 3 一bv e r s i o n5 # # # # # h p u ti b i t i a lf i l e o a d c o n f i gc o n f r a d a r - d s pc o n f # # # # # i n i t i a lf l o o r p l a n s o u r c e i n i t i a l f l o o r d l a n t c l # # # # # a d di o f i l l e r s o u r c ej o f i l l e r a d dt c l # # # # # p o w e rs r o u t e s o u t c ep o w e r t c l # # # # # s a v ef l e o r p l a n s a v e d e s i g nd a l a f i o o r p l a n 0 6 0 3 0 8f 口 # # # # # # # # # # # 堋# # # # # # # # # # # # # # # # # 辅r p l a c e m e n t a m o e b a p l a c e m e d ium e f f o r t # # # # “槲# # # # f 鼎# # # # # # 晡# # # # # # 蝴# t i m i n g o p t _ r o u t e ti m e d e s i g n p r e c t s 4 3s v p 流程设计 图4 - 3 是s f p 的整个流程，主要包括设计环境的建立、布局规划和模块层次 化、标准单元放置、试验性布线、布线结果验证( 时序分析) 、优化及时钟树生 成。s v p 流程不一定，每一步都需要做，主要取决于设计者对设计结果的评估。比 成。s v p 流程不一定，每一步都需要做，主要取决于设计者对设计结果的评估。比 第网章快速验证v d s m 后端设计的s v p 流程 如，试验性布线( t r i a lr o u t e ) 后豹时序分析效果较好，则可以直接进入到时钟 树生成，而不必进行优化处理，因为时钟树生成后，进行时钟树后优化，可以将 时钟树引进的元件一起进行优化，效果比时钟树生成前进行的优化好，但如果试 验性布线后的时序信息比较差，则最好在时钟树生成前进行优化处理，之聪再做 一次优纯处理。下嚣熬流程设计中，将主要舒对妻瑶褥提高时瘩效果、如何这至9 信 号完整性要求而进行更有效的布局、布线。 图4 3s v p 设计流程 一般在进行布局蘸，先要对输入综合网表进行时序收敛性检查，医为第三方 综合工其新进行豹综合策略不一定与s o ce n c o u n t e r 一样，这样做可以判断综合 网表能否与后面的布局布线流程连续收敛。如果差别很大，必须对综合网裘进行 分析、优化，否则，后面的布局布线将是徒劳的。一般可进行两步策略。 霹表检查鑫令：t i m e d e s i g n p r e p l a c e ，该命令传罴是穰罪用户浆时润约柬文 件，无布局布线干扰的检查综合网表的时序信息。 网表对网表优化：r u n n 2 n o p t ，利用优化综合工具( r t lc o m p i l e r ) 完成综合 网表对后燕布局布线的连续时序传递。在数字信号s o c 芯片的设砖中，笔者发现 电子科技大学碳士学位论文 运用网表饿化策略，特别囊助予掇离设计的效果。 4 4 布局布线算法研究 规模越过上百万门豹集成电路屠端设计，往往需要几十次的布蜀布线迭代， 才携我逸最谯方案。亵毒髑疑劐怒集畿龟鼹嚣缕设诗孛羧2 钵魏浚诗考翁愚想， 要达到好的布局规划效聚，有必要对布局布线的一些算法进行了解，提高迭代的 获蹙，减少布爨匏敬鼗。蠢是黄先要镄定疑标函数，布局魏嚣豹燕将模块分黧裁 苍片合适的位置，一般目标包括芯片面积最小、布通率最高、电性能最优。 曼髓对予布局算浚磺究鹣璐论主要包括： 1 ，成对交换萃蹲最小鬻榘算法，通过对带局隧络的划分，找出耜互交羧竣小裁 集鹣分割形式，达剐迭代黢饶“，这秘方法箕法恳想麓单，塑遴常鲻予寻找局部布 局布线最优的研究，运算鬃大； 2 。基予数学规划的算法，通过运照数学建模来寻找篾单布局襁线关系，拽出 其关键决患嚣素，这种方法便予数学箍述及证骧： 3 。模拟退火算法，蒸本思想是在退火过程中游找最低能量状悫和求解缀合优 化问题，苷找最小代价添数值的鞠似健，酋标是跳出局部极僮，解决全丽性最铙 问题。3 。模拟退火算法具鸯逶兵l 性强、优化程度爨特点，缺点是收敛速度较慢、知 识的穰用率蓑； 还有诸如遗传算法、蚁群算法、神经网络算法用来进行布局布线研究， 冀法是软 串实现静核心，对于集或龟路鑫动布届衣线都惩麓于各耱算法来送行戆， 了解算法特点，有助予恕掇设计。 4 4 1 版阁网络划分 京露静霈要对v l s t 礴络逶霉亍麓分，因为v l s i 静设计黼模帮缀大，根据y l s i 网络的本身特点，往往将网络分为着干个子两络，然后对各个予湖络分别进行处 理戳压缩电路斡趣模，觚褥降低圣 算静代价。按照图论知谈，辩黼络的翔分，其 实烂将各个网络对应予图的不嗣节点，图的定义 g=(v，8(4-1) 其中，v 为慰g 的顶点集；毯为其边集镩。按需把顶点嶷v 分为k 个点 v 1 ，v 2 , - , v k 第四誊快速验证v d s m 后端设计的s v p 流程 即 n 蜂= u ( 4 ，2 ) u 班= v ( 4 _ 3 ) 扛l 慰任电路郝霹将纂元视为瘸中弱臻点，单元涸的连线靼为e 中元素，对v l s i 网络蟠分虢可归缩为图的娜分。麟既，可漾用模稼运火瀚作为有效酹多路捌分算法 遴彳亍网络划分，即先将图划分成两个子网，然届依次对两个图进行下面的划分， 纛至4 戴分话的每个予圈帮小于给定静最小予图躐无法鲻分为晓。 4 4 2s o c 芯片布局布线特点 雷达s o c 芯片的特点楚全定涮硬棱( d s p 、r a m 、r o m ) 较多，同时硬核之闻的 念届连接线很多。对于餮达s o c 芯片，糍弱豹鼹耘是馒线网的总线长最短( 统计 规律，即绝大部分分线长也是最愆) 、运行速度锻快。 l + i p 模块的布局布线特点： s o c 芯片孛i p 模块缀多，这樊模块龅p i n 辩使萋一般都楚翮定在特定戆方嘲 上，不能改变，相应的从其p i n 端出来的连线也基本固定，因此在设计中，必须 充分考虑这类模块的特点，一般可戳禳掇i p 模块与其它模块酶拓扑连援荚系来决 定其放置位置蟊方位，即从设诗的初期裁霹以预见最终耀线驰邂海。考感始i p 模 映的放鬣是解决s 。c 芯片布屡布线酌第一步。 2 。垒局性模块特点： s o c 芯片大爨采丽基于i p 棱静设诗憨您，存在缀多调雳i p 静全局僚模块，蓠 电子科技大学硕士学位论文 先在布局规翔中应当重点关注这类模块，这类摸涣往往翘模较小，但由予与冀发 生关系豹模块较多，蠢爨嫂划孛应当投髫葵摆教霞嚣，在毒鼹孛对于一些“逃逸” 其位置的垒局标准单元可以通过手动方式，将这嫩标准单元置于台适的地方，这 样w 以减少焉匿布线的绕线超题。 3 关键信号瓣走线特点： 软件内鼍算法处理中，预先投照关键信号定义的优先级别的不同采用不同的 布线策略，在布线中，鹰警首先定义好不黼信号线的优先级别，这样更有利于达 到竣终豹盼序收敛、继号完整。 4 裣鸯特点： 由于s o c 芯片规模德犍较大，因此在设计的不同阶段，应当充分利用好备个 阶段裣查特点( c h e c k ) ，采把摆芯片静设汁。一般在上一阶段瓣检查应当尽爨辩 酴辑翻的全部检查淹透，始采不熊捺狳的，遣应濑准确溥楚其产生原因。檄好每 一阶段豹检查，怒成功究成布局希线耱保障。 结合剿雷达s o c 芯片的实际特点，农具体设计中，笔者采用经过初次布线的 露滓分罄亍绥莱，我蹬最不收敛静鼹径，查看经过酾擎元器件摆效躲透，并针对露 一的布局规划，做最小的改动，然后再布线，对比前后不收敛路径，找缸扳变趋 势，强踅下去，这翻最捩牧敛。羧蘸上霹虢愚戆，俸羧下布届毒绂策略：罄隽终 综合网表蹲入设计中，梭焱并修改综合网裳中设计不合邋的地方；在布局设计中 鹭老 霹整好硬菝、全爨模块摆藏耱一般模块静攘效；在臻弱完袋黪，缀谖些放 置不合适的标准单元的摆放，最扁进行布线处理。实践诚明这样能达到鼹快的收 效，证实了这耱策耀豹会璞洼。 4 ，5 痰翘带竭策略 褒奁e d a 工嚣蠹袭德程度越来越离，在藏强( 1 a y o u t ) 设计中，真芷鼗髂现 设计者慧憋的就是布局规划( f l o o r p l a n ) “。s v p 技术羁的是迅速遗走完一令芯 片器漆设诗流程，找密嚣除羧存在瓣溺蘧，并反镄戮布筠设诗上。瓣为在e n c o u n t e r 中s v p 与其它设计阶段是避续收敛的，即在s v p 得到收敛时序络熙，在厥面的纳 米农缓中，霹彦效慕大多会更好。滚鼗一个毒蜀鹣磐坏誊搂决定了设诗戆成黢。 在运行布髑时，一般先做无人为的单元放蹩( a u t o p l a c e m e n t ) ，可以莆见软件 按照一羧浚设诗潦粼豹蠢趱，霉豫为参考。在瀵蘧凑鼙逶辑关系瑶，一般穆手魂 第图章快速验谣v d s m 盾端设计的s v p 流程 敬布髑溺划。将其逻辑裰关的部分尽量靠近敬露，翅一些模块稠谰阁的予块部分； 边界掴攒群_ 元与p a d ；i p 核单元的连接口与相斑调用模块 不同层次化部分 ( p a r t i t i o n s ) 等等。 4 5 。l 露满援翅前分毫蓐 鬻选信号处理s o c 端片规模庞大，在布周前，首先要对芯片内部各个模块的 逻辑关鬟进行分析，画出蕊拓扑结构草图。如下图所示，该网为镶者参与设计的 数字处璎s o c 芯片连接楼圈，其中黼影为整个葛片部分，里面为s o c 芯片骶包含 熬主豢浚诗模块。爵菇器密蕊菏主要包菇熬援楚瑾、滤渡楚理、d s p 棱、嚣雪$ 孛模块、 输入输掇簸制模块等。 了髂芯片的构成述逡远不够，知道芯片的工作原理，尤其怒数据、信号流， 对予撼籀布局布线的成功攀非常有帮助，闲为在芯片的看端设计中，它们壹接是 与蠢线长度紧密联系在一越的。同时对于芯片工作原理的了鳃，可以分橱出可能 影穗瓣主要模凌、主要傣号，楚我翻在螽溃浚诗戆趣麓藏热淡耋巍，减少滚程懿 反复。 瑶4 - 5 芯片涟搂援圈 电子科技大学硕士学位论文 i 芯片的工作原理： 芯片鹣整体复位焉，蓠先控制寄存参数写入冀内进孳亍模式选撵、翅娥讫；脓 压系数、滤波系数分剐经过对应的模式写入片内系数存储r a m 中。脉压运算的结 果w 以直接进行求模取对数运算、誊按输出或乒乓操作写入片外的s r a m 。滤波运 算的数据来源于s r a m 。运簿结果缀过模式选择，输嫩或送入到d s p 处理。 2 ，模块分析： 知道芯片工作潦理藤，就要掇取模块僚怠。 d s p ：该款数字s o c 荟片采用的怒d s p 硬核，稠应的p i n 端已经匿定，黼且 d s p 的p i n 解穰多 2 6 4 个) ，且全部徒予稿晒驰两边。蠢于芯片旃两种工作模式 ( 独立控制模式、c p u 模式) ，因此前端设计对其p i n 脚大量的复用，所以实际中 考虑将箕藏煎醛片盼穗睡边筵，这释方便d s p 的输入输出，经过瑟瑟滚程豹稔验， 这样骰效荣豹确要b e 其它放置方案好，d s p 舞羚镶图如下： 圈4 6o s p 连接拓扑简阐 j 张g 模块：j t a g 靼边器扫接模块，用于检测i op a d 款歪确糕，它悬令硬 露模块，麟所有的p a d 豁怒与其裔关系静，毽玎a g 模块非常小，往活端设计醋了 安拱 好其翘援链的p a d 辨，其逻辑也簧限趔在芯片核( c o r e ) 静周围，因为布线 时，如果冀标准单元放蛩嗽的内膝，必然会造成一些连线过长。 双摸选择控制模块：蹄芯片囊的s t a n d a l o n e _ e t t 模块，主要完成对立运冀模 式嗣c p u 操作模式的选择，模块瓣模很小，但它怒全局骰的，许多信号都赫须通 过它的处理，基予该模块操作的独特性，在芯片设计中，考虑将其放入掇乎卜中心 部分。 第凹章快速验证v d s m 后端设计的s v p 流程 脉篷处理、滤波处璎：它们都跫大数据量处理模块，曼内部都有大寮量的存 储单元，进行布局构恶时，尽量考虑将它们放到起。 小模块：一些模块很小，但又是全局性的，这种模块的布线往往都很长，因 此在布局构思时，应当先将其提取出来，将其放到拓手 结构中心处。 总之，布局前分卡厅越仔细，焉瑟豹设计越容易成功，可以节约很多时润。 4 5 2 i o p a d 布局 1 0p a d 布局就是要决定信号、毫源输入的撰救位置，这是布蜀的第一步。一 般遵循以下原则： 1 相同模块输入、输出信号般放在相临位置，如d s p 模块的连接p a d 举元； 2 匀布原则，基本每一边於p a d 数目大致楣网，这主要方便以后的封装，如 果不能达到很好的均布，可以加冗余电源p a d 采予以平衡。 3 电源p a d 的确定。对于规模比较大的芯片，采用p a d 和c o r e 分别供电模 式。根据经验，p a d 供电一般可按照四个信号加一对电源来做；对于c o r e 供电， 可根据芯片规模的大小，毫源p a d 的多少，直接受系到芯片豹供龟点是否平衡、 供电能否充分。这需要枣先估算电源p a d 的数目“。 ：去 ( 4 4 ) y 8 i 。 、 其中p 表示芯片的功耗，v 表示芯片的核电源，i ；表示工艺厂商规定的p a d 允 许电流。 如，夜雷达芯片设计中，p = 4 w ，v = i 8 v ，i 。= 5 0 m a ，则可以樗出n = 4 5 ，故对c o r e 电源p a d 为4 5 个。本设计信号p a d 一共有4 4 0 个，刚对p a d 供电数目为1 1 0 个， 根据上面的原则，总的p a d 数目： m = 4 4 0 + 4 4 0 4 ( 3 3 v ) + 4 5 + 2 ( 1 8 v ) = 6 4 0 个( 4 5 ) 在可能允许的条件下，可以尽量多加电源p a d ，因为多余的电源p a d 不仅有助 于降低i rd r o p ，而且，冗余的p o w e rp a d 和b o n d i n gw i r e 也可以减少寄生电感， 从而降低瞬时电流变化面导致的电熊波动“”“7 伸“。 模拟输入单元须需要特别的处瑗。一般原剡是翅阻挡( p o w e rc u t s ) 元件来 与数字p a d 电源隔离。本设计中有模拟p l l ，其输入为模拟电源，因此必须加阻挡 单元与数字p a d 分离。 下霜列出舱是一段笔毒设计的i o 文件，语法结构有关键词、例化名、方向、 电子科技大学硕士学位论文 注释等。文件包括了以上艇说的几个灌点，如p a d 电源、核电源、模拟p a d 处理。 在实际操作中i op a d 的布局还必须考虑到芯片的封装，尽量後闵封装厂商提供的 标准端口数，因为订制开模，价格较商，如果实际p a d 数低于标准数量，可以采 用加电源p a d 来平衡。 p a d ：r v s s w 5w # v s s ，s u p p o r t e df o ri op a d p a d ：r v d d w 5w # v d d s u p p o r t e df o ri op a d p a d ：u 1 6 6 6 w # m 6 s i g n a l p a d ： v s s c o r e 5 w # v s s c o r es u p p o r t e df o rc o r e s p a d ： v d c l c o r e 5 w # v d d c o r es u p p o r t e df o rc o r e s t - - - _ - - - p a d ：p o w e r _ c u t l 礴 # p o w e r c u tb l o c k a g e p a d ：p l l g n d _ c o r e w # p v s s l c a p a n a l o gp o w e r p a d ：p l l v d dc o r ew # p v d d i c a pa n a l o gp o w e r p a d ：p l l g n dw# p v s s 5 c a p a n a l o gp o w e r p a d ：p l l v d dw# p v d d 5 c a p a n a l o gp o w e r p a d ：p o w e r c u t 2 w # p o w e r c u tb l o c k a g e 4 。5 3b l o c k 布局 b l o c k 一般是一些i p 单元，一般可遵循以下规律进行布局： i “湖”原则，即硬宏单元( h a r dm a c r o s ) 尽可能放到c o r e 的四周，同时 b l o c k 的p i n s 靠近相关的逻辑。嚣为对于0 1 8 社m 工艺，线延已成为影响辩旁致 敛的主要原因，这样做w 以让c o r e 中间尽量留出较多的布线空间，减少布线冗长， 提高布通率。 2 逻辑覆盖原则，一般将调用逻辑放到被调用的b l o c k 上，这样在打散放鬟 标准单元时，可离b l o c k 位置较近，缩短布线距离。同时，还可以将相应的逻辑 单元限制在一定的区域内，缩短单元之间的连线。 3 b l o c k 的预处理，可以为b l o c k 加上阻挡坏( h a l o ) ，因为h a l o 内不能放 置标准单元，这样可以诀b l o c kp i n s 如寒静；l 线寿足够豹空滴，减少该区域豹走 线密度；对一些硬宏单元的直交边加阻挡( b l o c k a g e ) ，减少布线聚集，因为直 交边处一般会产生布线集中，易造成拥挤( c o n g e s t i o n s ) 。 第瞩章快遮验证v d s m 焉端设计的s v p 流程 在实黼的b l o c k 农蜀中，特别婺注意英放鼷方位，因为对于一般瓣硬孩单元， 其输入输出都是固定好的，遐不能改变的。如果硬核单元的方位不对，可能造成 非常严重瓣绕线阁题。翔芯片豹设诗布线层次与疆摈层次裙弱，撰披麓方位不对， 菠褥麸p i n s 逡寒黪毒线嚣产生迂露，露序叁然缀滚徽篓浚敛。在螯这s o c 芯片中 毒大量静b l o c k ，布尚翘剡对，笔者利用箕褫圈中的“飞线”，找密邂辑p i n 端， 然后再找出拓扑中心点，使得布局规划效率提高。 下磷两幅图显示的是，猩雷达s o c 芯片布岗中d s p 摆放的两种情况： 蚕4 - 6 是比较合理d s p 豹摆放策略，可以露出其裙应豹p i n 端均在西西帮赢 瑟，舔线交示放p i n 壤窭采瓣逶黎缓。右上煮鼹颧先燕熬滏整块，貉史南线在瑟 聚集。这样的摆放设计，在前面的布局构思中已缀分析到，因为d s p 模块的许多 端子都怒毂用的，且引线很多，这梯做可以馒冀如来布线达到竣短。 图4 7 ，显示兹d s p 的p i n 端彼为东北方淘，飘束做其它帮局处瑷，雨在后面 发生布线中发生的严熏的线绕，圈中屡示了其中一条路径，可以麓搬，该信号沿 羞整个d s p 孩走了一溺戆爨径。褥酸捷应熬辩露分辑援誊孛哥戳看悉，蠢线长度 已经超避褒论长凄虢一倍越上。藏箕黎嚣是该穗母楚鞭囱静，蜀d s p 与茎片繇是6 层金属布缝，造成该信号只能沿d s p 的周围走线，而不能跨过d s p 的顶层金属走 线，因此这样的布局，时序徽难做到收敛。 塑4 。7 d s p 合理藏鬣 4 5 4 电源网络布届 蓬4 - 8 严蓑线绕鞠题 电源网络设计非常关键，它直接关系到芯片熊露歪警工作，好豹电源鼷络毙 电子科技大学硕士学位论文 有效的降低或消除e m 、i rd r o p 、g r o u n db o u n c e 的影口向。但电源阑络的设计又比 较复杂，在进芎亍芯片豹魄源设诗嚣亨，麓者张惩了一瓣楚擎嶷建豹德诗方濠，经过 v s t o r mp e 分析，效果很好，最终达到4 次即完成收敛。 4 5 4 。l 总体毫源爨缍确建 完整的电源网络结构包括c o r e 岁卜面的电源p a d ；c o r e 外围为电源环( p o w e r r i n g s ) ，c o r e 内静篷滚源潮格( p o w e rg r i d s ) 帮惫源羲( p o w e rr a i l ) “”。毫深 网格主要出电源条( s t r i p e ) 构成，基本电源网络绻构如下图“o 骈示： c h i p f c o r e p w e f k n 啉 粕d p a dr | 目 p o u rg r