（计算机科学与技术专业论文）受控线性移位测试生成方法研究.pdf

受控线性移位测试生成方法研究 捅芰 随着集成电路( i n t e g r a t e dc i r c u i t ，i c ) 制造工艺水平的提升和芯片面积的增加， 大规模集成电路测试需要越来越多的测试数据。s o c ( s y s t e m o n a c h i p ) 逐渐成为 i c 发展的主流模式，在单芯片中集成了各种不同类型的i p ( i n t e i e c t u a lp r o p e r t y ) 核，使得测试数据将更为庞大。庞大的测试矢量集会带来很多问题。首先，测试 设备需要更大的存储容量来存储这些矢量；其次，需要更多的测试通道：同时， 为了提供全速测试，对测试设备的频率要求也日益趋高。所有这些问题，使得i c 测试在i c 的生产成本中所占的比重越来越大，也使得测试面临的挑战越来越严 峻。因此，需要寻求新的测试方法来解决测试代价过大的问题。 可测性设计( d e s i g nf o rt e s t a b i l i t y ，d f t ) 是解决测试问题的一个比较好的办 法，可测性设计通过在对i c 进行设计的同时就考虑它的测试问题，使得i c 生产 出来后能较容易地被测试。内建自测试( b u i l d i ns e l f t e s t ，b i s t ) 就是一种非常重 要和常用的可测性设计技术，已经成为解决板级测试和s o c 测试问题的首选可测 性设计手段。 b i s t 设计方案的关键在于测试矢量( 或向量) 生成器( t e s t p a t t e mg e n e r a t o r ， t p g ) 的设计。本文在受控线性移位b i s t 结构的基础上提出了一种基于受控线性 移位的测试矢量生成方法。在此方法中，通过对故障精简后的每个故障点分别产 生对应的测试向量，利用直接存储( 不需任何解压电路) 控制码控制线性移位的方 法，以一个向量为初始向量进行移位匹配，动态生成整个测试集。实验结果表明， 应用该方法减少总的测试时间和存储丌销的效果十分显著。 由于本文所提出的受控线性移位生成测试矢量方法是一种t e s t p e r c l o c k 的 b i s t 测试方法。作为一种全速b i s t 测试，被测电路有可能由于持续的高温而失 效或被烧坏。在本文的最后，对该测试方案下的测试功耗进行了优化，通过对原 测试集中的向量进行挑选，在应用测试激励和响应捕获时屏蔽了大量无关向量， 从而较大地降低了测试功耗。 关键词：可测性设计；全扫描设计；内建自测试；测试生成；低功耗设计 i i 硕七学傅论文 a bs t r a c t w i t ht h ei n t e g r a t e dc i r c u i t ( i c ) m a n u f a c t u r i n gt e c h n o l o g yi m p r o v e m e n ta n dt h e i n c r e a s ei nc h i pa r e a ，l a r g es c a l ei n t e g r a t e dc i r c u i tt e s t i n gr e q u i r e sm o r et e s td a t a a s s y s t e m - o n a - c h i p( s o c )h a sb e c o m et h em a i n s t r e a mm o d eo fi cd e v e l o p m e n t ， s i n g l e - c h i pi n t e g r a t i o no fd i f f e r e n tt y p e so fi pc o r e s ，t e s td a t aw i l lb eh u g e r t h eh u g e s c a l eo ft e s tv e c t o r sw i l lb r i n gan u m b e ro fp r o b l e m s f i r s t ，t h et e s te q u i p m e n tn e e d s l a r g es t o r a g ec a p a c i t yt os t o r et h e s ev e c t o r s ；s e c o n d l y ， t h en e e df o rm o r et e s t c h a n n e l s ；a tt h es a m et i m e ，i no r d e rt op r o v i d ea t - s p e e dt e s t ， t h ef r e q u e n c yo ft e s t e q u i p m e n ta l s on e e d st or a i s ev e r yh i g h a l lo ft h e s ep r o b i e m s ，m a k et h ep r o p o r t i o n o fi ct e s t i n gi ni cp r o d u c t i o nc o s t si n c r e a s e ，i ta l s oc a u s e st h ec h a l l e n g ew h i c ht h e t e s t i n gf a c e st og e t t i n gm o r ea n dm o r es e r i o u s t h e r e f o r e ，i tn e e d st of i n dn e wt e s t m e t h o d st os o l v et h ep r o b l e mo fe x c e s s i v et e s t i n gc o s t s ag o o dm e t h o dt oa d d r e s st h i s p r o b l e mi sd e s i g n - f o r - t e s t a b i l i t y ( d f t ) t h e f u n d a m e n t a li d e ao fd f ti st oc o n s i d e rt h et e s ti s s u ew h i l ed e s i g n i n g ，i no r d e rt o m a k et h ei c sc a nb et e s t e de a s i l y b u i l d i ns e l f t e s t ( b i s t ) i sak i n do fm o s t i m p o r t a n ta n dw i d e l yu s e dd f tt e c h n o l o g i e s ，a sad f tt e c h n o l o g yi th a sb e c o m et h e n r s tc h o i c et os o l v et h ep r o b l e mo fb o a r d - l e v e lt e s ta n ds o ct e s t t h ek e yo fb i s ts c h e m el i e si nt e s t - p a t t e r ng e n e r a t o r ( t p g ) d e s i g n t h i sp a p e r p r o p o s e sa na t - s p e e dt e s tv e c t o r sg e n e r a t i o nm e t h o dw h i c hi sb a s e do nc o n t r o l l e d l i n e a rs h i f t e r i nt h i sm e t h o d ，c o r r e s p o n d i n gt e s tv e c t o r sw e r eg e n e r a t e df b re a c hf a u l t p o i n t s ，u s i n gt h e s eb i t sw h i c ha r ed i r e c t l ys t o r e di nr o m t oc o n t r o lt h e6 r s tb i to f l i n e a rs h i f t e r ，l i n e a rs h i f tt h ei n i t i a lv e c t o rt om a t c ha n o t h e r ，d y n a m i c a l l yg e n e r a t et h e t e s ts e t e x p e r i m e n t a lr e s u l t ss h o wt h a tt h i sm e t h o do nr e d u c i n gt h et o t a l t e s tt i m ea n d m e m o r yo v e r h e a di sq u i t er e m a r k a b l e a st h em e t h o dp r o p o s e di nt h i sp a p e ri sat e s t p e r c l o c kb i s tt e s t i n g a sa a t - s p e e db i s t ，t h et e s tc i r c u i tc h i pm a yf a 订o rb u r n e db e c a u s eo ft h ec o n t i n u i n gh e a t a tt h ee n do ft h i sp a p e r ，w eh a v ec a r r i e do nt h eo p t i m i z a t i o nt op o w e rc o n s u m p t i o n u n d e rt h i st e s tm e t h o d ，t h r o u g hc a r r i e so nt h ec h o i c et ot h eo r i g i n a lt e s ts e t ，w h e n 印p l y i n gt e s tv e c t o ro rc a p t u r i n gt h et e s tr e s p o n s e ，m a s s i v ei r r e l e v a n tv e c t o r sh a v e s h i e l d e d ，t h u sh a sr e d u c et h et e s tp o w e rc o n s u m p t i o ng r e a t l y k e yw o r d s ：d e s i g nf o rt e s t a b 订i t y ；f u l ls c a nt e s t i n g ；b i s t ；t e s tg e n e r a t i o n ；l o w p o w e rc o n s u m p t i o nd e s i g n - i i i - 硕士学位论文 插图索引 图1 1 边界扫描基本原理图6 图2 1 一个单固定型故障的例子。1 l 图2 2 二输入或非门开路故障1 1 图2 3 桥接故障示例图1 2 图2 4 布尔门、线和扇出的等价故障压缩14 图2 5 扫描测试基本原理1 5 图2 6d 触发器16 图2 7 扫描单元1 6 图2 8b i s t 原理图18 图2 9 多输入签名寄存器举例2 0 图2 1 0s o c 测试压缩结构原理图2 1 图3 1 唯一敏化的结果2 6 图3 2 头线2 7 图3 3 受控线性移位内建自测试电路结构图2 8 图3 4 受控线性移位测试生成过程2 9 图4 1 重新划分后的电路结构图3 9 图4 2 降低时钟树功耗的测试时序4 0 图4 3 ( a ) 传统的普通扫描链结构4 2 图4 3 ( b ) 改进后的扫描链结构4 2 受控线性移位测试生成方法研究 附表索引 表1 1v l s i 芯片的现在和未来l 表2 1 两输入或非门开路故障表1 2 表2 2 基准电路固定故障的等价故障压缩1 4 表2 3g o l o m b 码编码表2 2 表2 4f d r 编码表2 3 表3 1 本文方法实验结果3 2 表3 2 本文方法和传统受控l f s r 方法对比3 4 表3 3 本文方法和基于l f s r 重播种方法对比3 4 表3 4 本文方法和其它系列压缩方法的对比3 5 表4 1 测试向量优化的结果与f a n 测试集的对比4 4 硕十学何论文 第1 章绪论 随着微电子技术的迅速发展，集成电路( i n t e g r a t e dc i r c u i t ，i c ) 的复杂度不断提 高、特征尺寸同益缩小。2 0 世纪6 0 年代，i n t e l 公司创始人之一g o r d o nm o o r e 预见在一个单片集成的晶体管数目将随时间成指数增长。这就是著名的摩尔定律， 即芯片内集成的晶体管数目每l8 个月将增加一倍i l 】。短短几十年，集成电路从晶 体管晶体管逻辑( t t l ) 发展到m o s 数字集成电路，目前已能在单片i c 上集成上 亿个晶体管。根据2 0 0 7 年的国际半导体技术蓝图【2 1 ( i n t e r n a t i o n a lt e c h n o l o g y r o a d m a pf o rs e m i c o n d u c t o r s ，i t r s ) 公布的对超大规模集成电路( v e r yl a r g es c a l e i n t e g r a t e dc i r c u i t e s ，v l s i ) 芯片发展的预测结果显示，2 0 1 3 年将实现3 2 n m ，2 0 1 6 年将实现2 2 n m 量产，这种迅速发展趋势对芯片测试的成本和难度都产生了深刻 的影响。 集成电路领域的研究已成为现代科技最引人注目的热点之一。集成电路已应 用到社会的各个角落，人们对集成电路的可靠性要求越来越高，特别在军事、航 天航空、金融、工业控制、通信、医疗等领域。但是，不管是其中的元件，还是 电路内部的信号线，由于制造工艺的限制，工作条件以及使用寿命等影响，缺陷 和故障的产生是不可避免的。因此，i c 测试，对于厂商及其用户都是非常重要的。 1 1i c 发展概况 i c 自诞生至今经历了大半个世纪。1 9 5 2 年g w a d u m m e r 在美国工程师协 会上第一次提出了关于i c 的设想3 1 。i c 的发展经历了小规模、大规模、超大规 模和特大规模几个不同的阶段，随着制造技术及工艺的快速发展，其性能( 如集成 度、速度等) 在不断地大幅度提高。 表1 1v l s l 芯片的现在和未来 表1 1 是美国半导体工业协会( s i a ) 提出的集成电路实现目标4 1 ，从中可以看 出，i c 的发展呈现出特征尺寸不断减小，管脚数量、集成度、工作频率不断提高 等特点，i c 复杂性的急剧提高同时也加剧了i c 测试的难度。 受控线性移位测试生成方法研究 i c 生产中的每一个环节都可能出现错误，从而将导致i c 产品的不合格。因 此，在i c 生产的全过程中均需要测试。产品在出厂之前需经过严格的测试，组装 厂家对于买进来的各种i c 或其它元件，在它们被装入系统之前也经常需进行测 试。广义上讲，i c 测试是一项贯穿门级、芯片级、p c b 板级和系统级等多层次化 的较为复杂的研究课题。十倍法则【5 】告诉我们，要分别在门级、芯片级、p c b 板 级和系统级检测相同的芯片做障，测试代价将依次以1 0 倍量级增长。有人总结说， 十倍法则应改名为二十倍法则，因为芯片、电路板和系统比这个经验公式刚提出 来时更加复杂。这意味着，越早检测到故障，越有利。 测试成本占i c 生产总成本的比重在逐年增加。据统计，在当今的i c 生产过 程中，电路测试成本的比重超过i c 整个生产成本的7 0 1 6 】。测试的作用不仅仅 只局限于判断被测器件是否合格，它可以提供关于制造过程的有用信息，从而有 助于提高成品率，还可以提供有关设计方案薄弱环节的信息，从而有助于检测设 计方面的问题【7 1 。而产品投入市场的时间延后半年会导致产品利润降低3 3 f 5 1 。 随着超大规模集成电路构造的日益复杂和集成密度的倍增，早期的人工测试和穷 举测试法已难以满足实际需要，高质量、低成本的集成电路测试技术的发展变得 越来越具有紧迫性和挑战性。近年来，自动测试生成f a u t o m a t i ct e s tp a t t e r n g e n e r a t i o n ，a t p g ) 、扫描设计和内建自测试( b u i l t i ns e l f - t e s t ，b i s t ) 等更为先进 的测试技术和策略成为了研究热点，也得到了较好的发展。 1 2 测试面临的挑战 i c 的特征尺寸已进入深亚微米时代，s o c ( s y s t e m o n - a c h i p ) 将是未来i c 发 展的主流模式。过去大多数电子系统由一个或多个电路板组成，每个电路板上又 有多个集成块，当今的i c 设计技术和制造工艺可以把一个或多个这样的系统集成 在单个i c 上，这就是所谓的s o c 芯片。s o c 设计方法学已引起了工业界和学术 界的极大关注，是后p c 时代的重要发展方向。 s o c 可以充分利用已有的设计积累，显著地提高专用集成电路( a p p l i c a t i o n s p e c 讯ci n t e g r a t e dc i r c u i t ，a s i c ) 的设计能力，缩小设计能力与i c 工艺能力的差 距。s o c 芯片内部非常复杂，研发制造的技术一直处于持续改进的状态。 s o c 芯片特征： ( 1 ) 晶体管的数目越来越多。 ( 2 ) 为了满足顾客的需求，芯片所提供的功能越来越多。 ( 3 ) 不同功能模块运行的频率往往不同。 ( 4 ) 不同功能模块所使用的电压也可能不同。 ( 5 ) 不同功能模块的测试原理也不相同。 s o c 测试遇到了前所未有的挑战： 硕十学位论文 ( 1 ) 测试数据规模急剧增加。一方面，对于传统的单固定故障模型来说，每 一个门的测试数据规模不会发生变化。因此，随着现代集成电路设计中门数量的 急剧增加，集成电路的测试数据规模也在快速的增加。 另外一方面，随着集成电路特征尺寸的降低和在低功耗设计上越来越严格的 要求，目前电路的电源电压已经下降到i 5 伏甚至更低。那些以前被认为不会对 成品率造成影响的n u i s a n c e 缺陷现在成了成品率“杀手 ( k i l l e rd e f e c t ) 。同时， 新工艺和新材料的应用也产生了很多故障新类型【引，比如说：串扰效应( c r o s s t a l k e f f e c t s ) 、桥接故障( b r i d g ef a u l t s ) 、衬底耦合效应( s u b s t r a t en o i s e ) 以及电压噪声 ( p o w e rn o i s e ) 等。对于后面两种比较复杂的电路缺陷，至今为止，还没有找到比 较好的故障模型能够描述。即使是对于研究比较成熟的桥接故障，由于潜在的故 障数目是传统的单固定故障数目的几个数量级，所以一个大型的集成电路，针对 桥接故障的测试矢量集要比传统的故障集大很多。这些新型故障的出现以及其复 杂性，使得测试数据规模进一步增加。 ( 2 ) 测试仪设备的局限性。芯片的工作速度正在迅速地增长，而测试仪的整 体定时精度( o v e r a l lt i m i n ga c c u r a c y ，0 t a ) 却提高的很缓慢。另外，测试仪有限 的测试能力和带宽也使得测试应用时间变得很长，加上昂贵的测试仪，使得测试 成本大幅度上升。 ( 3 ) 复杂、异构模块带来一系列问题。s o c 的核心问题是核复用带来的核测试 复用问题f 9 1 。s o c 可以采用i p 模块设计，目前多方提供的嵌入式核的可测性设计 缺乏统一标准，核集成时难以自动检测每一个核的可测性，所以必须对复用核进 行测试设计，而核复用的测试设计费用大约要占总设计成本的1 3 以上l j 。 ( 4 ) 测试观念的改变。测试技术必须要能够支持高层设计与测试之间的对话。 逻辑测试矢量生成算法将逐渐从它们当前的状态发展成完全包含制造那些高集成 的电子系统的方法。我们需要当前还没有的新的测试激励生成算法，为s o c 部件 的低费用和高故障覆盖率测试生成数字和模拟测试激励与波形。为了克服测试仪 的限制，芯片需变得越来越能够进行自测试。 1 3 可测试性设计 可测试性大纲】将可测试性( t e s t a b i l i t y ) 定义为：为保障产品能及时准确地确 定其状态( 可工作、不可工作、性能下降) ，提高系统的故障诊断和隔离能力，以 提高可测试性为目的进行的设计被称为可测试性设计( d e s i g nf o rt e s t a b i l i t y ，d f t ) 。 可测性设计是在系统和电路进行设计阶段就考虑测试的可行性和简单性。一 个产品的可测试性包括两个方面的含义：一方面，是能通过外部控制激活部件状 态( 通常为故障状态) 的特性，即可控性；另一方面，能通过控制将激活的故障状 态传送到可观测端口的特性，即可观测性。可测性就是可控性和可观测性难易程 受控线性移位测试生成方法研究 度的综合表征。 在可测试性设计中，通常为电路添加额外的逻辑和信号，使得测试可按照预 定的方式进行。现在比较成熟的可测试性设计技术主要有测试点插入( t e s tp o i n t i n s e r l i o n ) ，扫描设计( s c a nd e s i g n ) ，内建自测试( b u i l t i n - s e l f t e s t ) 和边界扫描技术 等【1 2j 。另外，根据具体的设计，一些特别的a d h o c 方法也在被应用。a d h o c 可 测性技术是来源于经验的、一些好的设计方式，通过采用迭代的方法对局部电路 进行修改【l3 1 。下面简要介绍几种较成熟的可测性设计方法。 ( 1 ) 测试点插入 从本质上说，测试点插入是为了对功能数据进行方便地控制或观测【l3 1 。即在 保持原有功能的基础上，在设计中插入少量硬件，增加系统的可控性和可观性。 测试点插入主要有可控点插入和可观点插入两种。控制点是用于改善电路可控性 的原始输入点，而观察点是用于改善电路可观性的原始输出点。当然，可以把控 制点和观测点结合起来，由一个单独的测试点完成。 为实现对原有功能的控制和观测，实际应用中需要增加大量的芯片管脚，硬 件开销较大，从而客观上增加了电路延迟，降低了工作速度。在测试点数量比较 多的情况下，采用对管脚的直接控制和观测将不再适合，实际的做法是将控制数 据和观测数据存储于寄存器中，采用移位的方式，串行的由少量管脚来实现控制 和观测。 ( 2 ) 扫描设计 扫描路径法是一种应用较广的结构化可测试设计方法。由于时序电路很难对 电路内部节点设置逻辑值，电路的内部状态难以观察，因此时序电路的测试生成 相当复杂，生成的测试矢量非常多，测试施加时间也就相应长。从前文内容我们 知道：增加控制点和观察点可改善电路的可控性和可观性。因此，对包含多个触 发器的电路，可将触发器改造成扫描触发器，多个扫描触发器构成一个扫描链。 通过扫描输入和输出，我们可以串行地控制扫描单元中的值并观测它们。这样一 来，所有的记忆单元既可以看作为输入( 伪输入) ，也可以看作为输出( 伪输出) ，因 此，进行内部扫描设计后的时序电路的测试生成可以参照组合电路测试的方式来 进行【1 2 】。 扫描设计目前被认为是芯片最普遍的d f t 技术【14 1 ，在实际的设计自动化中有 着广泛的应用。对实际电路进行扫描设计时，一般先要对其设计进行检查，找出 其中需要扫描的单元，然后将这些单元改造为扫描单元( s c a nc e l l ) 并连成扫描链 ( s c a nc h a i n ) 。只有相同时钟域( c l o c kd o m a i n ) 的触发器才能连在同一个扫描链中， 这在实际的电路中一般要进行充分的检查来保证这一点。 一般的扫描设计是一种“全扫描( f u i ls c a n ) 的设计，指对电路中所有的触发 器单元进行扫描。显然，这要增加比较多的芯片面积和功耗开销，甚至会影响芯 硕十学位论文 片的性能。为了减少这些开销和影响， “部分扫描技术( p a r t i a ls c a n ) j ”被提了 出来，它只对电路中一些关键的寄存器进行改造并扫描，因此可以节省部分开销， 降低影响。不过，部分扫描的测试生成和测试控制都要比全扫描复杂得多。 ( 3 ) 内建自测试 一般来说，芯片的测试对测试仪的速度和带宽甚至内存容量都有很高的要求。 而内建自测试( b i s t ) 的提出则在很大程度上降低了测试对测试仪的这些需求。 b i s t 方法可分为两类【6 】，一类是在线b i s t ，另一类是离线b i s t 。在线b i s t 包括并发和非并发的方法。采用并发在线b i s t 方式时，测试与电路的正常操作 同时进行，常用在编码和比较电路中。采用非并发在线b i s t 方式时，测试在电 路的空闲状态进行，测试过程可以随时中断。对于离线b i s t ，测试不在电路的正 常功能条件下进行，可以应用在系统级、板级和芯片级测试，也可以用在制造、 现场和操作级测试，但不能测试实时故障。 目前，几乎所有的存储器测试都采用b i s t 。在b i s t 测试中，测试矢量生成 器( t p g ) 和响应压缩器是两大关键部件。 针对具体电路，需要设计特定的b i s t 机制，相应地减少了电路对外界测试 仪器的依赖。而采取b i s t 测试机制带来的好处( 如提高电路可靠性以及减少电路 维护代价等收益) 远远大于由此增加的测试硬件代价i 】。因此，此项技术得到了 最广泛的应用。 l f s r 作为最常用的b i s t 向量生成器具有结构简单、易于实现和控制方便等 优点。但是，由于抗伪随机故障的存在，l f s r 要达到较高故障覆盖率需要较多 的测试向量。文献【1 8 】使用了随机测试与确定性测试相结合的方法来提高测试效 率。首先，利用伪随机测试来检测大多数易测故障，对于那些抗伪随机故障，通 过a t p g 工具生成确定性测试向量并存储在r o m 中。测试时分两个阶段进行。 l f s r 种子选择方法【1 9 】试图为l f s r 选择合适的初始状态，使l f s r 产生的一 定规模的测试向量达到尽可能高的故障覆盖率。文献【2 0 】将确定的测试集编码成 l f s r 种子，通过将较长的测试向量变成较短的l f s r 种子来存储，从而达到测试 数据压缩的目的。 加权伪随机向量测试( w e i g h t e dr a n d o mp a t t e r nt e s t i n g ，w r p t ) 2 l j 通过调节 l f s r 加载到被测电路每个输入端上0 或l 的概率，使产生的测试向量摆脱了一 定的随机性，从而来提高故障覆盖率并减少了测试向量数目。 k r a s n i e w s k i 和p i l a r s k i 在文献【2 2 】中提出了一种时序电路b i s t 技术，称为循 环自测试路径( c i r c u l a rs e l f - t e s tp a t h ，c s t p ) 。通过把触发器改造成c s t p 单元， 这些c s t p 单元通过首尾连接各自的扫描输入和扫描输出构成了一个循环链。但 该方法也存在着有限循环、故障覆盖率低、难检测抗随机故障等缺点【2 3 1 。t o u b a 提出的结合状态跳变( s t a t es k i p p i n g ) 设计的c b i s t ( c i r c u l a rb i s t ) 2 4 】方法与文科 受控线性移位测试生成方法研究 等人提出的d c s t p ( d e t e r m i n i s t i cc s t p ) 【2 5 】方法都在提高c s t p 故障覆盖率方面做 出了重要的贡献。 ( 4 ) 边界扫描 边界扫描法是把扫描路径方法扩展到整个板级或系统级。它的基本原理如图 1 1 所示，通过在芯片的每个i 0 管脚增加一个边界扫描单元( b o u n d a r ys c a nc e l l ， b s c ) 以及一些控制逻辑。这些b s c 在测试模式下允许测试指令及相关的测试数 据串行送给元器件，然后允许把测试指令的执行结果从元器件串行读出，这样通 过分析输出的结果就可以测试出电路板中器件的好坏以及相互连接的正确性。关 于边界扫描的详细规范，可以查阅i e e e l1 4 9 1 【2 6 】标准。 测试数据输入测试数据输出 输出 图1 1 边界扫描基本原理图 边界扫描测试有两大优点：一个是方便芯片的故障定位，迅速准确地测试两 个芯片管脚的连接是否可靠，提高测试效率；另一个优点为，具有j t a g 接口( j o i n t t e s ta c t i o ng r o u p ，即边界扫描接口) 的芯片可以内置一些预先定义好的测试功能， 通过边界扫描通道使芯片处于某个特定的功能模式，以方便系统设计和提高系统 控制的灵活性。 除了上述的可测性设计技术以外，电路设计者还试图利用综合工具进行可测 试性分析或设计，即希望利用综合工具在保证综合结果与原设计功能等价的同时， 综合出具有较好可测试性的结果【2 7 ，28 1 。 1 4 研究意义及主要贡献 电路测试面临着测试应用时间、测试存储开销及测试功耗太大的问题。在测 试执行过程中，测试应用时间是指从测试向量的施加，到捕获测试响应，然后分 析测试响应的时间。测试执行过程中自动测试设备( a t e ) 的费用包括存储测试数 据所需要的存储空间及测试需要的通道数( 或引脚数) ，它们都是非常昂贵的。再 者，在测试过程中，c u t 中的各个节点都在频繁跳变。在c m o s 电路中，测试功 耗正比于电路的时钟频率和开关跳变【2 9 1 ，过多的跳变导致测试功耗比电路正常运 硕+ 学位论文 行状态下高很多，过高的功耗则会降低电路的可靠性，甚至烧毁电路p 们。 为了减少测试时间和存储开销，本文在受控线性移位b i s t 结构的基础上提 出了_ 种基于受控线性移位的测试生成方法，该方法在改进已有的测试向量生成 算法( f a n 算法) 的基础上，对故障精简后的每个故障点产生m 个相对应的测试向 量，利用直接存储( 不需任何解压电路) 控制码控制线性移位的方法，以一个向量 为初始向量，动态生成整个测试集。本文列举了该方法在i s c a s 8 5 和i s c a s 8 9 基准电路的实验结果，并与传统的受控l f s r 方法、基于l f s r 重播种方法以及 各种编码压缩方法进行了比较。实验数据表明，应用本文方法减少总的测试时间 和存储开销的效果十分显著。 本文第二个工作研究了测试功耗优化设计，针对本文所提出的受控线性移位 测试生成方法的测试功耗进行了优化。文章采用了贪心算法对原测试集中的向量 进行挑选，通过在应用测试向量和响应捕获时屏蔽了大量无关向量，从而大大降 低了总的测试功耗。此方法亦相当于对电路元件在测试中进行了隔时冷却，因而 也起到了在测试过程中保护电路元件的作用。 “ 1 5 论文的组织结构 本文共分五章，各部分的主要内容以及组织结构如下： 第一章绪论主要分析了集成电路测试的发展概况及面临的挑战，概述了可测 试设计的相关知识，以及本文所做的工作。 第二章主要介绍了当前数字电路测试的基本理论及几种主流测试技术，包括 扫描测试技术、b i s t 技术和测试矢量压缩技术等。其中测试矢量压缩技术主要介 绍了3 种典型的压缩编码方法，即哈夫曼编码、g 0 1 0 m b 编码及f d r 编码。 第三章介绍了本文提出的受控线性移位测试生成方法。由于该方法建立在原 有测试向量生成算法f a n 算法的基础上，因此本章简单介绍了f a n 等测试生成 算法。然后本章详细阐述了受控移位测试生成方法的b i s t 结构、生成原理、生 成算法及算法的具体实现，并给出了实验结果及与其它方法的实验对比。 第四章介绍了测试功耗的基本概念和几种常见的测试功耗优化设计，并针对 本文提出的受控线性移位测试生成方法的特性，对其功耗进行了优化。 最后总结了全文，同时阐述了本文有待改进的地方和今后有待研究的一些问 题。 受控线性移位测试生成方法研究 第2 章数字电路测试技术介绍 2 1 测试的基本概念 数字集成电路在设计和制造以及运行过程中需要进行测试，以检验其是否符 合设计的要求以及是否能够正常工作。对数字系统来说，一般主要是测试其逻辑 功能和时序是否正确。 电路测试可以分为故障检测和故障诊断。如果仅仅是测试一个电路是否存在 故障，则称之为故障检测；如果不仅要检查电路中是否存在故障，而且要定位故 障点，则称之为故障诊断1 2 】。目前研究得最多的是故障检测，本文中的研究也只 针对于故障检测。 2 1 1 测试分类 根据测试的目的不同，可以把集成电路测试分为4 种类型【3 1 1 。 ( 1 ) 特性测试 也称设计调试或验证测试。对一个新的设计，这种类型的测试在生产之前进 行。通过特性测试，可以诊断和修改设计错误，使器件满足所有的需求规范。需 要进行功能测试和各种a c d c 参数测试。 ( 2 ) 生产测试 当i c 的设计方案通过了验证测试，加工和制成产品之后，通过施加测试激励 和检查测试响应来检查制造的正确性，即生产测试。生产测试的目的就是要判断 被测i c 是否通过测试。因为每块加工的i c 芯片都要进行生产测试，所以降低测试 成本是这一阶段的首要问题。因此，生产测试所使用的测试输入数( 测试集) 在满 足足够高的故障覆盖率前提下要尽可能的小。 ( 3 ) 老化测试 每一块通过了生产测试的i c 并不是完全一致的，其中有一些可能还有这样或 那样的问题而引起在以后的使用过程中失效，只是我们暂时还没有发现，最典型 的情况就是同一型号i c 产品的使用寿命大不相同。老化测试通过调高供电电压、 提高运行环境温度、延长测试时间等方式来保证产品的可靠性，将不合格的i c 筛 选出来。 ( 4 ) 成品检测 在将采购的器件集成到系统之前，系统制造商都要进行成品检测。根据具体 情况，这个测试可以与生产测试相似，或者比生产测试更全面一些，甚至可以在 特定的应用系统中测试。成品检测可以随机抽样进行，抽样的多少依据器件的质 硕士学何论文 量和系统的要求而定。成品检测最重要的目标就是避免将有缺陷的器件放入系统 之中，否则诊断成本会远远超过成品检测的成本【l 2 。 根据生成测试集时所使用的依据不同，可以把集成电路测试分为面向功能的 测试和面向结构的测试两大类。 ( 1 ) 面向功能的测试 面向功能的测试认为被测电路( c i r c u i tu n d e rt e s t ，c u t ) 应该具有设计说明书 所规定的特定功能，需要对这些功能一项一项地全面进行测试。如果这些功能全 部符合，则认为c u t 没有问题。这种测试方法主要用于验证测试，所需要的测试 集通常都比较大，不便用于生产中进行测试。 功能测试不需考虑电路的具体结构。最简单的功能测试是穷举测试，即穷举 电路输入空间中所有可能的输入情况，观测电路的输出看其是否都满足要求。不 过，实际上对于一个有故障的电路来说，它与正常电路相比，并非变得面目全非， 而是可保持j 下常电路的大部分功能，只有在少数输入情况下，其故障才能表现出 来。这也正是测试困难的原因所在。这同样也说明，我们可以对电路进行有针对 性的测试来检测这些故障，这是结构测试的基本思路。 ( 2 ) 面向结构的测试 面向结构的测试不管电路的功能如何，均针对电路的结构来进行测试，它的 主要目的是测试电路中的元器件及其之间的连接是否正常。面向结构的测试的最 大优点是可以开发出各种各样的测试生成算法来自动生成测试向量，而且测试集 精简，能够有效地评估测试效果。测试生成算法的核心是故障模型，故障模型化 ( f a u l tm o d e l i n g ) 的想法是假定电路只存在某种形式的故障，其形式简单，数量有 限，同时却能够反映很多实际的故障。这样，对电路进行测试就可以简单地等价 为针对这些数量有限的故障进行测试。“固定型故障模型( s t u c k a tf a u l tm o d e l ) ” 【3 2 l 就是在这样的情况下被提出来的。还有其它一些有效的故障模型，如开路故障、 桥接放障、时延故障等模型【3 3 彤】，它们都是针对各自所关心的电路故障所作的抽 象。 面向结构的测试在i c 生产测试中得到了广泛的应用。不过，结构测试本身只 是针对电路的某种或几种故障模型的测试，尽管好的故障模型可以反映出电路大 多数的实际故障，但毕竟不是全部。为了测试那些结构测试不能检测到的故障， 在实际的i c 测试中，往往需要增加一些少量的功能测试向量，作为对结构测试的 补充【16 1 。 2 1 2 故障及故障模型 一个逻辑元件或者电路，由于某种原因而导致其不能完成应有的逻辑功能， 则称这个逻辑元件或者电路已经失效( f a i l u r e ) 。而故障( f a u l t ) 是指一个逻辑元件或 受控线性移位测试生成方法研究 者电路物理上的缺陷，它有可能使得这个元件或者电路失效。但是并不是有故障 就一定引起失效。故障可以用故障的性质、故障的范围、故障值以及故障的持续 时间等特征来描述。故障可以是瞬时故障、周期性故障或永久故障。一旦发生故 障，将导致系统的状态出错，这些错误将可能引发系统失效。 故障处理主要有四种方法：故障预测、故障避免、故障消除、容错。故障预 测是利用数学模型和实验来分析发生故障后所产生的影响及后果。故障避免和故 障消除则是通过严格的规范和验证技术来尽可能地避免发生故障。容错采用了各 种冗余系统来减少或者消除故障所带来的影响。 为了研究故障对电路或系统的影响，诊断出故障所在的位置，有必要对故障 进行分类，并构造最典型的故障，这个过程叫故障的模型化。用来代表一类故障 的典型故障称为模型化故障。目前常见的故障有固定型故障，开路故障，桥接故 障，时延故障等。下面简要介绍常见的两种故障模型： 1 固定型故障 固定型故障( s t u c kf a u l t s ) 模型主要反映电路或系统中的某一根信号线上信号 的不可控性，即在系统运行过程中永远固定在某一个值上。在数字系统中，若该 线固定在逻辑高电平上，则称之为固定1 故障( s t u c k a t 1 ) ；若信号固定在逻辑低 电平上，则称之为固定0 故障( s t u c k - a t o ) 。 固定型故障模型在实际应用中最为普遍，根据电路中固定型故障的数目，可 以把固定型故障分为两大类：若一个电路只存在一个固定型故障，则称之为单固 定型故障( s i n g l es t u c k a tf a u l t ，s s f ) ；若一个电路有两个或两个以上的固定型故 障，则称之为多固定型故障( m u l t i p l es t u c k a tf a u l t ，m s f ) 。 s s f 故障模型即所谓的经典或标准故障模型。这种故障模型提出最早，研究 和应用也最广泛，s s f 故障的优越性表现在以下属性【1 6 】： ( 1 ) s s f 故障模型表达了许多不同的失效方式。 ( 2 ) s s f 故障模型是与工艺无关的故障模型。 ( 3 ) 实践表明，基于s s f 故障的测试图形可以检测出许多非经典性故障。 ( 4 ) s s f 故障模型的数目比其他类型的故障模型数目要少，而且通过故障等价 方法还可进一步减少。 ( 5 ) 可以用s s f 故障来表达其他类型的故障。 而由于m s f 故障情况非常复杂，且s s f 故障的测试向量能够测试大部分m s f 故障，因此关于m s f 故障的测试生成方法并不多见。目前研究得最多的还是s s f 故障以及关于它的各种测试方法。 考虑图2 1 的电路。 假设非门的输出存在1 个固定0 型故障，意味着该非门的输出保持为0 而和 其输入无关。如果非门的输入为1 ，则它的j 下常输出为0 ，则这个故障不影响电路 硕十学位论文 中的任何信号。可是，如果非门的输入为0 ，则在正常电路中该非门