（电路与系统专业论文）基于AMBA总线音频接口的设计与实现[电路与系统专业优秀论文].pdf

摘要 摘要 随着集成电路技术的迅速发展，系统级芯片( s o c ) 由于其集成度高、设计成本 低已经成为i c 设计界的关注的焦点。目前最常用的设计方法就是先确定系统总线， 然后把处理器、存储单元、以及丰富的功能和外设接口等i p 模块，像搭积木一样 串联到总线上，接着进行顶层模块的仿真验证，从而完成整个设计。可见这样的 方法大大缩短了设计时间，并且相关i p 可以不限次数的重用。 本论文基于a m b a ( a d v a i l c e dm i c r o c o n 仃o l l e rb u s 心c h i t e c t u r e ) 总线，设计了 外设i p 模块，实现了总线和外围i p 的交互。论文首先深入研究了a m b a 总线协 议，该总线是整个系统构架的基础，是模块设计和验证的核心。然后选择了i i s 模 块作为设计对象，用v e r i l o g 硬件描述语言设计了此音频接口模块，该模块实现了 a p b 协议信号到i i s ( i n t e r - i cs o u n db u s ) 音频协议信号的转换，可以集成到片上系 统，具备复用功能。在仿真验证阶段，根据协议要求搭建了模块的验证平台，运 用m o d e l s i m 仿真工具从功能和覆盖率角度对设计进行了仿真验证，结果符合设计 要求。在后端实现部分，采用s m i c 工艺库，使用s y n o p s y s 相关工具对设计进行 了综合、分析，得到了设计面积、关键路径等参数，分析结果满足时序要求。作 为可重用软核，本设计可以重用在相关的音视频处理s o c 中。 关键词：a m b a 总线系统芯片i i s 协议i p 验证 a b s t r a c t a b s t r a c t w i t ht i l er a p i dd e v e l o p m e n to fi n t e g r a t e dc i r c u i tt e c h n o l o g y ，s y s t e m - o n c h i p ( s o c ) a sa l l i g hi n t e g r a t i o na i l dl o w - c o s td e s i g nh a sb e c o m et h ef o c u so f i ci n d u s 仃y t h em o s t c o m m o i l l yu s e dm e t h o do fs o cd e s i g ni st h a ts y s t e mb u s w i l lb ed e t e m l i n e df i r s t l y ，t h e n t h ep r o c e s s o r ，m e m o 巧c e l l ，p e 打p h e r a l si n t e r f a c ea sw e l la ss o m es p e c i f i c 如n c t i o n m o d u l ei pw i ub es e l e c t e da n dc o i l l l e c t e dt ot h eb u st oa r c h i t e c tt h er e q u i r e ds y s t e m a s e r i o u so f 疗o n t e n da i l db a c k e n dt o p 1 e v e ls i m u l a t i o n sw i l lb ef o l l o 、v e dt ov e r i 母t h e c o r r e c t n e s so fb o t ht h e 如n c t i o na n dm ed e s i g nr u l e s s u c hd e s i g nm e m o dg r e a t l y r e d u c e st h ed e s i g l lt i m ea n di pc a nb eu n l i m i t e d l yr e u s e d i nt h i sp a p e ra na m b ab u sb a s e di pd e s i g no fp e r i p h e r a li n t e r h c ew i l lb ed e s i g n e d t oi l l u s t r a t e st h ei n t e r a c t i o nb e t w e e nb u sa n dp e r i p h e r a li n t e r f a c e t h ep a p e rw i l lf i r s t l y i n t r o d u c et h ea b m ab u si nd e t a i l ，w h i c hi st h eb a s i co ft h es y s t e ma r c h i t e c t u r e 锄dt h e c o r eo fm o d u l ed e s i g na n dv e r i f i c a t i o n ；t h es u b j e c tc h o s e nh e r ei sm ei i s ( i n t e 卜i c s o 蚰db u s ) m o d u l ew h i c hi sa na p ba u d i oi n t e 而c em o d u l ei tc a i lb ei n t e g r a t e di n t o s y s t e m o n c h i pa n dc a i lb er e u s e di nt h ed e s i g n i nt h es e c t i o no fv e 订f i c a t i o n ，m et h e o 巧 a n dm e t h o d so fv e r i f i c a t i 谢l lb ee x p a t i a t e d t h ea u d i om o d u l e 向n c t i o n a lv e r i f i c a t i o n w i l la l s ob ec o m p l e t e di nt h i ss e c t i o n r e s u l t ss h o wt h a tt h ed e s i g ni nt h i sp a p e rs a t i s f i e s c o m m o nd e s i g nr e q u i r e m e n t s i nb a c k e n di m p l e m e n t a t i o n ，d e s i g ni ss y n t h e s i z e dw i t h s m i cl i b 硎e sa i l dp a r a l m e t e r ss u c ha sd e s i g na r e a ，c r i t i c a lp a t ha r eo b t a i n e d t h er e s u l t m e e t st h et i m i n gr e q u i r e m e n t s a sas o r - c o r e ，t h ed e s i g nc a nb er e u s e di ns o c k e y w o r d s ：a m b a s o ci i si pv b r i f i c a t i o n 西安电子科技大学 学位论文创新性声明 秉承学校严谨的学分和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名：搬 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。 ( 保密的论文在解密后遵守此规定) 本学位论文属于保密，在一年解密后适用本授权书。 日期击拳一姓 第一章绪论 第一章绪论 1 1 选题背景及研究内容 随着半导体工艺技术的发展，i c 设计者能够将愈来愈复杂的功能集成到单硅 片上。s o c ( 片上系统) f 是在集成电路( i c ) 向集成系统转变的大方向下产生的。从 狭义角度讲，它是信息系统级的芯片集成，是将系统集成在一块芯片上；从广义 角度讲，s o c 就是一个微小型系统，如果说中央处理器( c p u ) 是大脑，那么s o c 就 是包括大脑、心脏、眼睛和手的系统。s o c 的出现使集成电路发展成为集成系统， 整个电子整机的功能将可以集成到一块芯片中。可以肯定的说，在不久的将来， 集成电路与电子整机之间的界限将被彻底打破。 s o c 发展到今天，芯片的集成度已经达到了上千万门以上，面对这样的设计 规模，一些新的设计方法应运而生。目前比较流行的就是电子系统级设计和基于 i p 复用的设计方法。此类方法的思路就是先确定系统总线，然后在根据应用需求 添加功能和外设接口i p 。因此在选定总线架构以后，剩下的问题就在于i p 的选购 或者自主设计，对于一些通用接口i p ，自主i p 具有较大的灵活性，便于集成。 本课题基于a m b a 总线，设计i p 模块i i s ，该模块将符合相关协议，可以方 便的集成在a m b a 总线上。从而掌握相关的i p 设计流程和验证方法。主要研究包 括以下内容： l 、a m b a 相关协议的研究分析； 2 、基于a m b a 总线的音频解码芯片s o c 总架构分析； 3 、i i s 模块设计：接口定义、模块划分、i 盯l 实现； 4 、功能仿真验证； 5 、该模块的后端实现； 6 、设计中相关问题分析，总结基于总线的i p 设计流程。 1 2 课题来源 课题源于一款基于a m b a 总线的音频解码s o c 芯片的设计，此芯片具有c d 解码功能【1 1 。该s o c 芯片在功能划分为软硬件两部分，即硬件完成的c d 解码功能 和软件完成的其他格式的音频解码，图1 1 为该s o c 的整体架构。 基丁a m b a 总线音频接口的设计与实现 ! 囤| | 匡曰 图1 1 音频解码器系统框图 主要单元模块功能描述如下： a r m 7 ：为系统c p u 控制单元。 音频d s p 模块：完成c d 系统的音频同步，解码，和c l v 控制。 s r a m 控制器：完成外部s r a m ，f l a s h 接口控制器。 d m a 模块：直接存储器访问控制。 l c d 控制模块：l c d 的接口。 音频跳轨控制模块，此模块独立于总线构架体系，用以实现光盘跳轨控制。 a h ba p b 桥：是完成a h b 到a p b 协议转换，是所有a p b 接口逻辑的 主控器。 g p i o ：为通用i o 口，用作控制或低速数据传输。 s dc o n t r o l l e r ：是s d 卡控制器，s d 卡可以用来做数据存储。 i i s 控制器：完成a p b 到音频协议的转换。 本课题设计的i i s 模块将接在a p b 总线上，负责进行a p b 到音频协议的转换， 其模块接口符合协议标准，为今后该模块的复用提供方便。 1 3s o c 的发展趋势及问题 当前芯片设计业j 下面临着一系列的挑战，系统芯片s o c 已经成为i c 设计业界 的焦点，s o c 性能越来越强，规模越来越大。s o c 芯片的规模一般远大于普通的 a s i c ，同时由于深亚微米工艺带来的设计困难等，使得s o c 设计的复杂度大大提 孕 第一章绪论 高。在s o c 设计中，仿真与验证是s o c 设计流程中最复杂、最耗时的环节，约占 整个芯片开发周期的5 0 8 0 ，采用先进的设计与仿真验证方法成为s o c 设计 成功的关键。s o c 技术的发展趋势是基于s o c 开发平台，基于平台的设计是一种 可以达到最大程度系统重用的面向集成的设计方法，分享i p 核开发与系统集成成 果，不断重整价值链，在关注面积、延迟、功耗的基础上，向成品率、可靠性、 e m i 噪声、成本、易用性等转移，使系统级集成能力快速发展。 1 3 1 可重用i p 的发展 i p 的本质特征是可重用性，其通常必然满足以下基本特征：一是通用性好， 二是正确性有1 0 0 的保证，三是可移植性好。通用性好是指i p 的功能在某一应 用领域广泛通用，i p 的实现一般满足子功能可配置、甚至可编程的特点，如最常 见的i p 嵌入式c p u 模块就具有非常好的通用性。 s o c 设计离不丌i p 库，是将广泛的多功能i p 和客户逻辑集成在一起的设计艺 术，从而满足客户产品开发的需求。国外许多第三方i p 【7 】【1 0 】核供应商得到快速发 展，他们的成功要么具有独一无二的且极具价值的i p 核，要么具有良好声誉的i p 库。s o c 设计者通过重用验证了的i p 核，不仅利用了最新的工艺技术优势，而且 减少了开发周期和风险。 目前基于i p 的集成电路设计已经超过了总产出的8 0 ，并依旧保持着上升趋 势。本课题的s o c 同样采用了l p 复用的设计方法，自主设计一些简单易用的i p 可以降低整个s o c 的设计成本，同样也可以便于今后设计的复用。 1 3 2s o c 总线技术的发展 随着以i p 核复用为基础的s o c 设计技术的发展f 8 1 f 9 1 ，如何有效地利用众多i p 供应商提供的i p 核和实际设计时进行有效互联的问题日益受到重视。为了使i p 核 集成更快速、更方便，缩短进入市场的时间，迫切需要一种标准的互联方案。在 这一背景下产生的片上总线o c b ( o n c h i pb u s ) 技术。 目前的片上总线没有统一的标准，各大i p 提供商先后推出自己的总线标准。 目前较有影响力的片上总线标准有a r m 公司的a m b a 总线，i b m 公司的c o r e c o 皿e c t 总线、s i l i c o r ec o 印的w i s h b o n e 总线、o c p i p 的o c p 总线和a l t e r a 的a v a l o n 总线等。 l 、a m b a 总线 a m b a 总线是a i 蝴公司- 丌发的片上总线标准，目前已经到了3 0 版本。a m b a 总线标准包括a h b ( a d v a i l c e dh i 曲一p e 墒珊a n c eb u s ) 总线、a s b ( a d v a n c e ds y 4 基丁a m b a 总线音频接口的设计与实现 s t e mb u s ) 总线、a p b ( a d v a n c e dp e r i p h e r a lb u s ) 总线和a x i 总线。a h b 和a s b 总 线连接高性能系统模块，a s b 是旧版本的系统总线，使用三态总线，目前已被新 版本的a h b 总线所代替。a h b 是a m b a 2 0 标准。而a x i 是最新推出的新一代a m b a 3 o 标准。 2 、c o r e c o r u l e c t 总线 c o r e c o r u l e c t 是i b m 开发的一套片上系统总线标准。c o r e c o r u l e c t 总线包括p l b ( p r o c e s o rl o c a lb u s ) 总线、0 p b ( o n c h i pp e r i p h e r a lb u s ) 总线、d c r ( d e v i c ec o n t r o lr e g i s t e r ) 总线。c o r e c o i u l e c t 的总线结构如图1 2 所示。 图1 2c o r e c o n n e c t 的总线系统结构 在c o r e c o n n e c t 总线中，p l b 总线连接高性能设备如处理器、存储器接口、 ) m a 等。o p b 总线连接低性能设备如各种外围接口等。o p b 总线减少了外围设 蚤对于p l b 性能的影响。在p l b 和o p b 之间存在一个转接的总线桥。p l b 到o p b 乔实现了p l b 总线上的主设备到o p b 总线上从设备的数据传输。它在p l b 总线 七是从设备，但是o p b 总线的主设备。相对应，o p b 到p l b 的桥在o p b 上是从 殳备，但作为p l b 总线的主设备，实现o p b 总线上的主设备到p l b 总线的从设 蚤的数据传输。d c r 总线主要用来访问和配置p l b 和o p b 总线设备的状态和控 刚寄存器。d c r 总线结构实现了在p l b 或者是o p b 传输之外的数据传输。在p l b 戈者是o p b 总线的主设备都需要经过总线仲裁设备来获取对于总线的控制权。 ；、w i s h b o n e 总线 w i s h b o n e 总纠7 】是由s i l i c o r e 公司推出的片上总线标准。这种总线具有简单、 是活和开放的特点，现在已经被o p e n c o r e s 采用并组织维护。在舢b a 或者 ：o r e c o l l i l e c t 总线中，高速设备和低速设备分别在不同的总线上。而在w i s h b o n e 扣，所有的核都连接在同一标准接口上。当需要时，系统设计者可以选择在一个 数处理器核上实现两个接口，一个给高速设备，另一个给低速设备。w i s h b o n e 总 戋的结构如图1 3 所示。 第一章绪论 图1 3 典豫的w i s h b o n e 总线系统结构 一个w i s h b o n e 系统由主设备、从设备、n t e r c o n 和s y s c o i n 组成。其中 i n t e r c o n 定义了主设备和从设备之间的连接方式，而s y s c o n 用来产生系统时 钟和复位信号。在w i s h b o n e 中有四种不同的连接方式可以使用，它们分别是点对 点、数据流、共享总线和交叉连接方式。 以上列出了现有的一些总线架构，在不同的应用领域具备不同的优势，目前， a m b a 拥有众多第三方支持，被a i 洲公司9 0 以上的合作伙伴采用，在基于a r m 处理器内核的s o c 设计中，已经成为广泛支持的现有互联标准之一。本设计的s o c 主要应用与音频解码方面，选用a r m 处理器和相应的a m b a 结构进行丌发。 1 4 主要工作及章节安排 本课题理论结合实际，对a m b a 协议和i i s 协议进行了理论分析，对于i i s 模块的设计，采用了正向设计方法，包括i 0 定义、模块划分、模块设计、仿真验 证等流程。 论文章节内容安排如下： 第二章、片上总线构架分析。研究典型的a m b a 总线构架体系，及时序特性。 第三章、基于总线的i i s 模块设计。分析了相关协议的具体内容，给出了完整 基于a p b 总线的音频模块的详细设计。 第四章、仿真验证。先介绍了该课题相关的验证方法原理。搭建验证平台， 并根据规范完成模块的功能验证。 第五章、后端实现。在代码基础上完成了综合、形式验证以及时序分析等后 端流程。证明了代码的可综合性，并且说明在时序上满足设计要求。 第六章、总结。总结论文的工作，对论文工作进一步丌展做了介绍。 第二章片上总线 第二章片上总线 弟一早万工芯线 本章主要介绍a m b a 总线的构架，组成，时序等内容，目的在于为a m b a 总线的接口逻辑设计、验证提供理论依据。 2 1a m b a 概述 a m b a 总线规范是a r m 公司提出的，该规范是为设计高性能的嵌入式微控 制器定义了一个片上通信的标准，该总线的典型特点是： 1 ) 可带一个或多个c p u 以及信号处理器； 2 ) 规范本身与工艺无关，可保证系统与外围模块的高度可复用性，可以在不同 处理器之间移植，并符合全定制、标准单元以及门阵列的设计技术； 3 ) 该规范的特点是鼓励模块化系统设计，为具有超高速缓冲存储器的高级c p u 核和外围i p 核库的建立提供了发展方向； 4 ) a m b a 总线架构使得支持片内外操作以及测试、通信的基础结构最小化。 a h b ( a d v a l l c e dh i 曲p e f f o 肌a i l c eb u s ) 总线是a m b a 规范定义的总线，是一个 高性能、高时钟频率的系统总线。a h b 作为高性能系统的中枢总线，它支持处理 器、片上存储以及片外存储界面，并且支持低功耗外设的有效连接。同时a h b 的 设计使得使用系统集成和自动测试技术的设计流程更加的方便和有效。 a p b ( a d v a l l c e dp e r i p h e r a lb u s ) 总线是为低功耗的外围设备而设计的，为支持外 围设备而进行了降低功耗以及界面复杂性的优化设计，并且a p b 通过连接桥可以 与任何版本的系统总线连接。 2 2a h b 总线 2 2 1 基于a 船典型的控制系统 不。 基于a m b a 总线的典型系统是由以下几个部分组成，其系统构架如图2 1 所 a h b 高性能总线系统结构： c p u ： d i r e c tm e m o r ya c c e s s ( d m a ) ； d s p 数字协处理器； 片上r a m ； 8 基丁a m b a 总线音频接口的设计与实现 b r i d g e 。 a p b 通过桥( b r i d g e ) 连接的低带宽并行设备： u a r t ： k e y p a d ； t i m e r ： p i o 。 图2 1 典型的a m b a 系统架构图 2 2 2a h b 总线内部连接 一个典型的a m b a a h b 系统互联结构如图2 2 所示。 图2 2 多主从设备互联 其主要构成如下： a h bm a s t e r ：总线主设备，可发出地址和控制信号，执行总线操作。 a h bs l a v e ：总线从设备，可被动的接受或提供数据，并发出相应的总线响应 第二章片上总线 9 信息。 a h ba r b i t e r ：总线仲裁设备，确保在任何一个时间里，都只能有个总线主设 备占用总线。 a h bd e c o d e r ：总线译码器，确保一次操作只能有一个总线从设备被选中总线 协议具有多路混合通路选择的功能。通过此功能，主设备就能把传送给从设备的 地址信号，控制信号，由仲裁器( a r b i t e r ) 来决定那个主设备来控制从设备。一个解 码器( d e c o d e r ) 被用来控制读信号( r e a dd a t a ) 和响应信号( r e s p o n s es i g n a l ) 的选择。 2 2 3a h b 总线操作 a h b 高速时钟系统包括以下特性： 1 迸发式传输； 2 分散式传输； 3 单时钟总线，主设备交互； 4 单时钟沿操作； 5 无三态( 读写分开) 。 下面为两种不同的迸发传输，当一个主设备通过控制地址信号和控制信号发 起a h b 传输。这些信号提供传输的地址，传输方向，宽度信息，同时显示当前传 输是否是迸发传输( b u r s t ) 的一部分。 增量迸发传输( i n c r e m e n t i n gb u r s t s ) 地址递增不返回； 环绕式迸发传输( v v r a p p i n gb u r s t ) 在特定的地址边界地址信号值返回原 值。 a h b 包括写地址总线，读数据总线。写数据总线是用来主设备把数据传送给 从设备，而读数据总线是用来把数据传送给主设备。每个传输包含以下阶段： 地址和控制周期； 一个或多个周期的数据阶段。 地址不能被扩展所以从设备必须在地址段这个时钟周期内采样地址。至于数 据段，它可以通过h r e a d y 信号扩展，当h i 地a d y 为低时将在数据阶段插入等 待状态，这样来提供足够的时间给从设备来采样数据。从设备通过h r e s p 【l ：o 】作 为相应信号如下： o w ：o w 响应使用来表示传输进行是否正常，当为高时，传输结束。 e r r o r ：表示传输错误。 i 砸t r ya n ds p l i t ：均表示传输不能马上完成，但总线主设备应该继续尝试传 输。 i o基- 丁a m b a 总线音频接口的设计与实现 一个a h b 传输包含两个阶段：地址段，占一个周期；数据段，需要多个周期， 这个阶段是在h r e a d y 为高时完成。如图2 3 所示( 无等待状态) 。 ll ) o ( a) o () o ( ) o ( c ) o () o ( 硎 vvd 如 ) o ( 人人 ( a ) 魁 | |l | x vv o 如 ) o ( 人人a ) 图2 - 3 简单传输 在这个简单的传输中无等待状态： 主设备驱动地址信号，控制信号在时钟h c l k 的上升沿。 从设备采样地址信号和控制信号在下一个时钟周期的上升沿。 当从设备采样完毕，它将在第三段时钟周期产生反馈信号给主设备。 图2 。4 将展示传输发生时，地址段，数据段与时钟周期的对应关系。事实上， 地址段总是发生在数据段传输之前。这就产生了地址和数据的重叠现象，这也是 总线管线特性的基础，从而使总线表现出良好的传输数据的特性，并且从设备有 足够的响应时间。从设备可能插入等待状态在传输状态中。 h c l k h 煳氍3 棚 c d n 吲 h w d 肘n 3 嘲 h r e d y ull jl ) 。( a ! 怂艇 烈c o m o 1 烈梃 ) o (x d 如 ! 艇 f a ) 积| |a| |l l h 棚二船 二苁 二文汇二) 二x 瓤 ：l 图2 ，4 有等待状态传输 当传输以前面所述的简单传输扩展丌来，那么将产生混合传输。如图2 5 所示 第二章片上总线 为有三个地址不相关的传输，a ，b 和c 混合状态传输。 【lllll 9 0 ( a) o ( e 烈 c ) o (舡 ) o ( 贸) o ( 訾烈 c 。n h d ) o (舡 c 烈 vv d a 协 xx o 妇 xx 臀) o a ， ( b bv ii| |vl l xx vvo 喇 x人i b 需a q脏 a 图2 5 混合状态传输 传输类型，每个传输可以被分类为四种类型，通过h t r a n s 1 ：o 表达如表2 1 所示。 表2 1 传输类型解码 h t r a n s 【l ：0 】 类型描述 o o i d l e 表示无数据传输请求，i d l e 传输是h j 来在土改备控制总线时， 却又不传输数据时使用。这是从设备需提供一个零等待状态信 号o k a y 来响应i d l e 传输，从而从没备忽略此次传输。 0 lb u s y b u s y 传输允许总线主设备插入i d l e 状态往迸发传输模式过 程中。这种情况表示总线主设备仍然继续迸发传输，只是下一 个传输不能立刻产生。 这时从设备应该忽略此次传输，并且从设备产生零等待状态响 应o k a y 。同样响应i d l e 传输。 l o n o n s e q表示一个迸发传输或一个单传输的开始。传输地址与前面的传 输无关。 单传输可以被认为迸发传输的特例，即只有一个传输。 1 l s e q 在这种传输类型中，地址是与前面的传输地址相关的。控制信 号相对与每个传输是独立的。传输地址等丁- 前面传输地址加上 传输数据的大小值。 迸发操作，a m b aa h b 总线协议定义了4 ，8 ，1 6 拍三种类型的迸发，还有 不定长度的迸发和单传输。增量迸发和循环迸发均符合此三种类型的定义。 在增量迸发时，地址信号是前面地址的增量。 在环绕式迸发时，地址信号也是前面地址的增量，但是当增到边界时，它 将返回原值。例如4 环绕式迸发，地址增量是4 ，增量边界为1 6 ，如果起 始地址为0 x 3 4 ，那么此次迸发包含4 次传输。地址依次为，0 x 3 4 ，o x 3 8 ， 0 x 3 c ，o x 3 0 。 一 一 一 一 一 d 匹 币 o 哺 哺 硼 帅 ，l l l 1 2 基于a m b a 总线音频接口的设计与实现 迸发信息是由h b u r s t 2 ：0 】控制的，它定义了八种类型。如表2 2 所示。 表2 2 迸发传输类别 图2 6 中的例子给出第一次传输带有一个等待状态的4 节拍环绕式迸发，由于 迸发是四节拍字长迸发传输，地址将会在1 6 字节边界重叠，因此到地址o x 3 c 的 传输后将跟随着到地址0 x 3 0 的传输。 h c u 嘲限a n s 【1 ：田 h a r p ：明 h b t 取钮2 ：q h w r r r e h s l z e l 2 = o 】 h p r o t 【3 ：a l h 帅a 私1 ：铂 h 舶岬1 ：明 t t 2翻鹳讳 t 7 1ii l 11 ) o ( 喇锤ax x s o ) o ( 湖) o ( 篷a) 。() o c ) o ( 嘣x x 3 2 3 c ) o ( 蝴) 。( o 蹦) o ( ) o c x x v 眼刖 ) o () o c x x c 蜊b ? u越 ) o (s i z 。w 一i ) o (r x u 妇 n v 1 t ay 1d ) o c f 0 置3 乳 坦嘘互 f q s 鞠： 【q 5 墨3 v f t | lvvv 娃 x xx) 器箕爝(懋盛) o c 图2 64 拍环绕式迸发传输 4 环绕式传输的地址将在1 6 字节边界返回，增量迸发与环绕式迸发的区别在 于地址将超过1 6 字节边界，如图2 7 所示。 第二章片上总线 h c l j h a d d r 【引：q h 8 u r s t 拉： h w r r r e h s i z e 【2 ：哪 h p r o t 3 ：田 帅 x 【3 ：明 h r e a o y h r d 删3 ：嘲 t t 2 3 氍t 5 毡 l1l ) 。( 删s 口鼎 s e q ) o ( 啪联能。) 。( ) o c ) 。( 蝴 ) ( ) ( 0 2 3 c 慰诹柏双籼“ 双 ) 。c 双 ”麟 ) 。( x x c i l 口l 口缸噬 ) 。( ) 。c s i z e # w 纠 i ) 。r ) ( d m 心。黢l 感、嬲糌，) 。c 但蕾 v | | lvvv n 烈 x) 嚣奠霸黧鼢鬟麟斯 图2 74 拍增量式迸发操作 最后的例子显示了未定义长度的增量迸发，图2 8 给出两个迸发，两个半字长 传输起始于地址o x 2 0 半字长传输的地址以2 递增。三个字长传输起始于地址o x 5 c 字长传输的地址以4 递增。 h c l k 盯r a n s 棚 队d d r l 3 嘲 h 8 u r s 2 棚 h w r r r e h s 亿e 【2 ：o ， h p r 0 1 1 3 ：o 】 哪怕a 1 碱3 棚 ”豫静t 5t tt 7协 l i 一 1 一 li 一 l 一 斌一 ) o 啪懋帕雌。) ( ) ( s ) 。( 锄默) o 默蚴x 蚴烈蝴积 幽蛳 x x “磁) 。c x x 嘲c r x x 粕谋 。( 赕 艘 “妇h m x x n嘣b r h i 荡l 敬妁c i n s 垃i tv h 目 默u 嬲，a 毖f l d i 协 潍罐髓 f 。，的 vvv | | l |vv 吐 麟x ) 震芸) 器墓殿j (震 2 2 4a h b 部件接口 图2 8 未定义长度的增最迸发 a h b 总线不仅提供了部件之间的互连，而且也定义了总线上主要元素之间的 接口。通过部件之间的标准接口协议可以为基于a m b a 总线开发的i p 提供互连到系 统的简单接口而无需考虑i p 核内部的设计细节，本文对其进行简要介绍。 1 4 基丁a m b a 总线音频接口的没计与实现 a h b 总线从设备对系统内总线主控启动的传输进行响应。从属使用h s e l x 选 择信号来决定何时对总线传输进行响应。所有其他传输需要的信号，例如地址与 控制信息，均由总线主控来产生。图2 9 为a h b 总线从设备接口示意图。 d a 协 r e t c b c k 宅抄h w r 盯e 一 h r e a 吖一 孵r a n s f l ：们 h s i z e f 2 | 0 1 一 a h b h r e 3 p 1 1 ：0 1 捌a v e 一 h 日u r s l l 2 ：0 1 一 = 参 入 h 肋删3 棚 y h 陋s e t n 。 h c l kl h m a s t e 斛3 ：们 s p 孰铆 h s p u t l n 5 ：堪 h a s t l o c k s i a v e t 哺r 博f e r 治岛) o n s e d a b 图2 9 a h b 从设备接口图 a h b 总线主设备具有a m b a 系统中最为复杂的接口。通常情况下，a m b a 系统设计者将会使用提前设计的总线主设备，因此不需要关心总线接口内部的具 体设计细节。a h b 总线主设备接口如图2 1 0 所示。 a r “静r 9 糟眦 1 t a n 喜艳r r e s p o n s e 只e s e t c l o c k h 8 u s r e 缸 一 m l o c i r - 订x h t f t a n s f l ：m 。 州雕删 入 州t e s p l l ： h a d d r 湖：田 a h 8 黼腿y 阳s t e r h r s 耵 一 h s 2 e 2 ：0 1 h c l k h b u r s t f 2 ：0 1 h p r o t t 3 ：m 和如删。，参 人 帅删，莎 图2 1 0 a h b 主设备接口图 2 3a p b 总线 a 内妇盯 t 穗n 8 阳r 哆p e a d d 糟s s a 嚼 c o r 谴，o l d a b a p b ( a d v a i l c e dp e r i p h e r a lb u s ) 是a m b a ( a d v a n c e dm i c r o c o n t r o l l e rb u sa r c h i t e c t m r e ) 组成部分，是用于低功耗和减少接口复杂度而设计的。a p b 用于带宽，低速， 低性能要求，无管线操作的外围设备。 a p b 协议规定每个传输只与时钟上升沿相关。这就使a p b 外围设备很容易 被集成在设计之中，特点如下： 厂；，i、；l；l 11，；t；0； 第二章片上总线 在高频操作的性能改进； 独立的脉冲时钟； 静态时钟分析比较简单，因为用单时钟沿触发； 自测试逻辑插入没有特别的条件需要考虑； 在a s i c 库中有性能很好的上升沿寄存器。 2 3 1a p b 桥 a p b 桥( 嘶d g e ) 是a p b 总线唯一的主设备，并且a p b 桥是a h b 总线结构中的 一个从设备。a p b 桥( b r i d g e ) 接口如图2 1 l 所示。 p s e l1 p ：s l 2 一 a 一 p s e l n 叫 p e 虬 b l e 一 a p 8 嘶d g e 卜 卜 啪弧。夕 i 限d t a p w 阳1 芑y 一y 一 陬e s e t n 。卜 p c u 一 刚似t a y s e b c b 囊b e 1a 噍触 a 喇 l 憎r o i ， w 妇d a i a 图2 1 la p b 桥接口 a p b 桥( b r i d g e ) 功能描述。a p b 桥的作用是用来把系统总线的传输转换成符合 a p b 协议的传输，功能如下： 锁存地址，使其在传输过程中有效。 解码地址，产生并行的选择语句p s e l ) 【。在传输的过程中只有一个选择 语句是有效的。 驱动数据到a p b 的写传输。 驱动数据从a p b 到系统的读传输。 产生时序控制信号，p e n a b l e ，用于a p b 传输。 2 3 2a p b 接口 a p b 从设备接口如图2 1 2 所示，设计a p b 的接口模块需要按照此模块的接 口来定义。 、，；t， 慧 r 1 6 基丁a m b a 总线音频接口的设计与实现 s 脚e c t s m ) b e a d 由s 厂 a n d 一( n 寸o i l 、 r e s 破 c 撇 w n 酶c 培b p 8 e h p 翩 b 噱 入 i 豫 嗍et a p b s l 萱l v e p 鲢s 日n p c “ 一 。卜 | p w 队t 图2 1 2a p b 从设备接口 2 4a p b 转a h b 时序 a m b a a p b 与a h b 接口传输特点描述如下： 读传输； 写传输； 返回传输。 2 4 1a h b 到a p b 的读传输 h a d d r h w 融1 e h r d a l a 鼠e a a y f a d d r p w r r e p s e l p e n a b l e p r d ，漱 t 1t 2t 3t 4t 5 l x 鼬 缓hi 秘 弱 羹i是l l 秘麟xx d 幽1h 弘 留留讼 珏 删f 1 飘 留锈 4 t x轴妇l x i 图2 1 3 a h b 到a p b 的读传输时序 此次传输在a h bt l 周期中，地址被a p bb r i d g e 在t 2 周期采样。在此次传输 中b r i d g e 传输地址，并且产生选择信号。在并行总线中第一个时钟周期为s e t u p ， 第二个时钟周期为e n a b l e ，第三个时钟周期为p e n a b l e 周期，p e n a b l e 信 第二章片上总线1 7 号有效。 在e n a b l e 时钟周期内外围设备提供读数据。通常情况，它将把数据传递给 a h b 总线，总线主设备这时需要在e n a b l e 状态的时钟上升沿采样在t 4 状态中。 在高速时钟总线系统中，有必要让b r i d g e 寄存数据以便于b r i d g e 将数据驱动 到主设备上。因此它需要多的等待状态，从而允许a h b 以更快的速度运行，改善 系统的性能。一个迸发式读传输如图2 1 4 所示。 t t 2t 3t t 5秘w糟强7 a i 秘 d d r ；h 妇2i 弱雉嵫3i 疆摩d r h i h f 飘a矗a秘翳 疆薹静 l 盖c 鳞il 驹脚损ll = i - 繇l| 羚翻 黢_ 矽 玖甜磷珏惦蜃于瓿l l锭 ；i 珏 l i 霹翻h 糊f 2 x l b 出3l 黩确唐程 ll ；aaaa i ；l ，曩 vyv 孰 |，t ， k ， 、， i i：誓i l 妇妇l l；翼协2 x；l o 学钿，薹；叠a 一淤 图2 1 4a h b 到a p b 的迸发式读传输时序 2 4 2 6 岫到a p b 的写传输 a h b 到a p b 的写传输时序如图2 1 5 所示。 h r 曰、o y p a d d r p w r 盯e p s e l p e n a 8 l e p w d a l ，a t ，t 2t 3t 4t 5t 6 hh ； nr 门hh 嬲撇1段l 薹x x置薹 澎 玖臻甏l 稳 ； 馑xhd 出1斑薹x黩 l 澎 v 後薹x稳 | ： ha 掣r 1 膨 l l锄飘 ： j ，t l i 聪脚协1 图2 1 5 a h b 到a p b 的写传输时序 单独的写传输对于a p b 总线来说，不需要等待。b i d g e 这时只需要将采样来 = 一 1 8 基丁a m b a 总线音频接口的设计与实现 的地址，数据寄存，并且等待a p b 的写传输。一个迸发式写传输时序如图2 1 6 。 t t 2奄r 诌mw秘柑t 悖 1 m n 一nn 厂1 一厂 n 厂 一r 1 一广1 一n 门j r 玎 蕾h 糍2h n 瘸3 i l l 黼 l hhi h l l ：vv v t 、 i i h鼍l i 。l lho l i d h 2 h 舢3 i l d h hhh v 耽| l埘l ，铸掰、h；h i h一 h _ 2l l r 3 h细l l | l | 。y ：y vv | l v i vvl l f f i |l，y h 咖 h 舢2 h 呐3 ho 脚lh 图2 1 6a h