（通信与信息系统专业论文）adpcm编解码系统的asic设计.pdf

ab s t r a c t ab s t r a c t t h i s p a p e r d e s c r i b e s t h e d e s i g n o f a 3 2 - c h a n n e l a d p c m c o d e c , w h i c h i s b a s e d o n t h e i t u - t g . 7 2 6 s t a n d a r d a l g o r i t h m. h a r d w a r e a s i c i m p l e m e n t a t i o n i s c h o s e n t o i n c r e a s e th e s p e e d a n d r e d u c e t h e p o w e r c o n s u m p t i o n . a ft e r t h o r o u g h l y i n v e s t i g a t i n g i t u - t g . 7 2 6 s p e c i fi c a t i o n s f o r a r i t h m e t i c o p e r a t i o n s , t h e s y s t e m d e s i g n i s d o n e a n d t h e d e t a i l e d s y s t e m a r c h i t e c t u r e i s o p t im i z e d f o r t h e g . 7 2 6 s t a n d a r d a l g o r i t h m . t h i s e ff e c t i v e a r c h i t e c t u r e , w h i c h c a n b e d i v i d e d i n t o f o u r b l o c k s , s u c h a s c o m p u t e p r o c e s s i n g b l o c k , s t o r i n g b l o c k , c o n t r o l l i n g b lo c k a n d d a t a fl o w b l o c k , m a y b e u s e d f o r m a n y k i n d o f d i g it a l s i g n a l p r o c e s s i o n a l g o r it h m . t h e n a t o p - d o w n s y s t e m l e v e l d e s i g n m e t h o d o l o g y i s u t i l i z e d t o fi n i s h t h e d e s i g n a n d v e r i fi c a t i o n w i t h t h e h e lp o f v e r i l o g l a n g u a g e a n d e d a t o o l s . t h i s p a p e r a l s o p r o v i d e s t h e d e t a i l e d d e s i g n s t e p s a n d v e r i fi c a t i o n d a t a . a ft e r s y n t h e s i z i n g , r e s u l t s h o w s t h a t c h i p a r e a i s a b o u t 0 . 3 7 6 m m 2 a n d s y s t e m s p e e d i s a b o v e i o o m h z . k e y w o r d : g . 7 2 6 a d p c m s p e e c h c o d i n g s y s t e m d e s i g n l o g i c d e s i g n 目录 图 目 录 图2 . 1 自 顶向下的设计流程 。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 图3 . 1 p c m系统原理图 1 3 图3 .2 d p c m编解码原理图. ” . ” ” “ ” . ” ” . . ” ” ” “ ” . . ，. . 一 “ ” ” . ” 二 1 4 图3 3 g . 7 2 编码器 1 5 图3 . 4 g . 7 2 6 解码器“ . ” . ” “ ” ” 1 6 图4 . 1 g .7 2 6 功能模块框图. ” 。 . ” . ” 二 ” ” . ” ” ” ” . . 一 ” . “ ” :. ” :. “ . ” ” “ 二 2 7 图4 .2 g . 7 2 6 顶层模块接口图 ” . ” .“ 二 ” 二 ” . . . . . . . . . . . . . . . . . . . . . . . . . . .; . 2 8 图4 3加法器结构二 _ 二 ” ” . ” ” ” ” 二 ” . “ . ” . . . . - .” . . 一” . . . . . . . . . . . . . . . . . . . . . . 3 0 图4 .4加法器仿真图. . 一” . . . . . “ 二 _ 二 ” ” . . 一“ . . . . ; . . . . . . . . . . . . . . . . . . . 3 1 图4 . 5乘法器结构” . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 3 图4 . 6乘法器仿真图. . ” . . . . . . . ” ” ._ . ” _ - . . . “ 一 ” . . . . 3 4 图4 . 7移位器结构” . .-” ” “ 二 ” . . . . . . . . . ; . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 5 图4 . 8移位器仿真图.” . “ . ” “ ” ” .- ” ” ” 二“ ” . .” ” ” ” ” 二 ” . . . . . . . . . . . . . . . . 3 5 图4 .，存储模块结构 . . . . . . . . . . . . . . . . . . . . 3 7 图4 . 1 0 r a m生成工具 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 8 vi 目录 图4 .1 1 r a m读接口时 序. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 9 图4 . 1 2 r a m 写接口时序二 ” . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 9 图4 . 1 3 a d p c m编解码数据流程图二 “ . “ 二 ” . “ “ .” ” . “ . ” :.” ” ” ” 一” 4 1 图4 . 1 4 a d p c m编解码状态转换图. ” 一 ” . . “ ” “ . . ” . ” . . . . . . . 一“ . . . . 4 2 图4 . 1 5控制模块仿真图_ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 3 图4 . 1 6 p c m输入格式变换模块顶层框图二 ” ” ” . ” ” ” . ” . _ “ 二 ” . . 4 4 图4 . 1 7 p c m输入格式变换模块的内部结构二 ” . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 5 图4 . 1 8 p c m输入格式变换模块仿真图. ” “ . ” :.” . . - ” “ . ” ” 二 ” . . . . . . . . 4 6 图4 . 1 9自 适应量化模块顶层框图. 一 “ :.“ . ” . “ 二 “ :. “ ” 二 “ . . . . . . . . . . . . 4 6 图4 . 2 0自适应量化模块的内部结构. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 7 图4 .2 1自 适应量化模块仿真图.” ” “ _ 二 ” . . . . . . . .; . . . . . . . . . . . . . . . . . . . . 4 8 图4 .2 2自 适应定标因子模块的顶层框图. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 8 图4 .2 3自 适应定标因子模块的内部结构. . . . . . . . . . . . . . . . . . . . . . . 。 . . . 。 二 。 5 0 图4 . 2 4自 适应定标因子模块的仿真图 ” . . . . . _ 一_ . . . . . . . . . . . . . . . . . 5 1 图4 .2 5自适应预测模块的顶层框图. 一- ” . -” . . ” 二 “ . . . . . . . . . . . . . . . . 5 1 图4 . 2 6自适应预测模块的内部结构 ” 二 ，. ” ” .- ” 二 ” 二 “ ” ” “ “ 一” . . . . . 5 4 图4 . 2 7自 适应预测模块的仿真图二 ” . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 5 vn 目录 图5 . 1测试向量 n r m. m部分内容. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 8 图5 . 2测试向量 r n 3 2 f m. 1 部分内容. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 9 图5 .3 u律p c m到a d p c m编码的测试报告1 二 ” . . . . . . . . . . . . . . . . . . . 6 1 图5 .4 p律p c m到a d p c m编码的测试报告2 . . . . . . . . . . . . . . . . . . . . . . . . 6 2 图5 . 5测试向量 1 3 2 部分内容二 ” . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 3 图5 . 6测试向 量 r 1 3 2 f m.0部分内 容. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 4 图5 . 7 ，律a d p c m到p c m解码的测试报告. .- . . . . . . -” “ “ :-” 二 6 5 图 5 .8 f p g a验证系统结构图“ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 6 图5 .9后仿真波形图 . . . . . . 7 2 v川 目录 表 目 录 表 1 . 1常用的语音编码标准 . ” ” .” . ” 二 “ . ” ” . ” ” .” ，. ” ” 二 ” . . . . . . . . . . . . . . . 3 表3 . 1 4 0 k b it l ， 下归一化量化器输入输出. ” :.” ” ” ” 二 ” . . . . . . . . . . . . . . ; . 1 8 表3 .2 3 2 k b it l ， 下归一化量化器输入输出1 8 表3 .3 2 4 k b it l ， 归一化量化器输入输出1 9 表3 .4 1 6 k b i t l ， 归一化量化器输入输出二 “ ” “ . ” ” “ . “ ” ” 二 ” ” ” “ . ” 二 1 9 表3 .5 4 0 k b it l ， 下w i ( k ) 的取值. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 0 表3 .6 3 2 k b i t l ， 下w i ( k ) 的取值二 ” . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 0 表3 .7 2 4 k b i t l ， 下w i ( k ) 的取值.” ” :-” “ ” . . . .“ ” ” . “ . ” ” ” . “ ” 二 2 0 表3 .8 1 6 k b it l : 下w i ( k ) 的取值. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 0 表3 .9 4 0 k b i t l ， 下f i ( k ) 的取值” . . . . . . . . . . . . . . . . . . . . . . . . . .; . . . . . . . . . . . . . . . 2 1 表3 . 1 0 3 2 k b i t l ， 下f l l ( k ) 的取值” . “ . .” “ :-“ .” ” - . ” ” . .- ” 二 2 1 表3 .1 1 2 4 k b it l ， 下f i ( k ) 的取值二 ” . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1 表3 . 1 2 1 6 k b it / : 下f i ( k ) 的取值. . . 一” 一” . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 2 表4 . 1 g . 7 2 6 功能模块列表. . _. - 一 。 一 。 . . 2 8 表 4 . 2 g . 7 2 6 顶层模块接口信号表. ” ” ” ” “ . . . “ ” ” ” . . .- . . . . . . 一:. . . 2 9 i x 目录 表 4 . 3 b o o t h 编码. ” “ ” ” :.” . ” ” . ” . ” “ . ” ” . - ” . ” ” ” ” ” ” ” 二 ” . . . . . . . . . . . . . . 3 2 表 4 . 4存储参数列表二 ” “ ” 二 “ :. ” ” ” . “ 二 ” . “ . ，. ” . ” . “ . . ” 二 ” . . . . . . . . . . . . . 3 6 表4 . 5 p c m输入格式变换模块顶层接口. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 5 表4 .6自 适应量化模块顶层接口. ” ” . ” 二 ” :- ，. 二 “ :. ” 一二 ” . ” “ ” ” . ” 二 “ . . . . 4 7 表4 . 7自 适应定标因子模块顶层接口二 ， . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 0 表4 .8自 适应预测模块顶层接口. “ ” . ” “ ” ” “ “ 二 ” . . . . . . . . . . . . . . . . . . . . . 5 4 x 南开大学学位论文版权使用授权书 本人完全了解南开大学关于收集、保存、使用学位论文的规定， 同意如下各项内容:按照学校要求提交学 位论文的印 刷本和电子版 本; 学校有权保存学位论文的印刷本和电子 版， 并采用影印、缩印、 扫描、 数字化或其它手段保存论文; 学校有权提供目 录检索以及提供 本学位论文全文或者部分的阅览服务; 学校有权按有关规定向国家有 关部门或者机构送交论文的复印件和电 子版; 在不以 赢利为目 的的 前 提下，学校可以 适当复制论文的部分或全部内 容用于学术活动。 学 位 论 文 作 者 签 名 :; 滩 改 那7 年 士 ” 川 日 经指导教师同意，本学位论文属于保密，在年解密后适用 本授权书。 翼 些 黑 皇 退 学位论文作者签名: 多雌 各密级的最长保密年限及书写格式规定如下: 内部5 年 ( 最长 5 年，可少于 5 年) 秘密1 0 年 ( 最长 1 0 年，可少于 1 0 年) 机密2 0 年 ( 最长 2 0 年，可少于 2 0 年) 南开大学学位论文原创性声明 本人郑重声明: 所呈交的学位 论文， 是本人在导师指导下， 进行 研究工作所取得的成果。 除文中己 经注明引用的内容外， 本学位论文 的研究成果不包含任何他人创作的、 已公开发表或者没有公开发表的 作品的内容。对本论文所涉及的研究工作做出 贡献的其他个人和集 体， 均己在文中以明确方式标明。 本学位论文原创性声明的法律责任 由本人承担。 学 位 论 文 作 者 签 名 :多 圳 有 a 呼 年 - -)j ) 日 第一章 绪论 第一章绪论 第一节语音压缩编码概述 1 . 1 . 1语音压缩编码的背景 语音，作为人类通信最基本的手段，用来完成信息的交换，在当今高速发 展的信息社会中占有重要的地位。在实际应用中，由于语音信号数据量相当的 庞大，直接进行传输和存储很不现实， 在有限的带宽资源下，必须做有效的压 缩编码。因此语音压缩编码的目的就是在保证重建语音质量的前提下，减少存 储空间或降低传输比特率节省带宽。 随着现代通信技术的发展， 特别是卫星通信，移动通信，微波中继通信， 综合业务数字网的发展，都需要对语音数据进行传输和存储，使得语音压缩编 码技术的需求越来越明显，越来越多的人投入了语音压缩技术的研究。形成了 很多有效的语音压缩方法，并形成了国际和地区的标准，得到了广泛的应用。 同时集成电路的发展，也给数字信号处理带来了一个新的发展空间，使得各种 复杂的语音编解码的实时实现成为可能。 目前，语音压缩编码技术最主要的可以分为波形编码，参数编码，以及混 合编码三类i l l 波形编码是直接对单个语音的采样值加以 处理，使其重建信号的波形能够 保持原始信号的波形，这类编码器不考虑语言信号的特点，将其当作普通的信 号来处理， 特点为系统架构简单， 恢复的 语音质量较高，但是所需的带宽较大， 数据速率在 1 6 k b i t / s 以 上， 当低于这个速率时， 音质急剧下降。 这类编码有p c m. a d p c m编码等。 参数编码则利用一个简化的数学模型来模拟人类语音的发声结构，提取出 人类语音的主要参数，将得到的参数值进行编码，这种编码显著的优点就是大 大降 低使用的带宽，但是系统结构比较复杂， 且恢复的语音质量较差，数据速 率在2 .4 k b i t/ s 到4 . 8 k b i t/ s 之间。典型的编码为线性预测编码 ( l p c ) ，多带激励 ( m b e ) 编码，余弦变换编码 ( s t c ) 等。 混合编码综合了前两种编码的优点，采用线性技术构成声道模型，不只传 第 1贞 第一章 绪论 输预测参数和清浊音信息，而是将预测误差信息和预测参数同时传输，在接收 端构成新的 激励，激励通过预测参数构成的 合成滤波器， 使得合成滤波器输出 的信号波形与原始语声信号的波形最大程度的拟合，从而获得自 然度较高的语 音。这类编码具有所需带宽窄， 语音质量 好的特点， 数据速率在 4 .8 k b i t / s到 1 6 k b i d s 之间。 典型的编码主要有码本激励线性预测 ( c e l p ) 编码。多脉冲线性 预测 ( mp l p ) 编码、规则脉冲激励线性预测 ( r p e l p )编码等。 1 . 1 .2 语音压缩编码的标准和应用 自 从1 9 3 7 年法国工程师a l e c r e c r e s 提出脉冲编码调制( p c m) 的概念以来， 语音压缩编码技术己有近7 0 年的发展历史。 早期的语音编码方案是p c m编码。 方法是首先对语音做数字采样，将采样得到的值按照幅度的大小， 进行特定的 分层，得到数字比特的输出，这种编码方法可以获得较好的语音质量， 广泛的 应用于数字通信、数字交换机等领域， 但占 用带宽较多，在带宽资源有限的情 况下不宜采用，1 9 7 2 年c c i tt 将6 4 k b i u s 的p c m编码作为g . 7 1 1 标准。 8 0年代初，在通信网络建设的发展滞后于人类需求的情况下，充分节省带 宽、 扩展当前信道的容量成了 主要矛盾， 人们开始着手研究低于6 4 k b i v s 的编码 算法， 并由c c i tt 在1 9 8 4 年通过了3 2 k b i t / s a d p c m语音编码g . 7 2 1 建议， 它 不仅可以达到p c m相同的语音质量而且具有更优良 的抗误码性能， 广泛应用于 无绳电 话，卫星，海缆及数字语音插空设备以 及可变速率编码器中。1 9 8 6年， c c i tt 对g . 7 2 1 建议进行了适当的修正， 使其更趋于使用化。 1 9 8 8 年， 在g . 7 2 1 的基础上， 将速率扩展到2 4 k b i t / s , 4 0 k b i i / s ， 形成了g . 7 2 3 标准. 1 9 9 0 年， i t u 将g . 7 2 1 和g . 7 2 3 合并，并进一步将速率扩展到了1 6 k b i u s ，形成了g . 7 2 6 标 准。 g . 7 2 6 标准算法简单， 延迟低， 经过多次转接仍然能保证质量， 在数字无绳 电话中，网络通信中得到了 广泛的应用。 随后，i i i ) 于 1 9 9 2年公布 l b k b / s 低延迟码激励线性预测 ( l d - c e l p )的 g . 7 2 8 建议。 它以其较小的延迟、 较低的速率、 较高的性能在实际中得到广泛的 应用，例如:可视电话伴音、单路单载波卫星和海事卫星通信、数字插空设备、 存储和转发系统、语音信息录音、 数字移动无线系统、 分组化语音等， 最后共 扼代数码激励线性预测 ( c s - a c e l p )的8 k b it / s 语音编码g . 7 2 9 建议己 在1 9 9 5 年1 1 月】 t u - t s g 1 5 全会上通过，并于1 9 9 6 年6月i t u - t s g l 5 于此会议上通 第 z页 第一章 绪论 过g . 7 2 9 附件a减少复杂度的8 k b i u s c s - a c e l p语音编解码器，正式成为国际 标准。 这种编码方法延迟小， 节省8 7 . 5 % 的带宽， 可以 提供与3 2 k b i u s 的a d p c m 相同的语音质量，其音质是同档次码速率中 最优的，而且在噪声较大的环境中 也会有较好多语音质量。广泛应用于个人移动通信、低 c / n数字卫星通信、高 质量移动无线通信、存储/ 检索、分组语音和数字租用信道等领域。表 1 . 1列出 了常用的语音编码标准。 标准名称编码方法码率( k b i t/ s ) g. 7 1 1p cm 6 4 g. 7 2 1adp cm3 2 g. 7 2 2s b - a dp c m6 4 / 5 6 / 4 8 g. 7 2 3adp c m4 0 / 2 4 g. 7 2 3 . 1ce l p5 . 3 / 6 . 3 g. 7 2 6adp c m4 0 / 3 2 / 2 4 / 1 6 g. 7 2 7e mb e d d e d - adp c m4 0 / 3 2 / 2 4 / 1 6 g. 7 2 8l d- c e l p1 6 g. 7 2 9c s - ac e l p 8 表 1 . 1常用的语音编码标准 第二节课题的提出和意义 本设计的语音压缩编码主要应用在无绳电 话通信系统，因此首选的方案是 复杂度不高且压缩性能比较良 好的g . 7 2 6 a d p c m编解码。 目 前， g . 7 2 6 编解码 主要的实现方式是用d s p 来实现， 前一届师兄已 经在t ms 3 2 0 c 5 4 x 系列的d s p 上实 现了 该 编 解 码 方 案， 所 需 要的m i p s 值 为1 2 m i p s , 接 近了 商 业 上 的 使 用 标 准 ( 1 0 .8 m i p s ) ， 这种开发方式显著的优点是开发周期短， 但是有一个缺点就是 速率还是相对较慢， 在实现多通道编解码时，耗费的资源较多，实现起来比 较 困难。举例说明，t i公司的 t ms 3 2 0 c 5 4 x系列 d s p的 mi p s值最高能达到 i o o m i p s ，指令周期为i o n s ，要实现3 2 路g . 7 2 6 a d p c m编解码需要的mi p s 值至少为 1 7 2 . 8 mi p s ，这样就需要多个d s p才能够实现，a d i 公司用于语音编 解码方案的 d 2 1 8 x 系列d s p ，最高的m i p s 值为7 5 mi p s ，实现双路 d p c m 第 3页 第一章 绪论 编解码至少需要 8 m i p s ，同样单个d s p 也并不能实现3 2 路的g 7 2 6 a d p c m编 解码。 为了 解决速率问 题， 本设计采用a s i c ( a p p l i c a t i o n s p e c i fi c i n t e g r a t e d c i r c u i t ) 的方案来实现， 采用全硬件，设计一个专门的用于a d p c m编解码的体系架构， 在此基础上完成编解码。经仿真测试， 完成单路 a d p c m 编解码编码需要 2 8 5 个周期，为了便于比 较，用时钟周期取代指令周期， 将其转换成同d s p 类似的 mi p s 值，得到单路a d p c m编解码所需的m i p s 值如下: m i p s = n j s / i o 0 = 2 8 5 x 8 0 0 0 / 1 护= 2 .2 8 相当于用d s p实现方案的1 / 2 。 该系统的工作频率可以达到1 0 0 mh z ，因此完全 可以 实现3 2 路的a d p c m编解码。 通过本课题对该类算法的a s i c实现， 也为今后开发更复杂的s o c片上系统 打下基础。 第三节本文内容组织 本文第一章简述语音压缩编码的背景以及相关的标准与应用，并提出本课 题的研究意义。第二章介绍了数字i c设计的方法和设计的流程，并讨论了针对 本课题的设计流程问题。第三章介绍了a d p c m编解码算法的原理以 及g . . 7 2 6 标准的内容。第四章详细叙述了g . 7 2 6 语音编解码系统a s i c实现的具体细节， 着重放在了构架设计与r t l 设计上。 第五章叙述了g . 7 2 6 编解码系统逻辑和时 序的验证，并给出了验证的结果。 第 4亘 第三章 设计方法和设计流程 第二章设计方法与设计流程 近年来随着半导体技术的快速推进，在一片硅晶圆上可以容纳的晶体管数 目 及运行的频率不断飘升，达到了几乎每两年就增加一倍的速度，即著名的摩 尔定律( m o o r s l a w ) 。 工艺的发展也给集成电路的设计提出了 新的内容，目 前， 在宏观上， 设计朝着系 统化的 方向发 展， 即 所谓的片 上系 统 ( s y s te m o n a c h i p , s o c ) 。 与 板级系统s o b ( s y s t e m o n b o a r d ) 相比 ， s o c 可大 大提高 系 统 的性能及可靠性，降低设备重量和体积， 满足系统高速度、 低功耗、低成本和 多 媒体、 网 络 化、 移动 化的 发 展 要 求。 在 微 观 上 ， 已 经 进 入了 深亚 微 米( v e ry d e e p s u b m i c r o n ) 设计的范围，当 集成电路工艺的特征尺寸小于0 . 3 5 u m时，我们称 之为深亚微米，在深亚微米设计中，由于连线的延时与逻辑门的延时相当，会 带来时序收敛的问题，另外由于相邻连线会出现祸合现象，带来延时不规则的 变化。这些都加剧了设计的复杂性，增加了 设计的风险，对设计人员提出了更 高的要求2 ) 数字系统的设计方法和设计流程也不断随着集成电路的发展和e d a工具的 进步而推陈出新。下面讨论一些当前正在使用的设计方法。当然，在不远的将 来，设计的方法还会不断地提出或改进， 但是始终离不开一点，就是设计始终 围绕着时间，性能，面积，功耗之间进行平衡。 第一节自顶向下的设计方法和设计流程 传统芯片系统设计的方式，是采用一 种从自 底向上的一种设计方式。设计 者首先根据系统的功能要求，进行功能的 划分，细分到各个子模块，画出子模 块的真值表，然后用卡诺图方法进行逻辑化简， 得到简化的 逻辑表达式，根据 得到的逻辑表达式取选择元器件，搭建电 路板。最后完成调试。这种设计方法 和调试方法都十分困难，无法实现快速进入市场的需求，且受到设计规模的约 束，效率低下。面对日益增加的设计复杂性，这种设计方式也不能适应集成电 路的发展要求。 随着e d a工具的发展和硬件描述语言的出现，设计的方法产生了重大的变 第 5贞 第二章 设计方法和设计流程 革. 设计 者采 用 硬件描 述语 言 ( h a r d w a r e d e s c ri p t i o n l a n g u a g e ) 对系 统进 行语 言 级描述， 而不是采用传统的 逻辑图形式来 设计系统， 而且借助于e d a设计工 具，可以自 动实现从高层次的语言级的描述到低层次电路的转换，这使得自 顶 向下的设计过程得以实现。这种自 顶向下的设计方法改变了传统的设计方式， 是当前设计的主流方法。按照这种方法，根据抽象级别的不同，数字系统可划 分为若干层次，一般自 顶向 下包括系统级、 行为功能级 ( 或称算法级) 、寄存器 传输级 ( r t l ) .逻辑级、电路级等。 自 顶向 下的 设计流程可以 分为三个部分: 系统设计、 逻辑设计， 物理设计1 3 1 如图2 . 1 所示。 第 b页 第二章 设计方法和设计流程 规格制定 系统设计 算法设计 架构设计 r t l 设计 r t l 验证 逻辑设计 逻辑综合 门级验证 布 局布线 物理设计 d r c / l v s 检查 g d s i i 文件 图2 . 1 自顶向下的设计流程 2 . 1 . 1 系统设计 系统的设计是数字集成电路设计的起始阶段，也是非常重要和关键的阶段， 它直接影响着最后设计芯片的功能、面积、功耗、稳定性等一系列问题。因此， 第 7页 第二章 设计方法和设计流程 完美的系统设计是芯片成功的第一步，也是关键一步。主要包括规格制定，算 法设计和架构设计. 1 )规格制定 创建系统的设计规格是设计的第一步。在设计系统之前，必须搞清系统的 设计需求，明 确系统所要完成的功能，以 及 相关的性能参数。 2 )算法设计 设计和优化芯片中所使用的算法， 对于通信， 音频，视频处理这些包含大 量数字信号处理的系统，算法的设计尤为重要。一般采用高级语言 ( 如 c ， m a t l a b ) 来对算法建模和仿真。 3 )架构设计 在产生出初步的算法后，需要选择或设计一个能够实现这一算法的软硬件 架构，其实质就是将系统的功能模型映射为实现架构的过程。为了 得到一个性 价比最优的架构，需要对多个不同的架构模型进行比较和论证，挑选出最合适 的方案。可以说架构设计是整个芯片设计成功的关键。 架构设计是一个逐步细化的过程。包含软硬件划分，功能模块的划分，数 据通路和控制通路结构以及互连方式的设计. 软硬件划分主要使用于同时包含 软件和硬件的系统。功能模块的划分， 将系统划分为不同的功能模块，每一个 功能都映射到一个模块，同时还需要确定 模块之间的相互关系。数据通路和控 制通路结构是建立系统的基础，数据通路的设计包括处理数据类型分析、处理 单元的划分以 及处理单元之间的关联程度等。 控制通路是数据通路上数据传输 的控制单元，用于协调数据处理单元之间的 关系。 控制通路的设计主要包括数 据的调度、数据的处理算法和正确的时序安排等。 2 . 1 .2 逻辑设计 在构架设计完成后，接下来就是进行模块级的逻辑设计。 逻辑设计主要包 括r t l设计， r t l验证，逻辑综合，门级验证。 1 ) r t l设计 r t l设计是通过硬件描述语言对上一阶段得到的各个功能模块进行描述。 现 阶段主 要 用v e ri l o g 与v h d l 语言 进行r t l 的 设计。 在设计 过 程中 ， 要 考 虑 到性能，面积，可测性，重用性等诸多因素，这不仅需要联系前阶段的设计规 第 8 页 第二章 设计方法和设计流程 格，也要考虑到后期测试的问题。不同风格的r t l代码会产生不同的效果，在 描述电 路时，应认真考虑到设计的风格。比 如， r t l代码会出 现仿真和综合后 的仿真不一致的情形， 这时就应该检查代码的敏感列表以及综合指示语句。 2 ) r t l验证 作为系统的功能仿真的一部分，r t l验证是验证功能正确性的重要手段， 是一个用来表明设计的意图与设计的实现是否相一致的过程。首先根据设计规 格设计测试用例，然后根据测试用例设计相应的激励和标准输出，在仿真器上 进行仿真，通过接口 模块，在仿真过程中把激励数据送入r t l设计模型， 最后 把r t l设计的输出同标准的输出结果进行比较，从而验证r t l设计的正确性。 如今的r t l验证是整个设计过程中，最费时的一个步骤。可以从两个方面 缩短r t l验证的时间，一个是并行化，所谓的并行化就是编写测试基准可以多 人共同进行，且可以与r t l设计并行进行，另一个是自 动化，所谓的自 动化是 指在验证过程中，尽量减少人的干预。 r t l 验证也需要专门的工具， 如c a d e n c e 公司 的n c ee s im , s y n o p s y s 公 司 的v c s , m o d e l tec h 公 司 的m o d e l s im o 3 )逻辑综合 在r t l验证完成之后， 需要将r t l代码转换成电路图的结构，即使用芯片 制造商提供的或者自己 设计的基本电路单元 ( 综合库) 来实现r t l代码的电路 功能，这个过程就是逻辑综合。综合的过程可以细分为三个步骤:转译 ( t r a n s l a t i o n ) 、 优化 o p t i m i z a t i o n ) 、 映 射 ( m a p p i n g ) 。 转译是 读 入r t l 级描 述，将语言转化为每条语句对应的功能块以及功能块之间的拓扑结构，不作任 何的逻辑重组和优化。 优化是基于所施加的一定的时序和面积约束条件，综合 器按照一定的算法对转译的结果作逻辑重组和优化。映射是根据所施加的一定 的时序和面积的 约束条件， 综合工具从目 标工艺库 ( t a r g e t t e c h n o lo g y ) 中 搜寻 符合条件的单元来构成实际电路。 在进行逻辑综合时，经常需要考虑到如下的因素:选择何种综合策略，选 择何种连线负载模型 ( w i r e l o a d m o d e l ) ，如何才能得到最少的面积，如何才能 得到最好的性能。 逻辑综合需要专门 的工具， 目 前常用的 是s y n o p s y s 公司的d e s i g n c o m p il e r . 4 )门级验证 门级验证是对综合产生的门级网表进行功能和时序的验证，可以采用门级 仿真，静态时序分析，以及形式验证等手段。 第 ，页 第二章 设计方法和设计流程 门级仿真就是将综合得到的网表文件和时序信息与前面在r t l验证中所用 到的测试基准 ( t e s t b e n c h )连接到一起， 借助于仿真工具，就可以进行门级的 仿真。门 级仿真可以 验证功能和时序，优点是直观清楚，但是存在覆盖率不高， 且耗时长的缺点。 静态时序分析是检查系统时序是否满足要求的重要手段，解决了门级仿真 中时序覆盖率不高的缺点，而且速度非常快。分析的过程分为三步，第一步是 将整 个 设 计 按 照 不同 的 时 钟 域 ( p a t h g r o u p ) 分 解为 时 序 路 径 ( t i m i n g p a t h ) 。 时 序路径就是一个点到另一个点的数据通路， 起点是输入端口或者寄存器的时钟 输入端，终点是输出端口或者寄存器的数据输入端。第二步是计算每个路径上 的延时。第三步就是检查路径时序约束是否满足。路径的约束主要是指建立时 间与保持时间的约束。 分析的工具为s y n o p s y s 公司的p r i m e t i m e . 形式验证是用数学的方法来完备得验证电路功能与设计规范是否一致的过 程。在这个地方可以用来比较r t l设计与门级网表的功能是否一致，无需激励 向量，而且覆盖率高。需要说明，形式验证只能保证两个设计的一致性，而不 能保证设计本身的正确性，因此，形式验证无法取代r t l验证，但是可以 取代 门级仿真. 验证的工具是f o r m a l i ty . 2 . 1 . 3 物理设计 数字系统的物理设计主要目的是在于将c e l l 组成芯片上真正的电路， 最终生 成生产用的 版图。 可以 分为项层规划 ( fl o o r p l a n n i n g ) 和布局布线 ( p l a c e m e n t 其次他们还希望 这种语言成为一种标准，使之在 v h s i c计划中每个成员，能够按照标准的格式 向别的成员 提供设计。 1 9 8 6 年， v h d l 被 建议作 为i e e e 标准， 经过多次 更改后， 直到1 9 8 7 年 1 2 月， 它才被接纳为i e e e i 0 7 6 标准。 该标准 经过不断完善 和更新， 目前的标准为i e e e 1 1 6 4 标准， 己被i c生产厂家和 e d a工具提供商所接受。当 前 几 乎 所 有的e d a 软 件， 如s y n o p s y s , m e n to r g r a p h ic s , c o m p a s s , c a d e n c e 等， 均支持该标准。 2 .2 .2 v e ri lo g h d l 语 言概 述 v e r i l o g h d l 语言就是 在应用最广泛的c语言的 基础上发 展起来的 一种硬件 描述语言， 它是由g d a ( g a t e w a y d e s i g n a u t o m a t i o n ) 公司的p h i l m o o r b y 在 1 9 8 3 年末首创的。最初只设计了 一个仿真和