（电路与系统专业论文）基于并联取小时钟结构的ECL时序电路设计研究[电路与系统专业优秀论文].pdf

摘要 本文主要讨论了三值e c l 时序电路的设计方法，提出了e c l 时序电路中一 种新型的时钟结构并联取小时钟结构，并设计了基于此种时钟结构的多种锁 存器及寄存器结构。针对时序电路设计，提出了采用状态寄存器来设计时序电路 的概念。 论文首先讲述了e c l 电路的工作原理和电路特性，介绍了前人对e c l 电路设 计理论所做出的改善，重点介绍了基于限加一取小结构的e c l 电路c a d 算法，并 对该算法进行了补充和完善。 随后，论文以限加一取小结构的e c l 电路c a d 算法为基础，讨论了d 锁存器 的工作特点，设计出了具有并联取小时钟结构的d 锁存器。并应用这种时钟结构 进行了三值t 锁存器、三值主从型d 触发器以及二值d 锁存器的设计，对电路进 行了p s p i c e 仿真。并分析了这种结构与传统串联时钟控制结构的工作原理的不 同及优势所在。 接着，论文分析了时序电路组合逻辑和时序电路部分的行为，应用状态寄存 器的概念来设计电路，说明了时序电路的设计与具体触发器选型无关，并采用基 于并联取小时钟结构的触发器模块来设计电路，并设计了适合e c l 电路特点的倒 序状态分配方式。这种设计方法可以充分优化电路，简化电路结构。并以环形计 数器和三值控制器为例，讲述了电路的具体设计过程。 关键词：e c l 电路；多值逻辑；开关级设计；时序电路；时钟结构；d 型锁存 器；状态寄存器；倒序状态分配 a bs t r a c t i nt h i sd i s s e r t a t i o n ，w em a i n l yd i s c u s s e dt h ed e s i g nm e t h o do ft e r n a r ye c l s e q u e n t i a l c i r c u i t s t h en e wc l o c k s t r u c t u r e 一p a r a l l e l - o r c l o c ks t r u c t u r ew a s p r e s e n t e dt od e s i g nd i f f e r e n tt y p e so fl a t c h e sa n dt r i g g e r s a l s o ，w eu s et h es t a t e t r i g g e rt od e s i g ns e q u e n t i a lc i r c u i t s f i r s t ，a f t e ra n a l y z i n gi t sp r i n c i p l ea n de l e c t r i cc h a r a c t e r , w ei n t r o d u c e dt h ef o r m e r i m p r o v e m e n ta b o u tt h ee c lc i r c u i t s ，e s p e c i a l l yt h ea l g o r i t h mo fs w i t c hl e v e le c l c i r c u i t sd e s i g nc h a r a c t e r i z e db yt h eb o u n d a r y _ a d d i t i o n m i n i m i z a t i o ns t r u c t u r e ，a n d c o m p l e m e n t e dt h ea l g o r i t h m t h e n ，b a s e do nt h ea l g o r i t h mo fs w i t c hl e v e le c lc i r c u i t sd e s i g nc h a r a c t e r i z e d b yt h eb o u n d a r y _ a d d i t i o n m i n i m i z a t i o ns t r u c t u r e ，w ea n a l y z e dt h ec h a r a c t e r i s t i co f t h edl a t c h ，a n dd e s i g n e dt h en e wt e r n a r ydl a t c hw i t ht h ep a r a l l e l - o rc l o c ks t r u c t u r e w ea l s od e s i g n e dt h et e m a r ytl a t c h ，t e r n a r yp r i n c i p a la n ds u b o r d i n a t et r i g g e ra n d d u p l i c a t edl a t c h ，a n dg a v et h ep s p i c es i m u l a t i o n s t h ed i f f e r e n c eo fp r i n c i p l e b e t w e e nt h en e wa n do l dc l o c ks t r u c t u r ew a sa n a l y z e dt h e n a tl a s t ，t h eb e h a v i o ro ft h es e q u e n t i a lc i r c u i t sw a sa n a l y z e d ，a n dt h es t a t et r i g g e r w a su s e dt od e s i g nt h es e q u e n t i a lc i r c u i t s t h es e q u e n t i a lc i r c u i t sw e r ed e s i g n e db a s e d t h ep a r a l l e l - o rc l o c ks t r u c t u r e t h ei s s u e si nt h ef l o w , f o re x a m p l e ，t h er e v e r s es t a t e c o d i n gw e r ea n a l y z e dt oc o m p a r et h ed i f f e r e n c eb e t w e e nt h en e wa n do l dd e s i g n m e t h o d ，t h e nt h ed e s i g nf l o ww a sd e s c r i b e db ye x a m p l e s 。 k e yw o r d s ：e c lc i r c u i t s ；m u l t i v a l u e dl o g i c ；s e q u e n t i a lc i r c u i t ；s w i t c hl e v e l ；c l o c k s t r u c t u r e ；dl a t c h ；s t a t et r i g g e r ；r e v e r s es t a t ec o d i n g 第一章绪论 二值信号( 0 ，1 ) 被广泛的应用在传统数字电路中，它容易实现信号的识别及 生成，有最简单的电路结构，最强的抗干扰能力，最可靠的工作性能。但是它携 带数字量少，相应空间和时间利用率低n 1 。为了解决这个问题，1 9 2 1 年由p o s t t 2 j 提出第一个对任何基数均满足完备性的代数系统，以后又以此为基础逐渐发展成 为多值格代数。从7 0 年代起国际上已经对多值逻辑进行了有组织的系统研究， 并取得了一系列成就“1 ，多值逻辑的研究受到国内外的广泛关注与重视，对于 多值逻辑的研究具有非常广泛的意义。 e c l ( e m i t t e r c o u p l e dl o g i c ) 电路，即射极耦合逻辑电路，是一种非饱和型 数字逻辑电路砖1 。由于晶体管工作在非饱和态，消除了限制速度提高的晶体管存 储时间，e c l 电路具有很高的工作速度，平均延迟时间可达到几个毫微秒甚至亚 毫微秒数量级哺1 ，在超高速数字系统中具有广泛的应用。 基于以上多值逻辑与e c l 电路的优点，对多值e c l 电路的研究一直受到广泛 的重视。本章将首先阐述多值逻辑及e c l 电路设计的研究意义、研究动向、研究 现状，然后介绍本文的研究内容及章节安排。 1 1 多值逻辑的研究意义及现状 “多值”是指数字信号的取值数比传统的取值数2 多的情况。数字信号取值 数的选择标准是要求相应的数字电路结构简单、工作可靠、成本低。二值信号被 认为是电路结构最简单，工作最可靠，抗干扰能力最强，并且可以充分利用数字 电路开关元件的二种开关状态，使得电路设计容易实现。因此，二值逻辑在理论 及实践上均己成熟，而多值逻辑在电子技术中的应用还远没有二值逻辑这么普 遍。 但是由于多值逻辑具有许多独特的优势和广泛的应用前景，越来越收到国际 学术界的关注4 ，瑚3 ，多值逻辑的优势在于渔1 0 3 ： 多值逻辑的结构形式远比二值逻辑丰富，可以携带更多的信息量，从而更好 地解决使用二值逻辑不易解决的问题。 多值数字系统的信息密度高。应用多值逻辑进行大规模集成数字系统设计可 以大大节省基片面积。 多值逻辑可以解决大规模、超大规模集成电路发展中功能和体积之间的矛 盾。功能日益增强要求增加引线数，体积日益缩小要求减少引线数，二值逻辑已 经很难解决这个问题。 应用多值逻辑的硬件系统相互连接的复杂性降低，单位面积的数据处理能力 增强，外部信号变换容易，硬件系统的复杂性得到了降低。 多值逻辑的研究历史及现状也是我们应该关注的问题。多值逻辑有两个研究 方向：第一个是多值数学理论；另一个为多值电路设计，传统的做法是遵循现 成的二值集成电路族进行研究。由吴训威提出的适用于多值电路的开关级设计可 以直接利用晶体管元件来设计电路，为多值电路的研究带来了新的发展方向。开 关级设计针对不同类型的电路有不同的设计理论，主要有针对c m o s 电路的传输 电压开关理论，针对n m o s 和t t l 电路的限幅电压开关理论，针对e c l 电路的差 动电流开关理论，针对1 2 l 电路的接地电流开关理论n 1 。目前多值电路的研究方 向还有神经m o s ( v m o s ) ，多值b i m o s 电路，多值动态电路等。近年来，多值逻辑 的发展趋势主要有四个方向呻1 ： 理论研究的范围更广泛，并向纵深发展。最早对哲学、形式逻辑、代数理论 研究，目前发展到对开关理论、逻辑设计以及工程应用等方面进行研究。 多值电路的发展迅速，已经有不少多值器件进入实用阶段。例如1 2 l 及e c l 四值全加器、乘法器及计数器。 对多值逻辑的应用研究范围日益扩大，其中，重点研究方向是：多值与二值 混合系统的研究、多值数字系统的研究、以及在二值数字系统中采用多值逻辑技 术。 多值逻辑里面的一个重要课题是提高速度、降低功耗。其中e c l ( 射极耦合 逻辑) 电路是一种最快的双极型电路。 在多值逻辑的研究中，针对三值及四值电路的研究颇为重要，并且极具意义 和前景。这是因为根据r i c h a r d s 1 提出处理某定量信息( n ) 的电路复杂性或成本 ( c ) 的计算公式，取值数为3 可能是最好的选择，可能导致最简单的电路结构。 4 1 2 多值e c l 时序电路研究现状 在大规模集成电路中，人们普遍采用m o s 管作为集成元件n 引，特别是近2 0 年内c m o s 电路得到了惊人的发展，占据了大部分的应用场合。但是c m o s 电路的 速度相对较慢，驱动能力弱，在一些要求高速大驱动的场合，如光接口、高速开 关与无线通信、高速数据传输、高速存储器等场合，c m o s 电路的应用会受到限 制。而e c l 电路的高速度、大驱动能力使其在高速数字电路领域得到广泛应用n 副。 与c i o s 电路相比，e c l 电路具有以下优点： 实现同样的逻辑功能，e c l 电路所用的门数几乎是静态c m o s 电路所用门数 的一半1 2 1 4 15 | 。 e c l 电路具有高的开关速度，这是因为e c l 电路逻辑摆幅较小，电路从一种 状态过渡到另一种状态的时候，对寄生电容的充放电时间减少。摆幅减小对降低 电路的功耗也是有利的隋1 。 e c l 电路具有互补的输出，可以同时获得两种逻辑电平，这将大大简化逻辑 系统的设计。 e c l 电路中组成差分对的两个晶体管分别工作于截止区和线性区，并且e c l 电路的输出摆幅比电源电压小的多，因此它的功耗主要是直流功耗，不随电路的 工作频率增加。c m o s 电路则相反，当工作频率超过一定值后，e c l 电路的功耗低 于c m o s 电路的功耗n 0 。 因此，随着近年来大型高速熟悉系统的发展，e c l 电路的应用日益广泛。为 了适应这些数字系统的需要，人们对普通e c l 电路进行了多方面的改进，使其在 电路的集成度以及功耗方面得到了很大的改善n 引，归纳起来有以下三类： 第一类是仍保持普通e c l 电路的逻辑摆幅和电源电压，就温度、速度及其他 方面的性能进行改善n6 1 。如对参考源电路和恒流源电路的改进；基本逻辑门电路 中的温度补偿结构等。 第二类是简化电路结构，降低逻辑摆幅和电源电压，降低功耗，提高电路的 封装密度和速度，以适应高速、低功耗、大规模集成方面的需要n 6 1 。其中包括： 对工艺改进；对驱动电路改进，降低电源电压，实现在较小的驱动电流下提高 e c l 电路的速度；减化电路结构，减少逻辑摆幅；对电路结构进行变换，如串联 开关变换成并联开关的技术，使e c l 电路可以工作在更低的电源电压下n 7 。 第三类是多值e c l 电路的研究。这是e c l 电路研究的一个重要分支和发展。 时序电路是电路设计中非常重要的一部分，与组合电路相比，时序电路的输 出不仅与电路现状态的外输入有关，还与电路过去的状态有关，这就要求电路中 有存储单元，并且有通过存储单元到电路输入端的反馈电路。寻找合适而不复杂 的存储单元一直是多值逻辑实用化的一项关键研究，其中多值e c l 触发器的设计 成功与否关系到能否设计出高速多值电路。 传统的触发器设计是以门电路为基本结构单元，并为上升到开关级设计的高 度。例如传统的三值d 型触发器的一种结构如图1 2 1 所示n 1 ： 图1 2 1 基于r s 基本触发器的d 型锁存器 被认为是逻辑功能最强的三值j k l 触发器也是基于这种门设计的思想。对于 e c l 电路来说，实现上图这种结构是比较复杂的，不能体现出e c l 电路特有的性 质。 三值时序电路的设计过程为：首先分析题意，建立输入输出的状态表与状 态图，这是其中关键的步，进而确定所需触发器的个数k 。在采用三值触发器 的情况下，k 个三值触发器可组合表示3 。个状态，为表示，个状态所需的最少触 发器数应满足如下关系： 3 ， 3 扛1 ( 1 1 1 ) 然后建立，个状态与这3 。个可表示状态之间的对应关系，即状态安排，这就 给出了以各外输入及触发器的现态为变量，而以外输出及触发器的次态为函数的 函数关系。根据所选触发器的逻辑功能，便可进一步求得各触发器激励输入的函 数关系。这个过程与二值时序电路的设计过程是完全相同的。所设计的时序电路 要求逻辑功能正确，并且要求使用元件最少与成本最低。体现在电路中就是要求 触发器数量少，并且组合电路部分所用门电路元件最少。 6 1 3 论文的研究重点以及章节安排 由于e c l 电路工作在不饱和状态，在高速数字电路中具有重要的研究地位。 在以往的多值逻辑电路设计中，存在源于多值格代数系统的b i t l o n 结构的网难， 影响到它的实用化过程。由吴训威教授等提出的开关级设计理论，具体到e c l 电路是差动电流开关理论，在一定程度上解决了这个问题。但是目前的研究成果 多集中在基本门电路的开关级实现上，如取大、取小、模运算、阂运算以及三值 基本触发器等，并多采用人工设计，需要依靠经验，具有很大的技巧性和偶然性。 对于一般的任意多值逻辑函数，如何化简综合尚无明确的解决方案。在时序电路 设计中，同时存在这个问题。因此对于开关级设计理论，还有待进一步深入系统 地研究。 对于多变量逻辑系统，若再使用手工设计方法，工作量将会非常大并且易出 错。研究计算机辅助设计方法将十分必要。文献 1 8 中基于e c l 电路限加一取小 结构的逻辑函数化简及电路综合的算法基本可以实现组合逻辑电路的计算机辅 助设计，它引入矩阵形式来表示电路的输出函数，定义了适用于e c l 电路设计的 矩阵运算，并分析了矩阵的可限加分解性，函数的凸性等特性，通过矩阵变换将 多值逻辑函数分解为适合e c l 电路实现的子函数，从而得到相应电路。 时序电路设计是多值电路设计中极为重要的一部分，以往多值时序电路的设 计多集中在设计具有更强逻辑功能的触发器，在此基础上再设计其他时序电路， 目前三值时序电路设计中常常使用逻辑功能最强的三值j k l 触发器。并且，以 往的触发器为门级设计，结构复杂，不能充分体现开关级设计的优势。为此，本 文将考察时序电路的开关级设计，设计更符合时序电路特点的时序模块，并应用 计算机辅助算法，探讨设计过程中需要改进的问题。从而优化电路结构，增强设 计的速度和准确性，提高数字逻辑系统设计的质量，降低成本。 本文第一章介绍了多值电路的研究意义及发展现状，指出多值电路与传统的 二值电路相比所具有的优势，并指出三值电路研究的重要意义。同时介绍了e c l 电路及多值e c l 触发器的研究现状，研究e c l 电路的重要性及其发展趋势。 第二章介绍了开关信号理论及适用于e c l 电路设计的差动电流开关理论，用 以指导后面的e c l 电路研究。并介绍了在多值e c l 电路理论方面前人的研究成果， 主要有e c l 的互补对偶理论以及对称输入输出差动电流开关理论。 触歹，镀雾 硕士毕业论文 基于并联取小时钟结构的e c l 时序电路设计研究 第三章介绍了基于限加一取小结构的e c l 组合电路计算机辅助算法，其中包 括：e c l 电路限加一取小物理结构的特点，函数的矩阵表示及矩阵运算，函数的 特性，以及行( 列) 扩充算法等。并对该算法进行了改进和推广。 第四章以限加一取小结构的e c l 组合电路的c a d 算法为基础，设计出具有并 联取小时钟结构的开关级d 锁存器，这种结构避免了开关的串联，从而可以降低 电源电压及功耗，并可以简化参考电平。并进行了其他类型锁存器及触发器的设 计，给出电路结构及p s p i c e 模拟结果。 第五章分析了时序电路中组合逻辑和时序电路部分的行为，应用状态寄存器 的概念来设计电路，说明了时序电路的设计与具体触发器选型无关，并采用基于 并联取小时钟结构的触发器模块来设计电路，并设计了适合e c l 电路特点的倒序 状态分配方式。这种设计方法可以充分优化电路，简化电路结构。并以环形计数 器和三值控制器为例，讲述了电路的具体设计过程。 第六章为整篇论文做出总结，并对因为时间及篇幅的原因未讨论的部分进行 展望，以期待后续工作的完成。 第二章差动电流开关理论 在进行多值逻辑研究的时候，如果继续应用基于格代数的设计方法，就会出 现b i t l o n 结构，并且多值门电路内部结构较二值电路复杂的多，从而多值信号 可以携带更多信息量的优势在电路中得不到体现。这是因为格代数( 包括布尔代 数) 系统中变量只描写信号的取值，运算只描写对信号的门级处理，它们明显忽 略了开关的存在。由吴训威教授等人提出的开关信号理论可以很好地解决这个 问题，建立了一种既描写信号又描写开关的代数系统，可以跳过门电路，直接以 晶体管为构造单元来设计电路，充分利用元件的逻辑功能。 这一章我们就简单的介绍开关信号理论及适合二值及多值e c l 电路的差动 电流开关理论。 2 1 差动电流开关理论 传统的数字电路设计都是以门电路作为基本构造单元的，但研究表明最好的 电路设计应该是以管子作为基本单元，即管子级设计，也称为开关级设计。开关 信号理论即是指导数字电路开关级设计的电路设计新理论，在这一理论中有两类 变量：开关变量和信号变量，相应地分别建立了开关代数和信号代数系统，这 二类代数系统又可以用二类结联运算互相联结。下面分别介绍： 1 开关变量和开关代数 用口，y 表示开关变量，取其值为开关的通断二个状态，用t 、f 表示 它用于描写电路中晶体管开关元件的通与断二种相反状态。与开关变量有关的基 本运算为与、或、非，它们定义如下： 与磷州= ： ，篙 叫) 或旃州= ：篆亏 仁m ， 9 勰歹，碧 硕士毕业论文 基于并联取小时钟结构的e c l 时序电路设计研窄 非运算痞嚣； ( 2 1 3 ) 与、或运算分别描写开关串联、并联，非运算描写二种开关状态的相反关系。 由此建立的代数系统即为传统的开关代数。 2 信号变量和信号代数 用x ，y ，z 表示信号变量，它们取值为0 ，l ，2 ，m 一1 ，用于表示电路 中m 种电学信号，它们有明确的数值意义，可以进行比较。电路对数字信号的检 测是通过输入信号与阈值比较来作出的，检测阈居于相邻的二种信号值之间，并 记为t ，t e o 5 ，1 5 ，m - 1 5 ) ，即存在m 一1 个检测阈。与信号变量有关的基本 运算为取小，取大，及文字运算。它们的定义如下： 取小运算：x n y = m i n ( x ，y )( 2 1 4 ) 取大运算：x u y = m a x ( x ，y )( 2 1 5 ) 文字运算：吖= 【m 。，- 1 , o ( x m 3 ( 2 1 6 ) 由以上三种基本运算建立的代数系统称为信号代数，此外尚可引入补运算： j | 、运算： x = ( m 一1 ) 一x( 2 1 7 ) 式中“一”为算术减运算。 由于数字电路中元件的开关状态与信号之间相互联系、相互作用，因此，开 关代数与信号代数之间存在着结联运算，用于描写开关与信号之间的相互作用。 3 结联运算i 它描写信号控制元件开关状态的物理过程。这里引入二种阈比较运算。 高阈运算： r 工= 歹，爱三3 c 2 8 ， 低阂运算： 一= ；j 二? c 2 - 9 ， 与阈运算有关的主要性质有： p 2 2 。一t x ( 2 1 1 0 ) i 。x = x 。= x 1 0 x t lo x t 2 ，- x m i n ( t ，l , t 劲(2111)tl l z n + x “= x ”“( , t 2 ) 、 p 。5 = 止k ( 2 1 12 )n(tl i 1 x + 2 石= m j , t 2 ) x 、7 p y ，= ? w ) f ， ( 2 1 1 3 ) k + y = ( x n y ) 、 ，t xt ，y = t w ) 、 ( 2 1 1 4 ) i 。x + fy = t ( x n y ) 、 7 j2 ，翌 t o 5 ，1 5 ，旷1 5 ) ( 2 1 1 5 ) = x ( t ) 。 式2 1 1 5 为换阈公式，不仪闽值t 换了位置，且可取任意值。 4 联结运算i i 它描写元件的开关状态控制信号的传输与形成过程。由于它与具体电路族中 开关元件控制信号的传输与形成的物理过程有关，因此要按不同的电路族进行讨 论，在e c l 电路族中表现为差动电流开关理论。 1 差动开关运算 根据e c l 电路工作特点，适合于e c l 数字电路开关级设计的结联运算i i ，可 定义为差动开关运算。 差动开关磷全譬 箩篡 亿2 与差动开关运算有关的性质主要有： 重复律：x 口口= z 陟口( 2 2 2 ) 串联控制律：z 口p = x ( 口)( 2 2 3 ) 取小运算：x n y 全m i n ( x ，y ) ( 2 2 4 ) 与取小运算有关的主要公式为： ( 石口) n ( y 口) = ( x n y ) 睁口( 2 2 5 ) o 胗口) n ( x ) = 石胗( 伽夕)( 2 2 。6 ) 取大运算：x uy 全m a x ( x ，y ) ( 2 2 7 ) 与取大运算有关的主要公式为： ( x 口) u ( y 口) = ( x u y ) 口 ( 2 2 8 ) ( x 口) u ( x ) = x ( o r + )( 2 2 9 ) 电流开关麟心皇墨孑：三2 叫。， 限加运算：x u y 会( x & y ) n 2 ( 2 2 1 1 ) 这里表示算术和。 根据上述运算定义和性质，任意多值函数可有其规范展开式。以单变量三值 函数为例，其差动开关运算展开式为： f ( x ) = f ( o 沙x o 5 ue f ( 1 少( o jx x 1 。5 ) u 厂( 2 少1 5x 】( 2 2 12 ) 因为上式各项是彼此分离的，所以式中取大运算u 可用限加运算u 或求和运 算& 代替，如式( 2 2 1 3 ) ，( 2 2 1 4 ) 式所示： f ( x ) = f ( o 涉x o 5 】+ t 2 j f ( 1 少( n 5 x j f l 5 ) u 厂( 2 少1 5x 】( 2 2 1 3 ) ( 石) = f ( o 少x o 5 & ( 1 少( o 5x x 1 5 ) & 厂( 2 p l 5x ( 2 2 14 ) 用反演的方法和d em o r g a n 定理对( 3 2 1 2 ) 式作用，得到以下规范展开： f ( x ) = i f ( 0 ) u 2 宰x o 5 n f ( 1 ) u 2 霉( o 5 工+ 1 5x ) n f ( 2 ) u 2 宰z ”( 2 2 1 5 ) 2 2 三值e c i 差动电流开关理论的改进 随着大型高速数字系统的发展，e c l 电路的应用也日益广泛。为了适应各种 数字系统的需要，充分发挥e c l 电路本身的优势，人们对普通e c l 电路做了许多 改进，主要有：保持e c l 电路的逻辑摆幅和电源电压，就温度、速度及其他方面 性能进行改进n6 | ；另一类是简化电路结构，降低逻辑摆幅和电源电压，提高电路 的封装密度和速度，以适应高速、大规模集成方面的需要6 1 。 以上几种改进和发展的e c l 电路类型均是针对传统的二值逻辑的，而对于多 值e c l 电路及其开关理论的改进和发展，主要有互补对偶结构多值e c l 电路n 9 2 州 和对称输入输出结构e c l 电路心1 2 引。下面我们分别介绍这两种电路结构及相应的 1 2 差动电流开关理论的改进。 1 互补对偶e c l 电路 差动晶体管对是e c l 电路的最基本元素，由于差动晶体管对似一个单刀双掷 电流开关，它的开关状态由输入信号与参考电平的比较决定，因而差动电流开关 理论是适合e c l 电路开关级设计的。晶体管对两个管子的开关状态非关即开，始 终处于一个互补对偶的状态，所以从逻辑角度来说，e c l 电路是一个互补逻辑类 型，这是e c l 电路其中一个有用的特性。基于这个特性，在组合电路中的研究表 明，实现同样的逻辑功能，e c l 电路用的门数几乎是静态c m o s 电路所用门数的 一半阳1 。在时序电路的研究中，我们也可以充分利用e c l 电路的互补对偶特性， 来实现电路的最优化和最简化。 描述e c l 电路开关变量与三值信号变量相互关系的差动电流开关运算如下 式所示：工口皇j x 矿萨丁 ( 2 3 。1 ) 0 ( i fa - = f ) 上式中口为开关变量，它有两种值：开即晶体管导通( 用t 表示) ，关即晶 体管截止( 用f 表示) 。x 则为三值信号变量。每一个差动晶体管对始终处在一 个导通一个截止的状态，如果用口和分别表示一个晶体管对的两个耦合三极管 的开关状态，那么如果a = t ，则= f ；如果口= f ，则= t 。所以可以从晶体 管对这一个整体出发来描述它的差动电流开关运算如下所示： x 【口，】= i x , 爿孑：三： ( 2 3 2 ) 式子2 3 2 用两个开关变量组成的数列 口，仞来表示e c l 电路中最基本单元 晶体管对的开关变量。式2 3 2 表示出了晶体管对的输出始终处于互补对偶状 态。由式3 1 2 也可以看出，晶体管对的两个开关变量是不独立的，每个开关变 量都存在和它互补对偶的开关变量。基于e c l 电路的互补对偶特性，每一个晶体 管对的集电极输出是互补对偶的，所以应用互补对偶结构的e c l 电路的输出也是 互补对偶的。以上介绍的即为互补对偶结构e c l 电路的基本思想。 2 对称输入输出e c l 电路 单输入三值电路的逻辑值( o ，1 ，2 ) 所对应的参考电平为( 0 5 ，1 5 ) ，当 输入信号工小于参考电平0 5 时可以确定逻辑值o ，当输入信号z 介于参考电平 0 5 和1 5 之间时可以确定逻辑值1 ，当输入信号x 大于参考电平1 5 时可以确 定逻辑值2 。 若采用互补的两个对称信号( 工，x ) 来表示三值逻辑，则当输入信号x 小 于参考电平0 5 时可以确定逻辑值0 ，当输入信号x 和x 均大于参考电平o 5 时 可以确定逻辑值1 ，当输入信号石小于参考电平0 5 时可以确定逻辑值2 。这样 电路中可以只有一个参考电平0 5 ，减少了参考电压的数目，多级连接时可降低 电源电压绝对值。在一定程度上降低功耗，同时也可以简化电路。 在数字电路中，最节省、质量最好的逻辑设计是以晶体管开关元件为结构单 位的开关级设计1 。在单输入多值e c l 系统中，开关信号理论及差动电流开关理 论的应用使设计任意多值e c l 电路变的方便。在对称输入输出e c l 电路中同样可 以应用适合e c l 电路的差动电流开关理论，以三值电路为例，对于任意函数( 工) ， 其单输入差动开关运算展开式为： f ( x ) = 厂( o 抄工o 5 u ( 1 珍( n 5 工x 1 5 ) u 厂( 2 抄“5x 】 ( 2 3 3 ) 对称输入输出差动开关运算展开式为： 厂( x ) = ( o ) p 工。5 u 厂( 1 ) ( x ；) 】u 厂( 2 ) x - - o 一】 ( 2 3 4 ) 这样可使得对称输入输出e c l 电路具备基本的设计方法。应用其开关级函数 可以设计任意对称输入输出多值e c l 电路。 根据e c l 电路功耗的表示方法可以看出降低多值电路功耗的方法主要有减 少参考电平数量，降低电源电压和输出逻辑摆幅。同时，对于e c l 电路来说电源 电压绝对值随参考电平个数的增加而有较大幅度的增长畸1 。考虑到降低逻辑摆幅 会减少抗干扰能力，故这种方法主要是通过降低电源电压，即尽量使用较少的参 考源的方法设计电路。 1 4 渤歹，藏蓼 硕上毕业论文基于并联取小时钟结构的e c l 时序电路设计研究 第三章三值e c l 组合电路c a d 算法基础 由于具有很高的运算速度，e c l 电路在高速数字系统中具有广泛的应用。目 前有关e c l 差动电流开关的研究成果多集中在基本门电路的开关级设计实现上， 例如取大、取小、阈运算等，并多采用经验设计。对于多变量任意逻辑函数的电 路实现，特别是在进行大规模集成电路设计时，如继续采用经验设计，设计难度 将大大增加，并且不能保证得到最佳的差动电流开关表达式，从而无法得到理想 的e c l 电路实现。 本章将介绍三值e c l 组合电路的c a d 算法n 8 7 1 ，这种方法基于e c l 电路限加 一取小的物理结构，采用矩阵来表示多值逻辑函数，并分析总结适合e c l 电路设 计的矩阵特点，用矩阵变换来代替传统的函数分解与变换，着重解决以往电路设 计过程中过多依赖经验技巧的缺点，使设计过程有规律可循，规范易操作。 在介绍理论的同时，我们将对基于限加一取小结构的e c l 电路计算机辅助算 法进行一定程度的改进及扩充，包括：对可限加分解阵的性质进行分析及定义； 改进算法使其电路结构更简洁，从而降低电路功率；对算法的应用进行推广，探 讨其在二值电路设计中的应用。 3 1e c l 电路的限加- 取小模型 e c l 电路的基本结构是一对差动晶体管，可用电流一电压混合表示瞳3 1 。每个 晶体管对至少可实现一个e c l 差动电流开关x 0 c ，n 个晶体管对的集电极电流 通过电阻串联网络限加；产生的集电极电位通过射极跟随器网络进行负逻辑下的 取小运算，即下图的电路模型： 图3 1 1e c l 电路的限加取小结构 e c l 差动电流开关运算可表示为： a全仁，(ifa=t、)x ( 3 1 - 1 ) a = ( 3 1 1 1 1 0( i f i x = f ) 、7 限加、取小运算可分别表示为： x | iy = o & y ) n 2 ( 3 1 2 ) x f ly 全m i n ( x , y ) ( 3 1 3 ) 根据上面的电路模型，如果一个多值逻辑函数可以表示成几个子函数进行取 小运算的形式，并且每个子函数可以写成多个单变量函数限加和的形式，则这个 函数可以被方便的设计成具有限加一取小结构的e c l 电路形式。 3 2 可限加分解阵及性质 3 2 1 函数的矩阵表示 卡诺图是多值逻辑函数的一种直观表示形式。使用矩阵来描述电路输出函 数，即将卡诺图中的变量名和坐标略去，按函数值的排列位置写成一个矩阵。例 如，三值两变量函数f ( x , y ) 的卡诺图及相应矩阵形式如图3 2 1 所示： 宦 图3 2 1 函数f ( x ，y ) 的卡诺图及矩阵表示 1 6 渤弘叠雾 硕上毕业论文基于并联取小时钟结构的e c l 时序电路设计研究 单变量函数可以写为 a 。，a 。，a 2 】，它表示：自变量x 取值为0 ，1 ，2 时，对应 函数值分别为a 。，a 。，a ：。对应上面两变量函数的矩阵形式，函数 a 。，a 。，a ：】，的 矩阵形式为： a o ，a l ，a 2 】。 设一个两变量函数 ) 可表示成两个单变量函数 a ，b ，c 】，、 d ，e ，f ，的限加 因为 a , b ，c 】，的取值不随另一变量y 而变化，它对应一类特殊的两变量矩阵： a a a 、f ，d ef 、 【罢b c 罢j 同理，函数 d ，e ，f y 的对应矩阵为2 【3 三f ! j 。函数o ) 可记为下 l c c c ，l d e ，= 三三弓i l 晤三f = 习u 阻e q c 3 2 2 ， 同样的，设三变量可限加分解函数厂 胆) 的第三变量函数 1 1 1 ，n ，r 】：，函数可 一”q 出 3 2 2 可限加分解阵及其性质 式： ( 3 2 3 ) 对应三值函数的限加、取小运算，定义矩阵的限加、取小运算分别为如下形 定义1 ：矩阵取小：将各矩阵相应位置的元素进行取小运算：o n x = o ，1 n i = i ， 2n x 习。 定义2 ：矩阵限加：将各矩阵相应位置的元素进行限加运算：0 吲工习， li li = 2 ，2ux - 2 。 定义3 ：函数覆盖窗：设一个函数对应的矩阵a 可以表示成几个矩阵取小的 1 7 式中：变量i 的取值范围为0 f k 。这时称月：为矩阵a 的一个函数覆盖窗。 由矩阵取小的定义可知，对于a 中的某个元素a ，每个覆盖窗相应位置的元 素或者与a 相等，或者比a 大。当覆盖窗中的某些元素与a 中对应位置元素相等 时，称覆盖窗覆盖了这些元素。 定义4 ：可限加分解阵：有些多变量函数可以用两个或多个单变量函数的限 加和表示，这类函数称为可限加分解函数，函数所对应的矩阵称为可限加分解阵。 例l ：函数 ) 对应的矩阵为： - a o o a 0 1a 0 2 a2a l o a l la 1 2 l a 2 0 a 2 l a 2 2 j 如果厂 ) 为可限加分解函数，即厂o ) = a ，b ，c l 叭d , e ，f 。 则a 为可限加分解矩阵，可以表示为： ia o o a 0 1a 0 2 fa uda 出eai lf 1 a = fa l o a l la 】2j = ibl | d buebufl l a 2 0 a 2 la 2 2 ji 、c 出d c 出e c 出f i = ( 萎 萎 量 i 基 l 萎 = 萎 出c d e f ， c 3 2 5 ， 式中：外部的“ 表示将其内部函数对应成矩阵形式。 性质1 ：判断一个矩阵是否为可限加分解阵的充要条件：矩阵的各行相差一 个常数( 0 、1 或2 ) ，即由最小的行限加0 、1 或2 后可得到其他行；各列相差一 个常数时有同样结论。 证明： 充分性：设矩阵a 为可限加分解阵，并可表示为： r a 出dauea 出f 、 彳= a ，b ，c ，u d ，e ，f 】y = ib ud bu ：jebi if i i cn dc 出e c 出f 可以看出，矩阵a 各列均为 a ，b ，c 限加一个常数，各行均为 d ，e ，f 限加一个 42 p a ， 。n瑚 = 4 式 形 渤歹，麓驴 硕士毕业论文基于并联取小时钟结构的e c l 时序电路设计研究 曰= ：1 兰三：兰三：三三 ， 丑屯o ，p ，q ，出 m n ，r 】， 定义5 ：凸性函数：对于单变量函数 a o ，a l ，a 2 】。，如果a l a or a l a 2 ，称这 考虑单变量函数 a 。 a 。，a ： ，的各种取值可能，有2 7 种不同的单变量函数嘲， 接表示成差动开关的限加形式，例如 1 ，o ，1 l 和【l ，l 捌，可分别表示成 形式，电路表示为开关串联的形式，会导致速度变慢，且电源电压难以降低n 7 1 。 对于凸性函数 8 0 ，a 。，a ： ，可以将其表示成两个非凸性函数取小的形式 再表示成差动电流开关的形式。例如：凸性函数【1 ，2 ，o ，直接用差动开关表 示为：1 睁石l 5 出1 x 5 0 s x ) ；将它转换为形式 1 ，2 ，2 ，n 2 ，2 ，o l 后，相应的开关级 表达式为：( 1 出1 n 5 x ) n 2 石1 5 ，消除了开关的串联。对凸性矩阵也可以采取相 1 9 膨歹童藏旁 硕士毕业论文 基于并联取小时钟结构的e c l 时序电路设迥 3 3 任意函数的可限加分解方法 结合前面的定义及性质，如果要把一个三值逻辑函数表示成e c l 电路限加一 取小的形式，先要把这个函数对应成矩阵形式，然后设法将这个矩阵表示成几个 具有可限加分解性质的覆盖窗取小的形式，且每个覆盖窗分解出的单变量函数为 非凸性函数。 从上节可限加分解阵的性质出发，可以得到一种求解函数的具有可限加分解 性质的覆盖窗的方法：行( 列) 扩充法，在这种方法里每个覆盖窗至少覆盖一个非 凸性行( 列) 。下面以两变量函数为例来说明函数分解的具体过程： 设一个函数厂 ) 对应的矩阵为： r i a 0 0 a o l a 0 2 肚慨乏：呈引 记矩阵的行分别为：r ，墨，r ，它们对应的覆盖窗分别为：4 ，4 ，a 2 ； 矩阵的列分别记为：c 0 ，g ，c 2 ，它们对应的覆盖窗分别为：4 ，4 ，4 。 选中行r ，如果它为非凸性，用该行限加一个常数扩充到其他行，得到覆 盖窗a o 为如下形式： 由性质1 可知：a o 为可限加分解阵，且有： - 4 , = 【o u ，w 】，出a a 舵 月 常数u ，w 的选择原则是：覆盖窗a 。中的元素尽可能小，但必须均大于或等 于原函数矩阵对应位置的元素； o ，u ，w 为非凸性。这个原则保证了每个覆盖窗覆 盖的元素尽可能多，且覆盖窗分解得到的单变量函数为非凸性。 如果r 为凸性行，将其改写成 a o 。，a a o 】n a 。，a 。，a 。：】后再按上述原则扩充， 这时凸性行r 对应两个覆盖窗彳， 。 对行曷，恐，c o ，c l ，巴依次进行相同操作，分别得到对应覆盖窗。 ，n 1j u w乏 出出 a 拿! 舍 a a u w们出出 a 引叭 a a u w出u a a a l 各个覆盖窗覆盖的元素可能会有重复的部分，这样部分覆盖窗就可能覆盖原 矩阵的全部元素，出现冗余覆盖窗，将冗余窗剔除后记为覆盖窗集合f g 。设集 合f g 中有k 个矩阵，将它们取小就可以得到原函数矩阵。即有如下表达： k a = n 4 ( 3 3 1 ) i = 0 这时a 可写成如下限加分解形式： k 彳= m a j ，b i , e i ；圳d i e i ，伽 ( 3 3 2 ) f 0 式3 3 1 和3 3 2 中变量f 的取值范围为0 f k 。 将式3 3 2 对应成差动电流开关形式后就可以方便的得到具有限加一取小结 构的e c l 电路。 上面算法中对行和列全部分解了一遍，事实上只要分别行或列都可以全部覆 盖矩阵元素，这种做法是为了寻找到具有更简电路表示的函数覆盖窗。 3 4 函数分解举例及e c l 电路实现 例：设计模三加函数：f ( x ，y ) = x o y 。 f ( x ，y ) 对应的矩阵为： r ，o a = l1 1 2 矩阵a 为对称矩阵，行分解和列分解得到的函数覆盖窗相同，现在分析行分 解的过