（电路与系统专业论文）基于冗余抑制技术的低功耗电路研究.pdf

摘要 数字系统的功耗在迅速增加，低功耗设计正成为墼主丕筮递进中的重要方面，冗余抑制 技术则是一种低功耗结构逻辑设计的有效方法。论文针对主流c m o s 工艺，详细讨论了冗 余抑制原理以及相应的亘叁塑型堇查。首先对数字系统中冗余现象的普遍性进行分析，研究 了实施冗余抑制功能的各种基本结构，并进行了抑制作用的时间分析与抑制效率的讨论，这 些均为在电路的低功耗设计中有效地应用冗余抑制技术而提供了研究基础。其次分析部分组 合逻辑电路中存在着的固有优先权以及由此引入的冗余现象对电路功耗特性的影响，提出了 抑制冗余的低功耗数值比较器与优先编码器设计。为了消除时钟信号冗余跳变，提出基于门 级以及开关级的双边沿触发器逻辑设计。以时钟信号竞争冒险产生窄时钟脉冲控制单闩锁存 贮器，获得一种新颖的单闩锁触发器结构为抑制堕壅虫路中的冗余及由此而产生的额外能 耗，重点对门控时钟技术进行了研究。在已有门控时钟的基础上分别发展了门控上升边沿以 及下降边沿触发的触发器门控时钟。在此基础上，提出了应用t 型触发器进行时序电路设 计的新方法，以抑制t = 0 的时钟周期内主时钟对触发器的无效触发。最后提出通过抑制冗 余态的多码状态分配方法实现佳星i i 壹蛩，使缺省状态变量对应的世筮盏可被时钟门控，达到 降低功耗的目的。 a b s t r a c t w h e np o w e rd i s s i p a t i o no fd i g i t a ls y s t e m si n c r e a s e sr a p i d l yt h e r eh a sb e e na g r o w i n g d e m a n di n t e c h n i q u e s f o r d e s i g n i n gd i g i t a ls y s t e m s w i t hl o wp o w e r c o n s u m p t i o n w h e r e a sr e d u n d a n c y r e s t r a i n i n gt e c h n i q u ei s a l le f f i c i e n ta p p r o a c ht o r e a l i z el o w p o w e rc o m p u t i n gs t r u c t u r e s t h i sd i s s e r t a t i o ni sa l li n v e s t i g a t i o ni n t ot h e t h e o r ya n dd i v e r s i f i e dt e c h n i q u e so fr e d u n d a n c y r e s t r a i n i n gf o rl o w e r p o w e rc m o s c i r c u i t s f i r s tw em a d ea ni n s p e c t i o no ft h ec o m m o nr e d u n d a n c yc o r r e l a t e dw i t l l d i g i t a ls y s t e m s ，a n dp r e s e n t e dv a r i o u sb a s i cs t r u c t u r e st oi m p l e m e n tr e s 仃a i n ta c t i o n f u r t h e r m o r e f e t c h e dt h et i m i n ga n a l y s i so ft h er e s t r a i n t a 1 lo fa b o v ew i l lp r o v i d e b a s i ce l e m e n t st oe f f e c t i v e l ya c h i e v e 】o wp o w e td e s i g n e dc i r c u i t sb ya p p l y i n gt h e t e c h n i q u eo fr e d u n d a n c yr e s t r a i n i n g b ya n a l y z i n gt h eu n f a v o r a b l ei m p a c to np o w e r p e r f o r m a n c ed u et oi d l e n e s sc a u s e db yt h ei n h e r e n tp r i o r i t yc o n t a i n e di n s i d es o m e c o m b i n a t i o n a ll o g 沁c i r c u i t s ，ak i n do fm a g n i t u d ec o m p a r a t o ra n dp r i o r i t yd e c o d e r 、i t hr e d u n d a n tr e s t r a i n ta n dl o wp o w e rc o n s u m p t i o na l ep r o p o s e d t oe r a s et h e r e d u n d a n tt r a n s i t i o no f t h ec l o c k ，t h el o g i cd e s i g no f d o u b l e e d g e - t r i g g e r e df l i p f l o pi s p r e s e n t e db a s e d o n g a t e l e v e la n ds w i t c hl e v e l an o v e lc m o se d g e - t r i g g e r e d f l i p f l o pu s i n g o n el a t c hc o n t r o l l e db yn a r r o w p u l s ea c c o r d i n g t or a c e - h a z a r do f c l o c k i s p r o p o s e d i no r d e rt o r e d u c et h ep o w e rd i s s i p a t i o nc o r r e l a t i v ew i t hi d l e n e s si n s e q u e n f i a ic i r c u i t s as a l v e yo nt h ec l o c kg a t i n gi s e m p h a t i c a l l yp r e s e n t e d g a t e d c l o c k ss u i t a b l ef o rt w ok i n d so f f l i p - f l o p st h a tt r i g g e ro nt h er i s i n go rf a l l i n gc l o c k e d g ea r ed e v e l o p e dr e s p e c t i v e l ya f i e ri n s p e c t i o no ft r a d i t i o n a lg a t e dc l o c kg e n e r a t i o n s c h e m e s i na d d i t i o nt ot h i s ，an o v e l d e s i g nt e c h n i q u et or e d u c et h ep o w e rd i s s i p a t i o n i ns e q u e n t i a lc i r c u i t sb y u s i n gtf l i p f l o pi sp r e s e n t e d n l eu n w a n t e dt r i g g e r e da c t i o n o ft h em a s t e rc l o c kt o f l i p - f l o p s c a nb ei s o l a t e d d u r i n gt = 0 f i n a l l y , as t a t e a s s i g n m e n tt e c h n i q u ec a l l e dp d o r i t ye n c o d i n gw h i c h u s e sm u l t i - c o d ea s s i g n m e n t p l u s c l o c k g a t i n g t or e d u c ep o w e r d i s s i p a t i o ni ns e q u e n t i a lc i r c u i t si sp r e s e n t e d 致谢 首先，我要衷心感谢吴训威教授，本论文的选题与写作以及最终完成都得n - j 吴训威教 授悉心的指导。而且，在硕士研究生学习阶段吴训威教授坚持科学真理与求索的品质，科学 研究中辐射出的创造意识、创造思维和创造能力在言传身教中给我以熏陶与潜移默化，对我 的包括思想品质、科研素质和心理素质在内的综合素质的培养及提高倾注了大量的心血，我 也因此终身受益，在此表示由衷的感激和深深的谢意。 衷心感谢吴训威教授及师母在生活上给我以细心的关怀与爱护。 感谢浙江大学信息科学与电子工程学系诸位博士杭国强、韦健、盛法生、杜歆给予多方 面的大力帮助。 感谢宁波大学电路与系统研究所提供优秀的科研和实验环境，以及研究所全体成员特别 是汪鹏君先生给予诸多的关心与帮助。 感谢每一位曾经呕心沥血的培养和抚育我的老师。 深深感谢我的父母、姐姐，以及所有给予一贯理解与支持的亲人、朋友。 感谢在成长道路上关爱和帮助我的所有人。 本项研究受到自然科学基金的多项资助，属于国家自然科学基金重点国际合作项目 ( n o 6 9 7 7 3 0 3 4 ) 与浙江省自然科学基金项目( n o 6 9 7 0 6 4 ) 的重点研究部分。特此感谢! 卢仰坚 二o o 一年二月 第1 章 绪论 近三十年来，集成电路技术迅猛发展，最突出的表现是特征尺寸不断缩小，集成度遵从 摩尔( g m o o r e ) 提出的法则不断提高，即动态随机存储器( d r a m ) 的集成度每十八个月翻一 番，微处理器速度提高一倍”，2 。在一个芯片上集成更多的元件，一方面靠增大芯片面积， 另一方面靠减小器件的特征尺寸。与此同时，器件越做越小，使芯片上单位面积计算负荷迅 速上升，再加上工作频率越来越高，导致高性能芯片的功耗越来越大。当系统芯片( s o c ) 成 为微电子芯片发展的必然趋势，功耗的迅速增加将带来许多不利，引起一系列的问题，如封 装、散热、成本和可靠性，它将成为集成电路继续发展的一个最大障碍口。于是，数字系 统的功耗问题已引起了广泛的关注，它贯穿从系统级、算法( 行为) 级、体系结构级、逻辑( 电 路) 级到器件( 工艺) 级在内的整个数字系统设计流程1 5 9 】。在面向低功耗设计的紧急技术需求 背景下，人们提出了一种有效的低功耗电路设计技术一冗余抑制技术 s , l o l ( r e d u n d a n c y r e s t r a i n i n gt e c h n i q u e ) ，来降低电路计算所需的功耗。这一技术的核心思想是降低数字系统的 开关活动性，它通过寻找数字系统的工作过程中，出现电路或信号冗余的阶段，由此产生一 个冗余标志信号反映冗余条件的出现，并以此信号来抑制冗余电路或信号在冗余时间段内的 开关活动，进而抑制相关的额外功耗。故此设计方法需要对传统设计的电路结构进行改造， 附加冗余检测电路和冗余抑制电路来抑制电路功耗，它是以面积、速度二个约束条件与功耗 之间相折中而得以实现的。为此，本章首先介绍了低功耗设计的重要性和紧迫性，然后对静 态c m o s 电路中目l 起功耗的主要因素进行分析，给出冗余抑制技术的基本思想，进而讨论 电路设计中为降低电路冗余开关行为以及功耗可采取的措施。最后，在分析目前低功耗设计 技术及其研究现状的基础上引出本论文的研究重点和安排。 1 1 低功耗研究的背景 从第一块i c 发明( m e s a 技术：t i ，1 9 5 8 ；平面技术；f a i r c h i l d ，1 9 6 1 ) 算起，四十多年 来集成电路技术发生了惊人的变化。它经历了小规模( s s l ) ，中规模( m s l ) ，大规模( l s i ) ，超 大规模( v l s i ) 阶段，目前已进入特大规模( u l s i ) 阶段。在集成技术不断发展和集成度迅速提 高的过程中，人们一直以来主要关注的问题是如何提高芯片的工作速度、节省硅片面积与成 本以及提高系统工作的可靠性，而对电路功耗的考虑通常处于相对次要的位置1 。由于增 加硅片面积就要增加芯片的硬件开销以及封装费用，降低生产成品率，从而增加产品成本 1 2 1 0 速度与面积通常是一对互为矛盾的约束条件，因此，权衡两者是以往所重点研究的课 题。但是，近年来由于v l s i 本身的发展及市场的需求使情况发生了一些根本性的变化1 5 j o 在许多应用领域，降低功耗已成为数字系统设计的一个最为重要的问题 5 , 1 1 , 1 3 】。 就v l s i 发展本身而言，随着集成工艺的不断进步，使工艺加工的最小尺寸不断缩小， 从亚微米到深亚微米，并正向着纳米器件发展：芯片面积不断增加，从而在一个芯片上可以 集成更多的元器件；多媒体技术发展对高性能芯片的需求，使芯片的时钟频率不断提高( 目 基于冗余抑制技术的低功耗电路研究 2 前i n t e l 已推出1 5 g h z 的p e n t i u mi v 处理器，拥有的晶体管数量高达4 2 0 0 万只，是p e n t i u m i i i 的15 倍，而其大小则是奔腾i l i 的2 倍) 。这些因素使得芯片的功耗急剧增加1 2 ”1 。从 而导致封装、散热装置等费用的迅速增加，并已达到封装技术所能处理的极限i l ”。早年前 推出的4 8 6 芯片，能耗不足5 w ，使用时不需要给它装上散热片、风扇等一大堆装饰；后来 出现的p e n t i u m ，能耗达到了1 0w ：而目前流行的6 0 0 m h zp e n t i u ml i l 虽然采用了0 1 8 p m 技术制造，可是能耗也达到了创纪录的2 8w ，现在甚至连显示卡的芯片也必须采用散热装 置。p e n t i u mi l i 主板就可能需要多达六个散热片。按照这一趋势继续向前发展，功耗问题将 成为集成电路发展的一个最大障碍。美国的半导体工业协会( s i a ：s e m i c o n d u c t o ri n d u s t r y a s s o c i a t i o n ) 在半导体研究公司及半导体制造联合体( s e m a t e c h ) 的协助下从1 9 9 2 年开始， 每隔2 年对未来1 5 年半导体的技术动向进行调查，并发表半导体技术发展规划( n t r s ： n a t i o n a lt e c h n o l o g yr o a d m a po f s e m i c o n d u c t o r s ) 。n t r s1 9 9 4 年版对集成技术工艺以及电压 与功耗的预测如表1 - 1 所示。 表l - 1 十五年集成电路技术发展预测( 电压及功耗1 9 9 4 ) 年代1 9 9 51 9 9 82 0 0 12 0 0 42 0 0 72 0 1 0注解 最小特征尺寸m m0 3 50 2 50 1 8o 1 30 1 000 7 桌上类3 3251 81 51 209 p p 电源电压，v 电池类25 18 2 50 9 1 80 90 90 9a s l c 最大 散热高性能芯片w 8 01 0 01 2 01 4 01 6 01 8 0 , u p 功率 无散热逻辑芯片( w c m 2 ) 571 0l o1 0 1 0a s i c 此外，各种便携式电子、通信及其它消费类电子产品市场的不断壮大。例如，笔记本电 脑、掌上型电脑、c d 机，无绳电话、蜂窝电话、个人数字助理( p d a ) 、寻呼机及其它便携 式设备等等正以人们意想不到的速度增长着。笔记本电脑的设计者依靠热管等先进的散热技 术将1 0 2 0 瓦的热量从高功率芯片转移到性能良好的散热片上，而更高速的处理器和更小 的体积使得散热越来越困难。p o s 终端和移动电话等便携式通讯设备除了存在着比笔记本 电脑更为严重的空间问题以外，这些设备还必须经受远比其它大多数电子产品要恶劣的环境 限制，而且由于与人接近，还存在噪音和工作温度的限制。对保存电池能量的需求也给设计 者提出了更多的挑战。这些产品依靠电池供电，而电池技术本身的发展速度缓慢，不可能跟 上遵循摩尔定律的集成技术发展速度f 5 i l 。因此，低功耗设计对于确保合理的电池工作时间 是决定性的。便携设备的市场需求也是低功耗设计的一个直接的推动因素。 而且，互联网应用的爆炸性发展最大程度地推动了电子行业的成长。特殊功能的服务器 已十分普遍。存储服务器、游戏服务器、网络服务器以及银行和电子商务所需的安全服务器 的散热问题面临严峻的考验。在服务器应用中，多个处理器与可变尺度的并行系统一起构成 一台完整的服务器。服务器的功耗水平很少有2 0 0 瓦以下的，有些大型服务器可能高达1 0 0 0 瓦。因此，高性能工作站、服务器等设备的低功耗设计所带来的能源节省是相当可观的。 另一个与功耗有关的问题是可靠性。功耗增加所引起的芯片温度的升高，将导致器件可 靠性下降。温度每升高1 0 ，器件的故障率就要提高2 倍【l ，】。 现实因素促使v l s i 设计者以及相关行业界形成共识。1 9 9 2 年美国半导体工业联合会确 认低功耗设计技术是集成电路设计的一个紧急技术需要【l ”。低功耗设计正成为v l s i 技术的 一个新纪元，它将影响许多应用领域。低功耗设计技术将贯穿于从系统级到器件( 工艺1 级的 整个数字系统设计过程p “。其中，具有低功耗特性的系统结构和电路设计将成为实现高性 能系统的关键之一。 在对低功耗设计的紧急技术需求的激励下，使人们对集成电路的低功耗设计技术投以 极大的关注，科研院校和工业界均加紧对该技术开发研究。与此同时，有关冗余抑制的低功 第一章绪论 耗电路设计技术的大量研究工作正在全面展开。 1 2 静态c m o s 电路的功耗分析 c m o s 电路具有逻辑摆幅大、功耗低、抗干扰能力强等优点，在8 0 年代发展成为v l s i 的主流技术。近期，c m o s 技术仍将是主导技术，且目前多数的注意力都集中在选择成熟 的c m o s 技术作为s o c 器件的实现基础。况且c m o s 技术适用的范围不断改变，深亚微 米技术和硅平面工艺设计以及封装技术的革新使器件密度达到了前所未有的高度，为在一块 硅片( 或封装单元讷实现一个电子系统所有功能的梦想提供新的机遇。因此集成系统芯片设 计师正普遍关注c m o s 电路的功耗分析及低功耗设计技术。 ( a ) l c 。| x 一 y 1 厂、 ( b ) 图i - 1c m o s 门结构及其功耗分析 在静态c m o s 电路中，某一节点总的功耗可有下式给出1 1 9 1 ： 只。耐= j “c i 馏+ 只 州+ b 。蛔鼬 = a a 。l l v y f d k 、+ i , h 。+ i b b j d 、 式中第一项是开关功耗。如图1 1 ( a ) 所示，基本的c m o s 逻辑电路由p m o s 管构成逻辑块 与n m o s 管构成的逻辑块两部分组成，二个具有对偶关系的逻辑块随输入信号的变化将输 1 t t 端或者上拉至，或者下拉至g n d ，使输出电平从高向低或从低向高变化时对负载电 容充、放电而产生了开关功耗气。式( 1 - 1 ) 中c 为负载电容，正m 为时钟频率，口l 代 表一个周期内节点从o p 0 的平均跃迁次数( 节点的活动因子) 。在大多数情况下，电压v 和电源电压y 0 的值是一致的，但在某些逻辑电路中，例如，由单个m o s 开关构成的传输 管逻辑电路中，由于阙值电压的损失而使v 厂 图2 6 抑制信号对冗余信号的抑制 现在来讨论冗余检测信号r = l 并仅延续一个时钟周期时的情况，经分析可获得如图2 7 所示的时序图，其中r g 和 分别为触发器的延迟时间与建立时间，r 叫，( f - l ，2 ，3 ) 则是产生信 号y l ，y 2 与，的延迟时间，且有钿l f p d 3 钿2 。 首先，讨论，对m 信号的抑制作用过程。由于y l 信号跳变在当前的时钟周期内早于冗 余抑制信号，产生，则在此周期内，未能抑制这次跳变行为。然而r 信号的产生将在下周 期内延迟岛d 3 而继续存在一段时间，因此r 信号可以抑制y l 信号在下一周期内的跃迁行为传 至y i 。然而，随着延迟铀后r 抑制作用的取消，y l 的该次跃迁仍旧被传递至h 。因此， 在抑制信号，结束的周期内信号y l 的冗余跳变仍未能抑制，而仅仅是推迟了对输出的影响。 其次，讨论r 对如信号的抑制作用。既然本周期中y 2 信号的跳变发生在抑制信号，之 后，因此它到y 2 的传输通路即被p m o s 管及时切断，y 2 保持不变。然而到下一周期抑制 信号，亦先于y 2 信号的第二次跳变消失，y 2 仍然获得前一周期y 2 信号跳变后的值，相当于 是前一周期此跳变的延迟传输。但是，时钟触发，p d 2 后( 注意铀铀) 此信号发生了本周 期内的跳变。因此，在r 的抑制作用消失的周期内，y 2 可能发生二次跳变。 经上述分析后发现，不论r 的抑制作用先于或后于被抑制的信号，在单个周期内产生的 抑制信号r = l 并不能有效的发挥抑制作用。因此，如果f l 持续 个周期，则它仅在”1 个 周期内起到抑制的作用。 _ i 一 一：o 图2 7 单一周期内冗余抑制的时序分析 叶岭三- 攀 基于冗余抑制技术的低功耗电路研究 1 3 现在来考察冗余抑制信号，完全没有延迟，即与输入寄存器组的输出 q ，x 2 ，x n ) 同步 产生的情况。我们把此冗余抑制信号记为r s y n 。图2 - 8 ( a ) 所示的电路即是为了获得p s y n 信号的 一种设计方案。显然，在此方案中先由输入寄存器组的输入信号j 。，2 ，。经预先检测获得 信号，然后经触发器与信号x 。，。2 ，h 同步产生r ，因此它常被称为预计算产生的。我 们把经h 。抑制的信号记为y “与y 2 ”，它们之间的抑制作用也已表示在图2 - 7 中。我们发 现，由于目前，p d 3 = o ，因此勺。可以在当前时钟周期内很好的抑制信号n 与如，可是下一时 钟触发沿的佃l 或f p d 2 时间段内在m ”与y 2 ”上一样会出现被延迟了的跳变。 另外外存在一种抑制方案，这是由于产生信号y l 与儿的输入变量是而，x 2 ，x 。，因此 可以考虑直接以预计算产生的信号，t 抑制产生输入变量而，x “一，x 。的输入寄存器，如图 2 - 8 ( b ) 所示。图中假定需要抑制的信号为x n ，则r t _ 1 直接用于抑制该，使它们处于保持状态 以有效的抑制其输出的跳变。具体的抑制连接可采用图2 - 5 所示的方案。最后应该指出的是， 获取预抑制信号一的的抑制结构带入了电路的延迟，会适当的降低电路处理的时钟频率。 ( a ) 图2 - 8 预计算抑制结构 2 4 冗余抑制效率与信号几率 为了实现冗余抑制技术，在电路中需要增加二类相应的部件，一类是检测冗余条件以生 成冗余检测信号的检测电路，另一类为在冗余检测信号作用下对冗余信号实现抑制的电路机 构。这二类电路配合下对冗余信号的抑制，可以降低原来电路的功耗，但这二类电路不仅增 加了电路的复杂性与硅片面积，而且也带来了附加的功耗。因此对它们降低功耗的效率应该 予以总体与统计的估算。这样就应引入信号机率与跃迁几率的概念，用以选择被抑制对象并 获得最大的冗余抑制效率或降低功耗的效率。 定义 在一段足够长的时间内测得信号x = 1 的时间与总的测量时间之比被称为信号 x = 1 的几率，并记作| p o 。 文献 3 6 】已经介绍了对与、或、非三种基本门电路的几率传递算法。对圈2 - 9 ( a ) 所示 的反相器而言，由于孑= l 的几率即为x = o 的几率，因此有 p ( ，) = p ( 习= 1 一p ( x ) 如果以而表示l p ( x ) ，则反相器对信号几率的传递为： 第二章冗余抑制原理 1 4 p ( f ) = 尸( i ) = p ( x ) ( 2 - 1 ) 对图2 - 9 ( b ) 所示的与门，如果x 和y 是独立的，则同时有x = l 与y = 1 的几率应为二个 信号几率的乘积： p ( g ) = e ( x ) p ( y ) ( 2 - 2 ) 对于图2 - 9 ( c ) 所示的或门，可先用德一摩根定律将它转变成图2 - 9 ( d ) 所示的与门形式，因而， 若x 和y 互相独立，则有 p ( ) = p ( x ) p ( y ) ( 2 - 3 ) 代入p ( ) = l p ( ) 等，可得 p ( ) = 尸( x ) + 尸( y ) 一p ( x ) p ( y ) ( 2 4 ) 由于电路由与、或、非三种基本门电路组成，因此，基于式( 2 - 1 ) ( 2 - 4 ) ，便可以从输入信号 的几率逐级计算电路中各结点的信号几率，直至输出。然而。如果电路中存在信号的从新收 敛。则必须对计算结果进行修正，后文将有例子予以解释。 土泌：= 峭7 ；二d 写7 ( a )( b )( c ) 图2 - 9 基本门电路 注意到，在用于功耗估计的式( 2 ) 中，a x ，( _ ，) 乃是跃迁几率，而非信号几率。因此必需 把所有结点的信号几率转换成相应的跃迁几率。现在来考虑连续二个时钟周期间信号几率 p ( x ) ，p ( i ) 与跃迁几率p ( 血) 的关系。如前后二个周期中的信号被认为是相互独立的， 则发生上升跃迁的几率为p ( i ) p ( x ) ，而发生下降跃迁的几率为p ( x ) p ( i ) ，即二者相等， 且可得到： p ( a x ) = 2 p ( 曲p ( 牙) = 2 p ( 【1 一p ( 曲】( 2 5 ) 上式作为信号几率转换成跃迁几率的基本公式已广泛采用于计算跃迁几率 3 7 - 4 0 1 。 在图2 所示的电路中假定输入口、b 、c 互相独立，它们的信号几率分别为p ( a 1 = 0 9 、 p ( 6 ) = p ( c ) = 0 5 ，电路中其他三个结点为z 、y 、 要求计算所有结点的信号几率及跃迁 几率。 鸯妒銎 ( a )( b ) 图2 - 1 0 例i 的电路 首先，我们可对图2 - 1 0 ( a ) 中的门电路计算结点x 、y 、f 信号几率 p ( x ) = 尸( 口) p ( 6 ) ， p ( y ) = 尸( 6 ) j p 0 ) ， p ( ，) = ，( z ) p ( y ) 以上最后一个式子可进一步写成 芊 基于冗余抑制技术的低功耗电路研究 尸( ，) = 尸( x ) + p ( y ) 一p ( x ) 尸( y ) = p ( 口) p ( 6 ) + 尸( 6 ) 户p ) 一尸( 口) 【尸( 6 ) 2 尸( c ) 。 上式中高阶项反映了信号b 通过或门的从新收敛，由于 p ( 6 ) 】2 表示“在b = 1 时b = 1 的儿 率”，它仍应是6 = l 的几率而不是它的平方，因此上式应略去高次幂而修正为 p ( f ) = p ( x ) + p ( y ) 一p ( x ) p ( y ) = p ( a ) p ( b ) + p ( b ) - p ( c ) 一p ( a ) p ( b ) p ( c ) 。 如把p ( 口) = 0 9 ，p ( 6 ) = p ( c ) = 0 5 代入以上各式，可得到尸( x ) = 0 4 5 ，p ( y ) = 0 2 5 ， p ( f ) = 0 4 7 5 。而进一步利用式( 2 - 5 ) 便可得到相应的跃迁几率： p ( a a 、= 0 1 8 ，p ( a b ) = p ( a c ) = 0 5 ， p ( a x ) = o 4 9 5 ，p ( a y ) = 0 3 7 5 ，p ( a f ) = o 4 9 8 8 - 若考虑电路中所有结点的开关活动性，则有 乏：e 。= p ( a a ) + 2 p ( a b ) + p ( h c ) + p ( 缸) + p ( a y ) + p ( 厂) = 3 0 5 ， 上式中的系数2 考虑了结点b 接有二倍输出负载。 下面，则将使用表2 - l 中所示的或门所固有的冗余情况，对图2 - 1 0 ( a ) 中的电路使用冗余 抑制技术进行重构。由于或门的某一输入为l 时，其他输入信号的跳变均被抑制，而在图 2 - l o ( a ) 中，或门3 的输入z = 0 的信号几率p ( x ) ；0 4 5 ，i t ：y = 0 的信号几率p ( y ) = 0 2 5 为 高，于是可以让信号z 来抑制产生信号j ，的开关行为，即将信号x 接入与门2 的输入端，如 图2 - l o ( a ) 中的虚线所示。然而，在电路中信号x 产生并不比信号y 早，因此抑制作用也不会 有很大成效。另外，注意到以下表达式成立 y = z b c = a b b - c = 口b c 。 因此，信号x 的抑制作用可以由信号二取代，如图2 - 1 0 ( b ) 所示。此时y 的信号几率变为 p ( y ) = p ( 口) - p ( 6 ) p ( c ) = 0 0 2 5 。 电路中所有结点的开关活动性，则变为 e 。= 2 p ( a a ) + 2 p ( a b ) + p ( a c ) + p ( h x ) + p ( a y 。) + p ( a f ) = 2 9 0 。 以上的讨论显示了在冗余抑制技术中利用信号几率可帮助选定所抑制的信号，这一方案 如果用于时序电路，则由于时钟信号是跳变几率最大的信号( 它在一个时钟周期中跳变二 次) 。因此对它使用抑制技术一直被人们认为可以达到最显著的功耗节省。另一方面，如某 触发器的输出如有最小的跃迁几率，则相应的触发器也就可被选作最合适的被抑制电路，因 为它具有较大的保持行为发生几率，而在表2 - 2 的讨论中已指出，触发器保持状态期间时钟 跳变发生最多的冗余情况，从而此时可以施加有效的抑制技术来达到较大的功耗节省。 本章小结 本章内容首先对包括组合电路、触发器电路以及时序电路在内的c m o s 电路中存在的 各种冗余现象进行发掘，并提出了实施冗余抑制技术的总体方案。在此基础上详细讨论了切 断电源、隔离输入信号以及锁定输入信号的各种冗余抑制结构。此外，采用冗余抑制技术来 第二章冗余抑制原理 1 6 降低电路的功耗涉及到一个效率问题，需要保证一定条件下的信号时序关系以及平衡输入信 号几率以获取最优的功耗解。因此，本章对冗余抑制的时序分析也进行了讨论，并举例证明 考虑了输入信号几率的设计能获取更优冗余抑制效率。本章的研究对后续各章冗余抑制技术 的实施提供参考。 第3 章 组合逻辑电路的冗余抑制 组合逻辑电路对输入信号的变化是异常敏感的，它的输出一直跟随输入的变化而变化。 则冗余抑制技术应用于组合逻辑电路的设计时存在一定的问题1 4 “。但是，如果在抑制组合 逻辑电路中的冗余单元并阻塞输入信号跳变向输出端传递时，能保证冗余抑制执行电路有效 控制冗余的输入信号，避免其跳变进入需抑制的冗余单元，则冗余抑制技术亦可以应用于低 功耗的组合逻辑电路设计 2 s , 4 1 删。因此，抑制作用的实施需要使冗余检测获得的抑制信号先 于冗余信号的跳变，确保锁定输入信号源的有效性。同时，在一些具有优先权的组合逻辑电 路中实施冗余抑制技术亦是可行的，比如数值比较器和优先编码器。当高优先权信号作用于 电路时，其他低优先权信号即处于冗余，采取抑制冗余的措施停止它们的跳变，相应的功耗 就可得到节约。 数值比较器完成比较两个数字大小的逻辑功能 4 6 , 4 7 。一种设计方案是采用低位起比，即 先从低位开始比较，依次再到较高位直至最高位的比较。然而，如果改为采用高位起比，则 由于在对= 个数值的比较中，只要较高位不等，比较结果即可立即由电路给出，此时较低位 信号的比较就成为冗余，对比较结果毫无作用。由此，比较电路内含的优先权关系会产生低 权输入信号的冗余，而只要用高位不等的比较结果抑制这些信号的冗余跳变，即可节省能耗。 因此，在深入理解串行及并行数值比较器的比较原理后，应用冗余抑制技术，可以设计出降 低功耗的串行及并行数值比较器改进的电路结构【4 8 】。 优先编码器是一种常用的逻辑部件，它用于判断不同的触发事件，并且按照某种优先权 分配不同的代码，然后系统将根据编码情况具有不同的反应。优先权的存在使得该电路单元 处于高优先级输入线编码的一段时间内，其他低优先权输入线上的编码行为毫无作用，这时 低优先权信号便处于冗余，它们的任何跳变行为都将导致电路的不必要的能量消耗。应用冗 余抑制技术抑制这些信号的冗余跳变，即可节省能耗。使用冗余抑制技术来研究优先编码器 的低功耗设计，获得具有抑制冗余功能的优先编码结构，不仅降低了该电路单元的功耗，而 且还简化了电路的结构p 。 对应用c m o s 技术的抑制冗余串行及并行数值比较器和优先编码器的研究证明冗余抑 制技术能有效的应用于部分低功耗组合电路的设计。 3 1 抑制冗余的串行与并行数值比较器 3 1 1 串行数值比较器的新设计 对串行传输的数据进行处理可以节省硬件设备，数值的比较亦可采用串行的形式进行。 数码的串行输入有二种方式，即先发送低位( 低位起比) 或先发送高位( 高位起比) ，二种串行 比较器都可以利用带扩展的一位比较器以及相应的缓冲存储单元构成。 首先讨论低位先比的串行比较器。设二个作比较的n 位二进制数为：一= ( 一1 一2 嘞) 2 ， 7 基于冗余抑制技术的低功耗电路研究 1 8 b ：( “一l “一2 b o ) 2 。当a 和口的第i 位比较时，其主输入为q 和6 l ，而辅助输入用e i - l ，g 一l 两位编码，以有效传递前一位的比较结果。辅助输出同样用两位编码，表示为q ，g ，。该 比较器的功能可用表3 - 1 所示予以描写，图3 - 1 ( a ) 为e ，和g ，的卡诺图。由此可得相应的简化 表达式为： q = q l ( 嘶6 一+ q 岛) = q l ( q o 岛) ( 3 - 1 ) g ，= a t b i + g t l ( a 一6 ，+ q 6 f ) = q 断+ g f l ( 口o 岛) ( 3 - 2 ) 由上二式可得到相应的逻辑电路设计，如图3 - 1 ( b ) 所示。该电路如以图3 - 2 ( a ) 的形式与存贮 单元配合，则可获得串行输出形式的“当前位”比较结果。在最低位开始比较时，先置触发 器为叭状态，这表示比口0 ，6 0 更低位的4 1 ，6 - l 二者相等。图3 - 2 ( a ) 表示，第i 个脉冲后的触发 器存储着比较器第l 至i l 位的比较结果g h 、e i 而比较器的输出就是g ，与e 。，即串行 输入的低i 位的比较结果。先比较已输入的低位数码时，触发器存储的是低位比较的中间结 果，只有当所有”位数码发送完毕才得出结果，比较完成时间长，不能提前结束比较，并抑 制信号冗余跳变所致无用功耗。 表3 - i 低位先比的一位比较单元真值表 哪6 e f lg l le ig 0000o0 0001o1 001中1m 01巾巾00 10巾巾o1 il00 o0 ii01 01 111巾 1巾 勰勰三一 ( a ) 图3 - 1 低位先比的一位比较单元 ( a ) 卡诺图( b ) 电路图 ( b ) 蝥：一 圈3 - 2 两种串行比较器 ( a ) 低位先比的串行比较器( b ) 高位先比的串行比较器 在高位先比的串行数值比较器中，当a 和口的第i 位比较时，只需要输入端q 和抚，而 不需辅助输入。此时，p l 和g 。以逻辑表达式描述为： g f = 啊6 ， ( 3 - 3 ) 蔓三兰丝鱼望塑皇堕塑至叁塑型一旦 q = ；j 两 ( 3 - 4 ) 在两个数的比较过程中，当权值高的位比较一旦相等，以后几位的比较便失去了意义。因此 可在串行输入a t ，觑设置二个d 触发器。如果较高位的嘶，6 i 不等，此时q = 0 时就可利用与 门门控时钟信号，从而免除了较低位4 l _ l ，岛一l 的冗余跳变对比较器作用而节省了电路功耗。 改进后的串行比较器的结构如图3 - 2 ( b ) 所示。然而，在比较开始之前我们要先置触发器为0 0 初状态，这表示比口。，6 。更高位的a n , b n 二者相等。图3 - 2 ( b ) 表示，当被比较的二数的高 h i - 1 位均相等；一l ；“一l ，一2 = “一2 ，珥+ l = 岛“时，它们能使e ，的值为1 ，亦即 第。一i 个印脉冲前二个触发器一直处于相等状态( q = 1 ) 。在下一个脉冲来到时，若所比 位a 。6 。，则必然使e l _ l = 0 ，它将通过与门门控时钟，使c p 恒为0 。此时，更低位的 被比较数被阻断，触发器停止工作，且输出保持为第i 位的比较结果。这进一步导致后继的 组合电路的动态功耗为零，从而显著的节省了整个电路的功耗。 3 1 2 并行数僵比较器的新设计 并行比较器可在一位比较单元的基础上通过级联方式构成。与串行比较器相同，并行比 较器的组成也有二种形式：低位先比较；高位先比较。先比较低位的并行比较器单元的逻辑 功能由式( 3 1 ) 、( 3 - 2 ) 决定，其结构与图3 - 1 ( b ) 相同。现在讨论二种比较形式中后者的比较单 元结构。 若先比较高位，设作比较的n 位二进制数为a = ( 一l a n 一2 a o ) 2 、b = 慨一l - ) 2 。当 一和b 的第f 位比较时，其主输入为a ，和6 l ，而辅助输入应为e l g 。两位编码，辅助输 出仍为岛、g ，。该比较器的功能可用如表3 - 2 所示的真值表予以描写。图3 - 3 ( a ) 为e 和g ，的 卡诺图，由此可得相应的简化表达式为： 岛= 岛+ l ( 讲西+ 嘶6 f ) = 弓+ l ( q o6 f ) ( 3 - 5 ) g i = 石t g j + 1 + t ( 即西) 与之相应的电路如图3 - 3 ( b ) 所示。 表3 - 2 高位先比的一位比较单元真值表 q “g f + i4 lb ，e tg 00巾士00 01审由0l 1 由ool由 1巾0l00 1 巾 l00l 1由111由 ( 3 1 6 ) 其实，当日“= 0 时，较低位的a ，和6 ，之比较已变成不需要的冗余行为。因此，e ，= 0 可直接用作为冗余标志信号，参照图2 - 3 ( e ) 所示的方案，通过与门抑制输入端a 。和b ，使与 门的输出a ，和”固定为0 ，这就达到了抑制a 。和b ，的冗余跳变的目的。由于在该设计中 a ，= b ，= 0 将使e f = l ，g 。= 0 。为使e i + 1 = 0 能对更低位的电路进行抑制，要求有e ，= 0 ， 为此可在a ，和b ，的比较的基本结构中增设e 的输出与门以达到传递p ，= e 。= 0 的信息， 如图3 - 4 所示。同时在图中增设了，的输出或门以达到在q “= 0 时传递g ，= g 。的效果。 图3 - 4 中门1 与门2 是此比较单元中的抑制门。 苎王里全塑型垫查塑堡垫堑皇堕堕壅竺 袖。盏黼一 ( a ) 图3 - 3 高位先比的一位比较单元 ( a ) 卡诺圈( b ) 电路图 ( b ) 图3 - 4 高位先比的一位比较单元( 带抑制功8 9 ) 以下对四位的并行比较器进行设计。按照逐级级联比较的思想，分别以如图3 - 1 ( b ) 以及 图3 - 4 所示的比较单元构成低位先比的并行比较器和高位先比的并行比较器，它们的级联方 式分别如图3 - 5 ( a ) ，( b ) 所示。注意到在图3 - 5 ( b ) 中在第一个不等位产生的g 。就能给出了正确 的比较结果，而此后较低位由于输入被阻断而均有g 。= 0 ，g 。= 0 ，等等，因此可统一 用一个公共的或门来提供正确的g 输出。相比之下，图3 - 5 ( a ) 所示的低位先比的并行比较器 无法利用比较器的优先权，需要将每一位的比较结果传递至最后一级比较单元。不能消除因 为低位信号在高位不同的条件下产生的冗余跳变。因此，它将比先比较高位的并行比较器产 生更大的功耗。 ( b ) 唧毛屯b4 i i 唧如 图3 - 5 四位并行比较器 ( a ) 低位先比的四位并行比较器( b ) 高位先比的四位并行比较器 若以a 3 如。2 b 2 口l 乜4 0 6 0 编码，顺序输入测试向量0 0 0 0 0 0 0 0 ，0 0 0 0 0 0 0 1 ，1 1 1 1 1 1 1 1 ，对 图3 - 5 ( a ) ，( b ) 所示电路分别进行p s p i c e 模拟，获得模拟数据，经处理得到两者的能耗曲线 如图3 - 6 所示。结果表明，用带抑* g f 3 的一位比较单元所构成的高位先比的并行比较器与以 一般的一位比较单元构成的低位先比的并行比较器节省约2 3 的功耗。而且，从图3 - 6 所示