晶振电路的理论与应用.doc

晶振电路的理论与应用计算 图1：典型的Pierce皮尔斯石英晶体振荡电路 图2：振荡电路 图3：石英晶体等效电路 图4：泛音石英晶体振荡电路 图5：DIP封装的晶振（石英晶体谐振器） 图6：SMD封装的晶振（石英晶体谐振器） 图7：SMD封装的晶振 图8：SMD封装的钟振（多了下方的振荡电路、IC） 常用的“贴片晶振-40MHz-15pF-15ppm-3225-亚陶”，可以从规格书上看到如下参数： 1、说明：A、 大部分的中低频、要求不是特别高的振荡电路都采用了图1的形式，也许增加了多级反相器（可视为AB类放大器）作为Buffer，也就是说，我们用的大部分的芯片内部就集成了图2振荡电路的”A”部分，如BCM5357、RT5350、IP175D、RT8169等； 实际上，我们使用的大部分LVTTL/LVCOMS输出的钟振内部就是这种电路；在已停产的W54R产品上，CPU没有集成振荡电路，为Costdown，我们就直接使用这种电路替代钟振； 在BCM6332 方案的ADSL产品上，选用了64Mhz 3次泛音石英晶体振荡电路，与图4有些类似；RF为反馈电阻，RS为串联的隔离电阻，C1、C2为外部的负载电容；B、 如图2所示，振荡电路可视为由两大部分组成：放大器A，有电压增益a、相移；反馈网络F，有传递函数f、相移； 振荡电路工作条件： |f|*|a|*expj(+)1增益： |f|*|a|1 相位： +=2*n* 即闭环增益1，相移n*360；在振荡电路中，石英晶体谐振器与外部匹配元件组成反馈网络，其压电效应起到电子机械的耦合作用，对振荡电路起到很好的稳频作用；C、 如图3所示，晶振的等效电路中：C0称为”分路/静态”电容（Shunt Capacitance），由晶体片上的电极、封装产生的寄生电容，通常约5pF； L称为动态电感，是由晶体机械振动产生的”动态臂”；通常为mH级，如100mH； C称为动态电容，是由晶体机械振动产生的”动态臂”；通常为fF级，如0.01pF； R称为动态/ ESR电阻 ，是由晶体机械振动产生的”动态臂”；通常为级，如10；R为消耗性的，且R越小越易起振，但制造因难； 2、Frequency Tolerance频率误差： 频率误差：f=fm-fsfs*1000000 (ppm) （E1）也称为调整频差，10ppm表示百万分之十的误差；在室温条件下晶振实测工作频率fm与标称频率fs的相对误差；稳定性： ft=ft-fsfs*1000000 (ppm) （E2）也称为温率频差，指在一定温度范围内晶振的工作频率与其在室温25下标称频率的相对误差；3、 串联谐振与并联谐振： 图9：晶振的电抗频谱线 因为R较小可以忽略，所以： 晶振阻抗：Z=j*2*L*C-1C0+C-(2*L*C*C0) （E3） 当晶振工作在串联谐振模式时，表现为纯阻性，Z -0，XL=XC： 串联谐振频率：fs=12*L*C （E4） 当晶振工作在并联谐振模式时，表现为感性，Z -，晶振制造商会为其指定负载电容CL：并联谐振频率：fa=12*L*CL*C0CL+C0fs*1+cc0+CL （E5） 因为CLC0C，所以：fafs；常见的的振荡电路中，大多工作在并联谐振模式下，在图9电抗线中fs到fa的斜线区域内，通过调整晶振的负载，都可以很好地工作，输出频率在fs到fa两者之间；4、品质因素：Q=12*fs*R*C （E6） Q值越高，晶振频率的稳定度就越高5、负载电容CL： 制造商设计时预设的与晶振最佳匹配的负载电容值，通常在1530pF：负载电容： CL=C1*C2C1+C2+Cs+Cic (E6) PCB漂移电容： Cs=a*b*d (E7) a:PCB走线宽度，b:PCB走线长度，:单位PCB面积的电容值，d:走线与GND的间距； 最可计算出PCB走线、PAD所产生的分布电容难以忽视，因而PCB LAYOUT时需密切关注； IC内部及封装电容：Cic=Cin*CoutCin+Cout+Cfb (E8) Cin:IC输入电容，Cout:IC输出电容，Cfb:IC晶圆电容； 负载输出频率：fL=fs*(1+C2*C0+CL) (E9) 牵引灵敏度：S=-C2*(C0+CL) （E10） 表示负载电容对频率的调节能力； 图10：负载对频率的牵引； 反馈因子： Cf=C1C2 （E11）工作在线性区的反相器（放大器）导入180或更高一些的相移，而C1、C2构成的电容分压器，在C1=C2的情况下，引入另外的180相移，从而满足振荡条件；Cf值偏大时，环路增益大，易于起振，但过大时，振荡电路稳定性会变差； 6、反馈电阻Rf设置反相器（CMOS放大器）的输入阻抗Ri，为满足振荡条件，放大器的开环增益必须1； 晶振的并联谐振电阻Rp则由负载电容CL设置；而Rp必须与Ri相匹配，因而有： 输入阻抗： Ri=RFa （E12） 并联谐振电阻： Rp=1R*2*(C0*CL)2 （E13） 反馈电阻： Rf=Rp*a=aR*2*(C0*CL)2 （E14） 实际应用中，为获得高输入阻抗Ri、晶振电路良好地驱动，反馈电阻Rf通常1M，且大多集成在IC中； 7、Rs串联的隔离电阻反相器（放大器）额外的相移：1=fs*Delay*360 （E15） Delay是反相器的传输延时，频率越高、延时越大，180以外的相移越大，需要调节C1、C2、Rs来补偿，以维护振荡电路的稳定性； Rs是放大输出与晶振之间串联的隔离电阻，除串联隔离，其作用大致有： 放大输出的源终端匹配电阻、与Rs与C2组成低通滤波，抑制反射、高频谐波阻尼，防EMI； Rs与C2形成分压器，拉低输出电平、降低放大器增益，提高稳定性；但也除低振荡频率、提升相移； 限制放大器输出电流，设定晶振DL值，防止晶振过驱动，保证可靠性与寿命； Rs还会影响输出时钟的占空比； RsXC212*fs*C2 （E16） 通常稍小于计算式，大约在1K以内，或者在一些场合不需要，注意！ RsXC2将导置50%的压降，因而放大器必须能提供2或以上的增益； 8、驱动电平DL，指晶振工作时消耗的功率，通常供应商会在晶振规格书中提供这一个参数，实际应用中需确保在这一限值之内： 图11：使用电流探头测量晶振驱动电流I（RMS值） 驱动电平（uW）：P=I2*R （E17） 受仪器设备限制，可以另一种方法计算： 驱动电平（uW）：P=U2R*(1+C0CL)2 （E18） R为晶振动态电阻，I为实测的驱动电流，U为晶振上实测的压降； 9、起振条件的测算与分析： 图12：振荡电路等效参考模型 振荡电路环路增益等于放大器跨导Gm、谐振电路等效并联电阻RL、反馈系数Cf之积，通常Cf被设置为1； 增益： Gain=ViVin=ViVout*VoutVin=G1*G2=|gm*RL|1 （E19） RL=116*2*1fs2*(C0+CL)2*R （E20） 因此如果推算出的增益大于1并有一定余量，则表示能正常起振； 另一种方法为开环测量反相器（集成在IC中放大器）增益G2，看是否能足够的余量来保证G1*G21； 大致的测量方式为：移除晶振及外部元件，使用信号源输出合适幅值的fs时钟到IC的XTAL_in，使用双通道示波器同时实际测量IC的XTAL_out、XTAL_in信号幅值电压，两者比值即为开环增益G2，因为晶振及其匹配电路的G1为负增益，G2足够高即能正常起振； 10、振荡电路的稳定性测算与分析负性阻抗测量： 负性阻抗简单来讲，是指从晶振的两个Pin脚向振荡电路看，所得到振荡电路在谐振频率时的阻抗特性值（注意：不是晶振、而是振而是振荡电路-更多是放大器的参数！）；振荡电路必需提供足够的放大增益来补偿晶振在谐振时的机械能损推出；从共振子的角度而言，就是在振荡电路上的“负性阻抗”。 负性阻抗是用来评估振荡电路品质Q的指标（注意：不是晶振的Q值、而是包含晶振的整个整电路），在某些情况下，如温度漂移、电压变化等，可能使得电路失效而停振，因而另负性阻抗的确认变得相对重要。 通常，为维持稳定的振荡环路，振荡电路的负性阻抗-R至少为晶振动态电阻R的5倍以上即： 图13：负性阻抗的测量A、 如图13所示，在电路上串联电阻Rn，其初始值可设为厂商标称动态电阻R最大值的5倍；B、 看晶振是否起振，如果不起振，则调小Rn，如起振，则继续调大Rn值；C、 持续调试测量，当电路由起振到停振时，即得到-R=Rn+R；增益余量：Gain margin=-RR10 通常，即便是同一批次的同型号晶振的R值可能都相差较远，不同批次的可能相差更远，从上面40M晶振的规格书中可看出，标称的最大值为40，而样品测试值为14.5、8.1，因此，增益余量高一点，对电路的起振、稳定性有益！ 11、测量频率的注意事项： 从上面牵引灵敏度S的曲