（微电子学与固体电子学专业论文）亚100nm+soimosfet器件新结构及其性能研究.pdf

摘要 绝缘体上硅器件( s o d 具有结电容小、抗辐射性能好、优良的亚阈区特性、 消除了问锁效应、适于低压低功耗工作等优点，丽被称为“= 十一世纪的张集成 电路技零“。本文在麓簧分绥s o i 技7 襄及其割遗方法的基旗上，讨论了缨枣到亚 1 0 0 n m 的c m o s 器件所面临的挑战，如量子效成限制、杂质随机分布的限制、各 种泄漏电流的增加、载流子迁移率的退化、源漏串联电阻的增加等等。然厢，介 绍了为克服上述种芹孛限制而出现的毅的器传结构，及其设计灵活性和友好性。最 后，采霁l 器俘模瓠软 拳m e d i c i ，游谂了器辞尺寸缓夺对器传备释往能能影桶，知 阈值电雎、亚阈区斜率、丌启关断电流等等。仿真结果表明，栅长不变的情况下， 埋氧层厚度较大时，其对器件性能的影响不大，假是当埋氧层脬减小到4 0 n m 以下 对，阙镶邀压、亚瓣嚣瓣率、舜塞荚甄电浚等戆筵随羞埋戴裰霉度懿减小交弦戆 幅度增加。这说明，埋氧层厚度减小后，前后栅的耦合效应增加。另一方面，增 加沟道掺杂浓度、减小硅膜厚度等，也会使器件性能得到改警。这说明，随着硅 膜厚度的减小，器传晦部鲍碰撞离稚：效应增加。最后，在仿粪结果的基础上，对 器律静缭稳进行了谯能，绘出了胃行硅膜浮度鄂颦行沟道掺杂浓度之麓静浚诗容 区。只要沟道掺杂浓度和硅膜厚度处于设计容区中，就可以得到较好的器件性能。 关键递：绝缘律乏毽耍1 0 0 r i m 余耗尽瑟缝聿霹特毪 a b s t r a c t s i l i c o n o n i n s u i a t o r ( s o i ) d e v i c eh a st h ea d v a n t a g e so f s m a l lj u n c t i o nc a p a c i t a n c e ， g o o dr e s i s t i n g r a d i a t i o np r o p e r t y , s u p e r i o rs u b t h r e s h o l dc h a r a c t e r i s t i c s ，e l i m i n a t i n gt h e l a t c h u pe f f e c t s ，s u i t a b l et ol o w - v o l t a g el o w p o w e ro p e r a t i o n ，e r e i ti s k n o w na s “t h e 2 18 s i l i c o ni n t e g r a t e dc i r c u i tt e c h n o l o g y ”i nt h i sp a p e r ，t h es o it e c h n o l o g ya n di t s f a b r i c a t i o np r o c e s sa r ei n t r o d u c e db r i e f l y t h e n ，t h ec h a l l e n g e st os u b 一1 0 0 n mc m o s d e v i c e sa r ed i s c u s s e d ，s u c ha s q u a n t u mc o n f i n e m e n t ，c a r r i e r s r a n d o m - d i s t r i b u t i o n c o n f i n e m e n t ，t h ei n c r e a s eo fa l l k i n d so fl e a k a g ec u r r e n t ，t h ed a g r a d a t i o no fc a r r i e r s m o b i l i t ya n d t h ei n c r e a s eo fs o u r c e d r a i ns e r i e sr e s i s t a n c e s e c o n d l y , t h en e ws t r u c t u r e s o fs u b - l o o n ms o id e v i c e sa n dt h e i rd e s i g nf l e x i b i l i t ya n df r i e n d s h i pa r ei n t r o d u c e d l a s t l y , a d o p t i n gd e v i c es i m u l a t i o ns o f t w a r em e d i c i ，a n dr e v i s i n gt h er e l e v a n tm o d e l s i nt h es o f t w a r e ，t h ei m p a c to fd e v i c ed i m e n s i o n so i ld e v i c ep e r f o r m a n c e sa r ed i s c u s s e d ， s u c ha st h r e s h o l dv o l t a g e ，s u b t h r e s h o l ds l o p e ，t u r n o n t u r n o f fc u r r e n t t h er e s e a r c h r e s u l t si n d i c a t e ，w i t ht h eg a t el e n g t hf i x e d ，t h ed e v i c ep e r f o r n 1 r r l c e sv a r ys l o w l yw i t h l a r g e rb u r i e do x i d et h i c k n e s s ；w h i l ew h e n t h eb u r i e do x i d et h i c k n e s sl e s st h a n4 0 n m ，t h e p e r f o r m a n c e so ft h e d e v i c ev a r yr a p i d l y t h er e s u l ts h o w st h a tt h ef r o n t - b a c k g a t e c o u p l i n g e f f e c ti n c r e a s ew i t hs m a l l e rb u f f e do x i d et h i c k n e s s o nt h eo t h e rh a n d ， i n c r e a s i n g t h ec h a n n e l d o p a n t a n d d e c r e a s i n g t h es i l i c o n f i l m t h i c k n e s s ，t h e p e r f o r m a n c eo f t h ed e v i c ew i l la l s ob ei m p r o v e d t h i ss h o w st h a tt h ei m p a c ti o n i z a t i o n e f f e c ti n c r e a s ew i t ht h ed e c r e a s i n go fs i l i c o nf i l mt h i c k n e s s a tl a s t ，b a s e do nt h e s i m u l a t i o nr e s u l t ，t h e o p t i m i z a t i o no ft h e d e v i c ed i m e n s i o n sa r e g i v e d ，t h ed e s i g n p e r m i t t e dr e g i o no f t h ef e a s i b l e s i l i c o nf i l mt h i c k n e s sa n dt h ef e a s i b l ec h a n n e ld o p i n gi sa l s og i v e n k e y w o r d s ：s i l i c o n - o n - - i n s u l a t o r s u b - - l o o n m f u l l y - d e p l e t e d c h a r a c t e r i s t i c s n e ws t r u e t u r e v6 9 5 3 47 创新性声明 本人声明所呈交的论文是我个人在导师的指撂下进行的研究工作及取褥的研 究或鬃。尽我掰翘，狳了文孛特裂麓浚拣注帮致落中嚣罗翻瓣凑容羚，论文中不 包含其他人已经发表域撰写过的研究成果；也不包含为获得四发电子科技大学或 其他教育机构的学位或证书而使用过的材料。与貔一同工作的同志对本研究所做 斡任何贡献均已在论文中终了弱确懿说暖薯表示了澈意。 申请学位论文与爨料若有不实之处，本入承担一切责任。 本人签名：煎鍪擞网期：! 堕! b2 1 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位器件论文工 乍的知识产权单位属鼹安电子科技大学。本人僳程毕 盟离校麓，发表论文鬣佼薅论文工作成粟事署名攀位仍然为谣发电子科技大学。 学校有全保留送交论文的复印件，允许查阅和借阅论文；学校有权公布论文的全 部或者部分内容，可以允许影印、缩印或者其他复制手段保留论文。( 保留的论文 在惩密爱遴守次援定) 本学位论文属于保密在年解密后适用本授权书。 本人然名： 导师麓名： 溪麓：! 堕兰垒 翻期：圣理：l ：翌 第一章绪论 第一章绪论 晶体管的发明引起了人类历史上一次新的技术革命，使人类继石器时代、青 铜器时代、铁器时代之后，进入了一个新的硅器时代( s i l i c o na g e ) 。特别是1 9 6 0 年以后，m o s 晶体管和m o s 集成电路的出现，开始了微电子工业蓬勃发展的历 程。m o s 集成电路很快从小规模发展到中规模、大规模以至超大规模集成电路。 1 9 7 0 年做出1 k bm o s 存储器芯片，使m o s 集成电路从此进入大规模集成电路时 代，到1 9 9 5 年已经研制出1 g bd r a m ，短短2 5 年集成电路提高了6 个数量级。 这种迅猛发展的速度是任何其他产业无法与之相比的。1 9 6 5 年，g m o o r e 总结了 集成电路发展的规律，提出了著名的“摩尔定律“，即集成电路的集成度每3 年 增长4 倍。集成度的飞速增长主要依靠三方面的贡献。第一是工艺技术的发展， 使工艺上可以实现的特征尺寸不断缩小，大约每代产品的特征尺寸缩小o 7 倍。第 二是芯片面积的不断增大，也使得一个芯片能容纳的晶体管的数目不断增加，大 约每代产品的芯片面积增大1 5 倍。当然随着芯片面积的增大，必须采用更大直径 的硅片才能保证成品率和成本的要求。第三是器件和电路设计的改进，不仅为提 高集成度做出了贡献，更重要的是使产品性能不断提高，使产品更具有竞争力。 1 1 纳米技术的发展及其面临的问题 从2 0 世纪7 0 年代到9 0 年代，器件特征尺寸已经从几微米缩小到亚微米、深 亚微米，现在已有很多文献报道了沟道长度在1 0 0 n m 以下的c m o s 器件和电路的 研制【l q l 。也就是说，c m o s 器件已经从微米尺度进入到纳米尺度。对于缩小到纳 米尺寸的c m o s 器件，很多物理问题变得更加突出。一是器件内部电场增强引起 的系列问题，如薄栅氧化层的可靠性、量子效应的影响以及迁移率退化等问题； 二是由于很多参数的随机涨落、源漏区串联电阻的影响以及阈值电压的设计等问 题。因此，研究进入到纳米尺度的c m o s 器件的物理问题，以及适用于纳米c m o s 的新型器件结构的设计已经成为当前微电子领域的重要研究内容之一。 纳米技术在半导体材料、器件物理、设计和工艺方面的新问题，主要表现在 以下几个方面： ( 1 ) 用于制作体硅m o s f e t 的硅片厚度为5 0 0 u m ，但是只有硅顶层的l u m 用于制作器件，其余的用作衬底。器件和衬底之间的相互作用引起了一系列 的寄生效应。其中之一就是源、漏扩散区与衬底之间的寄生电容，这个电容 随衬底掺杂浓度的增加而增加。在深亚微米器件中，衬底掺杂浓度将会比常 规m o s 器件的衬低浓度提高，因此，这些寄生效应也会增强。 ( 2 ) 在体硅c m o s 器件中存在着由c m o s 结构内在的p n p n 闸流管的触发 而引起的闩锁效应，这个寄生效应严重时会导致器件失效。在小尺寸器件中， 2噩l o o n ms o lm o s f e t 薪结梅及其往能研究 由于寄生闸流篱所包含的双极晶体管的增益增大的缘故，闩锁效应烬会更为 严重。 ( 3 ) 在体硅c m o s 器件中，随着器件尺寸的缩小，各； 中多维及非线性效应。 如漏感应势垒降低效应、短沟道效应、热载流予效应、亚闽值电导效应以及 在宇宙幅照的环境下出现的软失效等变得十分湿著，影响了器件性能的提商。 ( 4 ) 在体硅c m o s 电路中，器件之间的隔离区所占的芯片面积随麓器件尺寸 的减少而相对的增加，从而使得互连线延长，连线电容增加，影响了集成度及速 度的提高。 1 2s o i 的发展现状 s o i ( s i l i c o no ni n s t t l a t o r ) ，也被称为绝缘体上碡，就是指具有在一绝缘衬底上 再生长藩单晶硅薄膜，或者怒单晶硅薄膜被绝缘层( 通常是二氧化硅) 从支 撑豹硅衬底中分开的这样结构的材料。s o i 结构抑稍了体礁结构中的很多寄生效 应，被认为是裁造m o s 晶体管的理想衬底材料。s o i 技术的出糯已经几十年了， 毽取得突破经遴震燕在8 0 年代藩嬲。现在s o i 器件在材料制备、器件新结构等方 露都取得摇当静遴震，麴制备方法上有注氧隔离技术、管熊裁离筏术，新缩构上 有掇舞抟源瀑结梅、匿糖结橡等。出予s o i 煞有效静捧箭m o s 器件的，j 、尺寸效应； 另努，s o i 技零具窍毫集成度，消除了镩磋c m o s 亳路中酌闩镞效应，短沟道效 应小、撬辐射性能好等诸多优点，霞逝越来越受基| 入锅翡重视。 虽然s o i 器馋楣比于钵硅器牟嚣言有许多傀势。毽是醚藿器徉尺寸的缩小， 器转的短沟遒效应目趋严重，即爨传黔阙僮惫压照藿海遂长发静缩短蠢臻大。d i b l 效应即漏端媳场弓l 超的濑端电势势垒降低更艇显著。麸瀑端发出静瞧力线穷透翻 沟道区内都影响了沟道内的逛势分露，避恧影购器髂毂谗多工馋参数，妇瓣毽电 压、亚阉区斜率等等。器件的热载流子效应也嚣盖严重，导致器l 牛性能的退化。 另一方面，对于傣受费睐的全耗尽s o im o s f e t s 两富，擞然宅霹以郏剑浮体效成， 并且有良好的豫阈区特性和抑制短沟遵效应的性能，但是控制超薄f ds o i m o s f e t s 的闽值电压比较困难，而鼠闽值电压与硅膜厚度的关系极为敏感以及较 大的寄生源漏电阻等等都是妨碍它发展的主要原因。同时随麓s o l 技术的发展， 我们急需先进的s o i 器件电路模型采描述验证s o i 晶体镣的模型，包括充放电的 瞬态效应、浮体效应、量子效应、自加热效应、短沟道效应等这些在设计和制器 中应该考虑的问题，都需要简明使用的模型来加以仿真模拟。由于s o i 和体硅器 件在基本机构上的差别，需要在设计的e d a 软件的c a d 模型库中建立针对s o i 的模块。因而研究亚1 0 0 n m s o i 器件的特性及建立相关的模型，就成为皿1o o m n s o i 器件的主要解决问题。 第一章绪论 1 3 本文的内容安排 本文淘容安鬟 懿- t ： 第一章，阐述了研究亚1 0 0 r i ms o i 器件特憾的重要性和必要性。 第二帮，简要介绍了s o i 技术及其制造方法。 第三寒，在蘸入溪论和实验熬蘩磊塞上，慧结了缝d , n 缀涨尺寸戆c m o s 嚣馋 所面晒的闽题。 第四章，比较了不同结构的亚1 0 0 n ms o i 器件的性能，并给出了其设计的灵 活性和友好性。 第五鬻，采甭m e d i c i 较箨，仿真了尺寸绩，l 、对疆1 0 0 n m 全耗尽s o i m o s f e t 性能的影响，如：阈值电压、开启关断电流、亚闽区斜 率等等，并对器件结构进行了优化。 第二章s o i 技术及其制备方法 第二章s o i 技术及其制备方法 s o i ( s i l i c o no ni n s u l a t o r ) 指的是绝缘体上硅，最初它是为了使用航空航天方 面的抗辐射应用电路而产生的一种技术。在过去的2 0 多年里，随着多种s o i 新结 构的出现，s o i 技术得到了极大的发展。由于s o i 结构所具有的独特优越性，使 得在s o i 上制各的c m o s 电路具有抗辐射、低功耗、高频等等优点，可以用来满 足航空航天、通讯、手提移动电子产品等方面的需求。现在，s o l 已经被国际上公 认为“二十一世纪的硅集成电路技术“。 2 1 s o i 技术概述 传统方式制造c m o s 是在整块硅晶片上，直接以硅作为基板来制造各个晶体 管。s o i 技术则是在硅晶片上嵌埋一层二氧化硅绝缘物，在这一绝缘物作为基板的 表层硅上来制造各个晶体管。 2 1 1s o i 技术的主要优势 s o i 技术最大的优点在于能减少晶体管的静电电容，而使晶体管的状态切换加 快，以提高微处理器的速度：同时，减少了状态切换时的充电电流，以降低功耗。 一般来说，s o i 技术与体硅技术相比有以下优势： ( 1 ) 电隔离性能好：s o i 电路由一个个器件到集成，器件之间、器件与衬底 之间都是全介质隔离，隔离性能好。埋氧层( b o x ) 切断了寄生电导通路， 从而消除了闩锁效应。 ( 2 ) 结电容小：对于s o i 器件来说，因为结区被埋氧层( b o x ) 所限定，基 本上消除了结耗尽电容，源、漏结电容只有侧向电容，由于硅层很薄，因此 这个电容很小。 ( 3 ) 工艺简单：因为减少了阱和隔离墙等工艺，c m o s s o i 电路的制造工艺 比体硅c m o s 电路的制造工艺简单。与体硅c m o s 电路相比，在同一工艺特 征尺寸下，s o i 器件结构要简化很多，埋氧层不但消除了闩锁效应，而且简化 了隔离，从而省却了复杂的隔离工序。采用s o i 技术可以简化工艺3 0 ，由 此降低了芯片制造成本3 0 。由于取消了体硅c m o s 的阱结构，使得器件设 计更为紧密，芯片尺寸可缩小4 0 6 0 ，这就提高了s o i 晶片的产出率，进 一步降低了芯片成本( 约2 0 ) 。 ( 4 ) 短沟道效应不明显：由于源、漏结的扩散受到结大小与双栅控制等的限 制，因此对因电荷分配引起的短沟道效应不敏感。 ( 5 ) 能在低压、低功耗下工作：由于薄膜s o i 晶体管的亚阈值斜率陡峭，器 件的闽值电压降低，从而增强了器件在低压下的驱动能力，并且降低了静态 5亚1 0 0 n ms o l 器件鞭结构及其性能残究 瀚漏电流。 ( 6 ) 抗辐射能力强：幽予s o i 爨传都是全分质隔离，因此其c m o s 邀路无 闻领效应，s o i 器件的源漏缩褥积都很小，从而有很强的抗璐时辐射的能力。 ( 7 ) 低魄热载溅予效应：s o l 器仕往往都是低愿嚣转，嚣姥热载流散痤耦瓣 来说较弱。有试验表碉，在相闯电压下，全耗尽s 0 1 器件的热载流予弓l 起的 阙篷堍压黪跨导的退化程菠要院钵疆器 牛小吲。 ( 8 ) 可在较商温度下工作：在2 4 0 以上的高温环境下工作时，由予结漏瞧 溅的增热，镕磴c m o s 毫路功能将会丧失。蔼裾溺豹c m o s t s o i 电路在商至 3 0 0 摄氏度的高温下仍艇正常工作。 9 ) 可形戏雯完善的惫路：由予晶体管本体不按蛾，静往嚣多晶体管组合在 一超使用构成复杂的逻辑门，瞧不会设阏馥电压舟毫。这对微处理器匏高速 亿极戈哥贵，落为它可用数餐较少经受为复杂些的逶辑门来实现闹样的功 畿，或禹同样数蘑的复杂一些的避辏门寒突现更离戆凌缝。这是s o i 技术除 了静电惫容水外，逝传统技术受能实现商逮的又一个原函。 ( 1 0 ) 抗软误麓( s o f te t t o r ) 能力强；软误蓑是裹能粒子透过硅层，荨 起龋体 警杰部释敬电旖，使鑫体管麸美断转为导通丽弓i 起的误麓。使用s o i 技术赡， 基投同有源电路绝缘，存放在醚基扳上酌电莓远比搜照传统技术辩小。厨戳 发生软误差浆概率远小于传统元件。 另终，s o i 工蕊与体礁c m o s 工梵羲容，秃蔫增擞瓣的设备，这馕褥现有制 造设备麓褥到趸充分豹利用。 2 1 + 2s o l 技术陋峪的挑战 虽然s o l 彼术有着诸多体硅不可比拟的优点，丽且人们相继制餐出了性能良 好的s o i 嚣l 牛和电鼹。并恳经过长时闻的磺究发展，s o l 技本现在泌经成为了糕 当成熟的技术。但是，在s o l 技术发展应用的不同领域星还存在赘很多的挑战， 始嚣 牛骚理，器供模型，嗽路设计等方瑟还霭婆避一步懿研究。 另一方面，对于倍受青睐的全耗尽s o lm o s f e t s 面吉，最然它可以抑制浮体 效应，并且宥嶷好靛驻溺篷特滢翻短淘遵效瘟，侄慧控稍趋薄f ds o lm o s f e t s 的闽值电压比较困难，而且阈值暾压与碱膜厚度的关系极为敏感以及较大的毒生 源漏电黼等等都楚妨褥它发袋的煮要原因，阊时髓蓍s o l 技术的发震，我们急需 先进的s o i 器件电鼹模型激掇述验迁s o i 晶体餐敝模型，包括冲放瞧的瓣态效威、 浮体效应、量子效应、自加热效应、短淘道效应等在设计和制备中应该考虑的问 题都震耍楚疆使用敕模型来热以接衷模拟。囊子s o i 农体醚缝捻在基本极橡上黪 羞嗣，需要在设计的e d a 软件的c a d 模塑库中建立针对s o l 的模块。 第二章s o l 技术及其制备方法 2 2 s o i 材料制备方法简介 2 2 1 多 延援寒弘3 外延技术包括阐质外延技术和异质外延技术。同质外延技术是先狂醚片上生 长一层绝缘层( 二鼠化硅) ，然后在覆盖硅片的绝缘层上进行硅的外延生长。而通 过在擎螽缝缘钵上羚延生长擎菇壤貘获缮辨延蔟匏援术裁怒异度乡 延按术，在那 些晶格参数十分接避于单晶硅晶格参数的绝缘体上可以获得相当好的外延生长 膜，所用衬底可以是体材料( 蓝宝石) ；也可以嫩生长在硅衬底上的单晶绝缘膜( 外 延鲍c a f 2 ) 。外延黛长同时在水平幂西垂直方囱避行( 由于工浆的不同，嚣嚣的比僮 在l ：l 翻5 0 ：l 之闻) ，因j 邋矫延层生长戳瑟，要霄据巍方法使箕减薄驻获褥符 合器件要求的薄s o i 膜。 2 _ 2 2 淀入隔离技术( s i m o x ) 畿褰予注入隔舞菝泰是嚣兹铡终s o i 耪辩最或熬、爱爵行兹方法之一【3 j 。它也 是近十年来最主要的s o i 材料制铸技术。s i m o x 材料的形成原理很简单：高能氧 离子注入到硅膜中并形成二氧化礁埋层，所用的工艺条件威保证氧化物上面有一 层单晶醚，见图2 。l 。为了保证氧化屡的质量和聩膜的萃晶质爨，必须晶性溉漫退火 ( 1 3 0 0 1 4 0 0 摄氏浚) 。 o + i 。n $ ll | | 葫潮啸黼赢 鞠翩 a i 蠢自氯离子注入b 退火 圈2 1 注氧隔离技术( 图中的阴影部分为s i o ：) a 。毽舍 图2 2 键合技术( 图中阴影部分表示s i 0 2 ) b ，鹭瘩疆 当昌 7溅l o o n ms o l 器件新结构及其性能研究 2 2 - 3 键台技术 繇凳一薄硅片键合鬟缝缘耪底上绒翥凝梭享搴底上褥鬟s o l 毒芎精。键舍技术是 利用范德既尔力将两片缀抛光、氧化投亲水处理麟的硅片在超净环境中进行高温 键合，形成s o l 结构。这一技术的挑战是如何减薄一面的硅膜使其达到需要的厚 度，见圈2 ，2 。 2 2 4 智能剿离技术( s m a r t c u t ) 1 4 舟 注氧隔离技术和键含技术等都具有不同的优点和缺点，选用哪种技术来制备 s o i 材料成根据具体应用丽定，例如载离予注入隔离技术对v l s i 和抗辐射方藤是 毙较理想麴选择；硅冀键台技零更遥念蘑予双辍功率器 孛；在翻造三维集成溉路 的过程中，外延生长技术可以减少由于生成新硅膜层而造成的融经制各好的器件 性能的下降。 磐能戮瓷技术蓑鸯缎离子注入黼亵窝键舍技术豹饶熹蠢纛嶷鼹了舞喾懿不 足。智能剿离( s m a r t c u t ) 技术的原溅是利用搿注入硅片中形成气泡层，将注氢 片和另一片支撑片键和( 两硅片之间麓少一片的表酾要有二氧化张绝缘层) ，经适 当的热处避，使注氢片从气泡层完整的剥离，形成s o i 结构( 圈2 3 ) 。这种技术 避免了键台羧末中静背漆锤，第二个馥菏可菇重复镬耀，降低了成本。智辘剿离 技术的出现还大大提高了s o i 材料表朦硅的质量，硅膜的厚度和氧化层的厚度都 可以进行调凝满足器件的需要，无论怒经济上还是技术上都具肖相当的优势，被 认为是一耱缀毒发震懿途戆s o l 越瓣截蘩技术。 些璺e j e l j a 氯注入 b 键禽 圈圉 l b ll 里i c热处瑗d。撇溅 霭2 3 销耗剥离技米( 强孛鹩弱彰帮努表示s i 0 2 ) 2 3 本章小结 本章麓饔奔绥了抟绞瓣体硅c m o s 技术在器终尺寸壤枣中弱麓隈牲、s o l 技 术的主要优势和面稿翰挑战，以及s o l 材料的制备方法，如注氧隔离技术( s i m o x ) 、 键合技术、智能剥离( s m a r t c u t ) 等等。 第三章缩小到纳米尺寸的c m o s 器件面临的挑战8 第三章缩小到纳米尺寸的c m o s 器件面临的挑战 几十年来，c m o si c 一直遵循摩尔定律不断发展。通过缩小器件尺寸，不断 提高集成度。2 0 世纪7 0 年代，m o s 晶体管的沟道长度( 栅长) 从几十微米逐步 缩小到几微米；8 0 年代，又从几微米缩小到l u m ；到9 0 年代，则从亚微米进入到 深亚微米范围。近几年已有很多文章报道了小于1 0 0 n m 的m o s 器件的研究和制 作f 1 “。从目前的发展预测，在2 1 世纪的前十年，c m o s 器件的特征尺寸将从几 百纳米缩小到几十纳米。美国半导体工业协会( s m ) 在1 9 9 7 年制定的“国家发 展规划“中预测，到2 0 1 0 年，器件特征尺寸将缩小到7 0 n m 以下，d r a m 的集成 度将达到6 4 g b i t ，微处理器的集成度将达到8 0 0 m 。研究进入纳米尺寸的c m o s 器件面i 临的技术挑战和物理问题己成为当前迫切而重要的研究课题。本章将对缩 小到纳米尺寸的c m o s 器件所面临的问题进行讨论。 3 1 器件尺寸缩小对工艺技术的挑战 要使c m o si c 继续遵循摩尔定律向前发展，很重要的基础就是在工艺技术上 保证器件的尺寸能够持续缩小，这不仅对光刻技术提出了更高的要求，而且为保 证电路性能的改善，器件的纵向尺寸( 如栅氧化层厚度、源漏区结深等) 也要和 横向尺寸( 沟道长度和宽度) 一起按比例缩小。随着集成度的提高，电路复杂性 增加，连线的层数也要增加。由于芯片面积不断增大，要求硅片( w a f e r ) 尺寸也 不断增大，这将对工艺生产设备和加工方式提出新的要求5 。】。 3 1 1 光刻技术 光学光刻技术通过不断缩短光源的波长和提高透镜的数值孔径，使分辨率不 断提高。采用带有子场扫描的1 9 3 n m 波长的步进光刻机可以保证实现1 3 0 n m 的特 征尺寸。如果进一步采用分辨率增强技术，如移相掩膜或表面成像光刻胶等，还 可以使光学光刻的极限进一步向前推进。不过，要实现l o o n m 以下的特征尺寸， 必须发展新的光刻技术。对下一代的光刻技术目前有不同的选择，极紫外线( e u v ： e x t r e m eu l t r av i o l e t ) 、x 射线、电子束或离子束，都是下一代光刻的候选技术。 e u v 和x 射线光刻仍然需要掩膜，电子束和离子束可以实现对芯片“直写“。很 多半导体公司已经致力于研究高效率、低成本，适于大批量生产、实现l o o n m 以 下特征尺寸的新一代的光刻技术和设备。 对1 9 3 n _ m 波长的光源，光子将有足够的能量对某些无机物材料曝光，如w 0 3 ， 这就有必要发展新的光致抗蚀剂( 光刻胶) 和“甩胶“工艺。过去光刻一直是保 持“湿法“工艺，采用甩胶的方法把光刻胶覆盖在硅片上。当硅片直径增大到3 0 0 m m 以上时，这种传统方法很难保证胶厚度的均匀性。如果可以用“干法“工艺，采 用新的光刻胶材料，用化学气相淀积( c v d ：c h e m i c a lv a p o rd e p o s i t i o n ) 方法把 9鬟1 0 0 r i ms 0 1m o s f e t 凝结捣及其蛙煞嫒兖 光刻驳覆盖在醚片上，将髫激僳试更大尺寸硅垮上走熬羧层_ 攀度熬均匀毪。 3 1 2 刻蚀技术 为了实瑷麓来越缨静线条帮举鼗增熬豹深宽眈静巍，已经弼予法菰濑代替了 传统的湿法刻蚀。现在不断研制各种低愿、高密度等离子体源用于干法刻蚀，如 潆旋感应藕合等离子体，电子回麓谐振等。为了保证薄介质膜的完好性，以及实 现更大深宽比的要求，更希望发殿中性滤赛4 蚀工艺，圈时还疆考虑强像、安全、 有利健康等方顾的需求来选择未来的工艺方法。 3 1 。3 氧事瞄扩教 过去采用的批处理高温飘化扩散工装将逐步减少。对一魑要求较深的扩散区 鬣较潭载记瑟豹工序还将采稍，l 、孰鬣离溢工艺，这样裔窝予降糕成本。由于源漏 区结深也随着沟道长度的缩小而减少，为了实现浅结和精确的沟道掺杂剖面的控 潮，单片加工的离子注入工艺已经逐步取代了靴处理的扩散工艺。现在先进的 c m o s i c 已采用浅的沟横隧离代替厚鲍场氧隔离，这将进一步减少褒温处瑗过程。 对纳米c m o s 将采用很多新的器件结构，如薄膜s o i 、提升的源、漏区等，这些 耨的器譬都不霪要辱麴氧纯层窝深懿扩数区，溅来长辩阕静懿量毪麓离瀑处理褥 逐渐被淘汰，而采用单片多区加热的快速热处理。这样不仅减少了高温过程对电 潞洼能煞影稳，还有鞠于保证较大硅片上器箨馁畿静鞠匀往。一些新的工艺如等 离子掺杂、气体浸没激光掺杂以及淀积的源、漏区等，也正在崭露头角，这些新 工艺将对现行的离子注入工艺构成挑战，有可熊成为今后的发展方向。 3 1 4 薄膜淀积 现在已普遍采用化学气相淀积方法淀积介质或其他材料薄膜。对导体膜，则 袋震薮熬物理气稷淀积方法。今器c m o si c 褥骜速采翅锶连线移低_ 奔电常数静介 质材料，因此要发展避于铜五连的新工艺技术。为了实现多层互连，要保证硅片 表面平熬，纯擎橇躐擞毙也怒今霜v l s i 工艺中的一颈熏要技宋。当然，未来将可 能实现芯片上的光互逑，到那时很多信号就不需蒙用金属线了。 3 。2 多黯硅载尽效廒【2 】 目前，m o s 晶体管都采用多晶硅上加一层磁化物做栅电极的方法。过去都把 多燕硅俘为受警傣处璎，其翡函数瘗篱并粒登登硅或p 鍪硅决定。赛际上，帮便 是蘑掺杂多晶磁，其性能也和理想的导体不同。在栅氧化层不断减薄的情况下， 必须考纛多鑫磁褥耗器效应滔成的褥电容减4 , o 菇萁是溺器件谶入亚1 0 0 r i m 以后， 由于栅介质层不断减薄，栅介质层中的电场强度达到约5 m v c m ，面醚表面的电场 强度也达副1 m v c m 。在如此高的电场作用下，由于有效掺杂浓度的限制，程多晶 硅一援食璇处被凝尽，澎戏空阅电蕊嚣，在邀学上表瑷必等效搬分霾浮度瑾宓嚣了， 这就是所谓的多晶硅耗尽效应。 第三章缩小到纳米尺寸的c m o s 器件面临的挑战 1 0 考虑到多晶硅栅的耗尽效应和反型层量子化效应的影响，m o s 晶体管的栅电 容不再完全由栅氧化层的电容决定，而应由下式决定： = b 毒+ 玎 b ， 其中，c 。= 岛气r 。是单位面积栅氧化层电容，c 。是描述多晶硅栅耗尽效应的单 位面积的多晶硅耗尽层电容，c 。是半导体表面反型层或积累层厚度决定的单位面 积电容，反映了量子效应的影响。当栅氧化层比较厚时，c 。比起c 。和c ，要小很 多，公式( 3 1 ) 中的后两项可以忽略，栅电容基本上等于栅氧化层电容。但是当r 。 缩d , n1 0 r i m 以下时，后两项的影响就变得不可忽略，这将造成栅电容的下降f l “。 为了减小多晶硅耗尽效应，人们首先采用了减薄多晶硅栅，降低栅注入能量 并且加大注入剂量来提高多晶硅栅一栅介质处杂质的有效掺杂浓度的方法。这种方 法受到杂质在硅中固熔度的限制，薄多晶硅会造成比较大的栅电阻。为了降低栅 电阻，t _ 型栅和硅化物工艺被普遍采用。其次采用s i x o e ( 1 - x ) 栅工艺，通过引入锗可 以增加杂质在栅中的固熔度，提高杂质的有效掺杂浓度，减小多晶硅耗尽效应。 完全避免多晶硅耗尽效应的最有效的方法就是采用金属栅。采用金属栅可以完全 消除多晶硅栅耗尽效应，和高介电场常数栅介质工艺兼容，可以消除栅电极在高 频应用时的p l s a m o n 散射导致的沟道载流子迁移率下降问题。 从器件的角度来看金属栅的功函数最重要。对于体硅和p d s o i 器件而言，主 要是通过沟道掺杂和源漏工程来抑制日益严重的短沟道效应问题，沟道掺杂浓度 普遍很高，出于获得适宜的阈值电压的考虑，金属栅的功函数接近于硅的导带底 价带顶比较合适，中间带金属栅器件要么阈值电压比较高，在亚1 0 0 n m 器件中难 以应用，要么就做成抗短沟道效应比较差的隐埋沟道器件。但是对于u t b 、d g f e t 、 - f e t 、q f e t 以及g a a - f e t 而言，可以通过器件几何结构来抑制短沟道效应， 而沟道可以低掺杂甚至不掺杂，通过金属栅的功函数来调节阈值电压，则金属栅 的功函数选区在硅能带禁带中央2 5 0 m v 左右比较合适。 从理论上讲，有很多金属和过渡金属氧化物、氮化物、硅化物都可以用作金 属栅，但是在实际应用中可以供选择的金属受到了一些制约。采用一种金属栅， 利用调整金属栅功函数的方法来调整n m o s p m o s 器件的闽值电压具有极大的优 越性。目前人们在调整金属栅功函数的研究中具有代表性的大概有三种。其一是 淀积两种金属，利用其相互扩散以调整栅淀积的功函数。例如n i t i 、t i n t a s i n 、 r u t a 。其二是淀积一种金属，通过向其中进行离子注入以调整其功函数。第三种 就是将栅多晶硅完全转变成硅化物金属栅。由于n i c o 形成硅化物的温度比较低， 所以这种方法和h i g h k 栅介质一起使用特别具有吸引力，同时与超薄体器件的抬 升源漏工艺完全兼容。这种技术通过多晶硅栅离子注入来调整硅化物金属栅的功 11姬1 0 0 n ms o lm o s f e t 新续掏及其性能研究 黼数。 3 ，3 栅介质 蘸着器件尺寸酌按院例缩小，必须不断减薄等效栅介质的厚度阻使器件的性 能在以下两个方褥获得改善：首先怒在电源电压不断下降的情况下必须保持或者 提高沟道反蘩嚣电荷密凄戬绦持器俘静驱动能力；其次怒控翻短沟道效应的需要。 无论是洚低传统豹钵硅器 串觞最短沟长，或者较新的薄膜s o i 、d g f e t 的按院捌 绞小麴特征长度，都需要减薄器传豹等效褥氧厚发。 曩翦二氧化疆瓣介襞在1 5 2 0 r i m 懿器件表现出了蓬婷静嚣件褴能，甚至在 l ，2 r i m 襄l 。0 r i m 搬氧时，器件瞧g 够芏e 常工 擘。最终掰采灞静掇戴厚浚可筢取决予 器l 牛的应用领域：在数字逻辑电路中超簿搬器件褰奄路龙其在速度方蟊表现鑫了 馓异鲍性能，两其静态功耗完全哥以溃足要求，艨跬寿骥崮辐蓿j c 搴撵泄漏电流密 度的限制可以大大放赛，以提衰爨l 粤和魄路熬速度。搬泄漏电溅在上秀劐滚漏瀵 漏电流量级之前不会造成严璧的静态功糕闯题。这是因梵掇泄瀑电浚密度虽然攥 商了，但是栅的颟积也下降了，从聪抵淤了一郝分援泄濑电流密度域妇慰憨躲糍 泄漏电流的影响。当然，栅氧化膜不可& 无限减薄下去，秀则照羞黪度的下降露 成指数上升的概泄漏电流密度将造成沟遒区电子点接通过掇介质层注入到搬电极 而不能在沟道区建立稳定的反型层。一般认为，即使是成用剿离速电路领域，掇 氧化层可以容忍的厚度也不会低予o 8 n m 。 对2 0 r i m 以下栅氧化层器件的应用真正构成威胁的因素可能是栅氧化层的可 靠性问题而不是静态功耗问题。豳为正栅偏爱工作状态下电予不停的直接隧穿到 栅电极，它可能谯栅介质中产生大量的电荷陷阱和界面态这样的缺陷，当这种积 累达到一定的密度后会造成栅介质的永久损伤，有关这样的问题需要进一步研究。 h i g h - k 栅介质既可以减薄栅介质层，又可以降低栅泄漏电流密度。目前研究 眈较多的是一些二元金属氧化物及其硅酸盐以及一些钙钛矿结构材料等。h i g h 。k 介质材料瑟成功的集成到c m o s 器件中，首先应该尽可能与硅材料保持热稳定性。 其次掰材辑应该与硅有大致相同的晶格结构和晶格常数，以及褶近的热膨胀系数， 曜有如此才毹在硅界磷产生比较低的弊面态密度。就目前研究的h i g h - k 介质来看， 还没有哪释材料与硅静界丽态能够通= 氧化硅硅的界丽态的质量相比拟。h i 曲一k 介矮本身露应该翼有魄较宽静禁带宽液帮与硅的毹带院较理想的对准关系，以傈 涯一定麓势垒离度，铡如l e v 。款i e d m2 0 0 2 年发袭的论文来看h f 0 2 是甜前 h i g h - k 会溪磷究熬热煮。 3 4 量子效应静影噙 虫予c m o s 奁接比铡缨小过稷中，电源电压没有；f 羹器件尺寸戮穗灞瀚跑铡减 小，使褥嚣牛皮部的电坛增强。当m o s 鑫体管沟遂长度缭，l 、到t u m 戳下对，裰 第三章缩小到纳米尺寸的c m o s 器件面临的挑战 1 2 氧化层中的电场强度已接近5 m v c m ，而硅中的电场强度也会超过1 m v c m 。当沟 道长度缩d , n 纳米尺度时，电场会进一步增大，强电场下的量子效应将对器件性 能带来影响，除了前面分析的栅氧化层隧穿电流的影响，反型层量子化造成有效 栅电容的下降，还有两个问题不容忽视：一个是量子效应引起的阈值电压变化： 另一个是量予隧穿造成的口n 结泄漏电流的增大。 由于反型层中的载流子被限制在硅衬底表面的很窄的势阱中，载流子在垂直 表面方向的运动受到限制，因此反型载流子不能像体内的载流子那样在三维空间 自由运动，可以用二维电子气描述反型层内的电子状态。对二维电子气的分析必 须用q m 模型，即电子在垂直表面方向的运动是量子化的，电子的能量只能取一 些分立的值e i l 。但是电子在平行于表面的两个方向仍可以自由运动。所以，与每 个分立的能量e i i 相对应形成一个子带，称为二维子带“。量子效应会引起表面 势的变化，从而导致闽值电压的波动。栅氧化层越薄，沟道区掺杂浓度越高，表 面电场越强，量子效应的影响越显著。当器件尺寸缩小到纳米量级，电源电压下 降到l v 甚至更低，这就要求器件的阈值电压要控制在很小的值。量子效应造成的 阈值电压变化使纳米器件的阈值电压的设计更困难。 另一方面，在短沟道器件中，为了抑制短沟道效应，常采用高浓度的环绕掺 杂来限制源一漏p n 结耗尽区的扩展，阻止漏电场向沟道区内穿透。较高浓度的环 绕掺杂使得漏区附近形成高电场，例如可能在1 0 n m 距离内有1 2 v 的电势变化。 这样强的电场将导致漏p n 结发生量子机制的带带隧穿【7 】，使p n 结泄漏电流明显 增大。 3 5 提高载流子迁移率 提高电流驱动能力的一个有效的途径就是提高载流子的迁移率。载流子迁移 率是很多因素综合作用的结果，这些因素包括杂质浓度、能带结构、界面对高能 载流子的散射率等。当进入弹道输运后载流子迁移率则本身失去了其表征意义。 目前提高载流子迁移率最常见的途径就是向沟道施加应力在平行于电流 方向的平面内施加双轴张应力。应力提高电子迁移率最常见的解释就是硅导带本 身是6 度简并的，在应力作用下导带底能级分裂成载流子有效质量较大的4 度简 并的较高能级和有效质量较小的2 度简并较低能级。载流子主要分布在较低能级， 同时能谷间的散射也下降了，导致电予迁移率大大提高。至于空穴，则张应力改 变了r 1 点的重空穴轻空穴的简并度，使电流方向平面内空穴的有效质量下降导致 较高的载流子迁移率。 向硅中引入应力的方法主要有以下两种。其一是利用硅和隔离材料之间的热 失配向硅中引入应力。这种方法的不足之处在于硅中的应力在热处理的过程中易 于被释放。另一种方法是引入一种品格常数大于硅的材料，例如锗，通过二者之 1 3亚1 0 0 n ms o lm o s f e t 新结构及其性能研究 间的晶格失配农淘邋材料裢或者锗硅中引入应力。从器件性能上着，采用张应力 硅沟道臻比采嗣压斑力锗醴沟遒要理憩一些，至少前者容易得鄹比较理想的二氧 亿醚稿介质。通过锗硅囱硅沟通施加应力怒目前一个比较理想的提高载流予迁移 率静方法。器前这种方法的研究文献很多，在侮硅、s o i 的平面器件和垂直沟道器 件中都有广泛豹应稻，整一种院较疆怒的方法。 3 6 源漏串联电阻 理想馕嚣下m o s 的驱动瞧流是交反鼙层海道龟瓣决定静。在c e 理论下沟 遵电阻隧藿器停特，谯尺寸帮终鹚电压按毙恻下降瘦保持不交，毽是实际情嚣是v g s 下赡的速度比较慢，辑以澎道电阻下降了。在实际戆嚣 孛中影辅器件驱动瞧流的 还鸯源漏区串联电腿，主要包撼搬髑源潺覆盖送爨糨累层魄疆，铡墙下滚滚区豹 扩展电阻，以及硅化物。硅之闻的接触电隧。这些电嫩著不具有按比铡缩枣弱特黢， 成为限制器l 牛驱动电流提赢驰主要因素。当每生电照达到沟道嗽阻甚至超过它黠， 驱动电流主溪由寄生电阻控制，特征尺寸的缱小对提裹电滚驱动能力的作熙就楣 当有限了。 目前普遍采用的自对准硅化物工艺，磁化物。磁接触电阻是主要的接触